

عنوان پروژه

پیااده‌سازی کامپیوتر پایه موريس مانو به زبان VHDL (+ وقفه)

شرح کلی پروژه

در این پروژه باید یک CPU ساده 16 بیتی مطابق «Basic Computer» مانو طراحی و شبیه‌سازی شود. پردازنده دارای حافظه $4K \times 16$ ، مجموعه دستورات استاندارد مانو و hardware control unit است. طراحی باید به صورت ماژولار انجام شود و صحت عملکرد از طریق تست‌بنچ‌ها و موج‌های شبیه‌سازی نشان داده شود.

مشخصات فنی

معماری

- طول کلمه داده: 16 بیت
- طول آدرس: 12 بیت حافظه $4K \times 16$

رجیسترها

- TR, IR, AC, DR, PC, AR
- OTR, INPR
- S, E

مسیر داده

- باس مشترک 16 بیتی مبتنی بر MUX (بدون tri-state)
- با عملیات ALU:

AND, ADD, CMA, INC, CIR, CIL, PASSB

- حافظه RAM همگام با کلاک و کنترل Read/Write

واحد کنترل

- Hardware control با ریزگام‌های T0...T3 برای

Fetch/Decode (+ Indirect) و مراحل Execute

مجموعه دستورات

- **Memory-Reference**
(I=1 یا I=0), BSA, BUN, STA, LDA, ADD, AND
- **Register-Reference**
HLT, SZE, SZA, SNA, SPA, INC, CIL, CIR, CME, CMA, CLE, CLA
- I/O

بخش امتیازی (تا 25 نمره)

وقفه تک سطحی (Single-Level Interrupt)

- رجیستر IEN و سیگنال INT
 - ورود به ISR در آدرس ثابت 0001h پس از اتمام دستور جاری
 - توالی ورود
 - دستور IRET
 - تست وقفه در حین اجرای برنامه و بازگشت صحیح به برنامه اصلی
- $$M[0] \leftarrow PC, PC \leftarrow 0001h, IEN \leftarrow 0$$
- $$PC \leftarrow M[0], IEN \leftarrow 1$$

الزامات پیاده سازی

- کلاک همگام و ریست مشخص
- جداسازی واضح Datapath و Control
- عدم استفاده از باس سه حالته در FPGA
- پوشش شبیه سازی : اجرای حداقل یکبار تمام دستورات اجباری
- فایل تست بنچ و پوشش تمامی انتظارات
- موارد پیشنهادی:
- پشتیبانی کامل از آدرس دهی غیرمستقیم ($I=1$)
- برنامه نمونه جهت تست مثلاً جمع چند عدد و ذخیره در حافظه
- آماده سازی داک پروژه (موارد و مقداردهی ها تا روش پیاده سازی و فرضیات و توضیح بخش ها و توابع مهم)