# Simulador de Hierarquia de Memória em Multicore

IMD0121 - Arquitetura de Computadores


#### Sumário

- O que é o projeto?
- Abordagem utilizada
  - Diagrama de classes
  - Descrição do sistema
  - Simulação do sistema

# Hierarquia de Memória

Mais caro Mais rápido L1 L2 Memória Mais barato **Disco** Mais lento

## Simulador de Hierarquia de Memória




# Abordagem utilizada

## Diagrama de Classes

⊕ a cpus CPU[] ⑥ □ cores memory memoryindex setCpu(int, int, int) G puindex @ a coreindex @ # l2HasMem(int) O PC(int, int, int, String) boolean m toMem(String) memisLoaded(int, int, boolean) boolean @ ∘ input(int, int, int∏, int) m h choose() ⑥ ■ cacheL1 ⊕ ■ memory setCache(int) ⊕ ■ index @ o getCacheL1() Integer∏ Memory(int) lasMem(int) execute(int) ⊕ ∘ getMemory() int[] execute(int, int∏, int) void **@** ™ Main main(String
 void

# Descrição do sistema

\_\_\_\_



# Simulação do sistema

#### Reader

```
Reading file from txt folder... Enter file name:
test
Choose one:
1 - read
2 - write
>>> Type e to exit
Select memory to be read[0, 599]:
206
Select a CPU[0, 1]:
Select a core[0, 3]:
>>> Memory state:
>>> Memory Address is not in Cache l2 or Cache l1
>>> Loading Memory Address to Cache l2 and l1...
Memory Address: 206
Data: 0
```

#### Writer

### Dúvidas?

\_\_\_\_

Ranna Raabe Fernandes da Costa Victor Ângelo Graça Morais

github/rannaraabe/arq-simulator

