秋季学期实验指导书

实验版

课程教学用

2024 年秋季

《计算机体系结构》课程实验指导书

实验要求与注意事项

- 1. 实验分组进行,每组平均4人左右,实验评分包括现场验收和实验报告两部分。
- 2. 实验时间从实验任务发布开始至本学期末结束, 考核时间暂定为十二月底。
- 3. 现场验收根据现场硬件情况核定,按照小组进行验收(要求小组所有成员必须在场),现场验收成绩占个人课设总成绩 60%。
- 4. 实验报告内容包括:实验目的,设计方案(原理说明及框图),关键代码及文件清单,仿真结果及分析,综合情况(面积和时序性能),硬件调试情况,成员分工,问题总结,实验收获等。实验报告占个人实验总成绩 50%。注:需要在实验报告对应工作内容标明完成人姓名,不得冒用他人工作量,一经发现则实验成绩按零分处理。
- 5. 实验报告提交方式: 实验报告 (pdf) 和设计代码打包后发送至学生助教邮箱, 文件名按照"2024 体系结构课程设计+实验小组编号"命名。
- 6. 硬件实验板将在实验开始后,由院里发放到各实验小组,实验验收后上缴。
- 7. 同学可在实验室完成实验, 也可在寝室或其他地方自行完成, 没有考勤限制, 现场验收必须在指定时间段内的教室或机房进行。
- 8. 根据综合结果, 在流水线设计功能正确的所有小组中, 具有最高时钟频率/最高接口传输带宽的小组将可获得 5-10%的加分。
- 9. 实验严禁抄袭,如发现有抄袭(实验报告或者设计代码出现雷同、回答问题 反映出相关工作明显非本人完成等)的现场实验或者实验报告按零分处理。

秋季学期实验: 体系结构课程铁人三项实验设计

实验名称:

《计算机体系结构铁人三项实验》三期

实验目的:

培养学生的计算机基本功:

- 1、熟悉现代处理器的基本工作原理, 掌握处理器 soc 结构、芯粒间互联接口(AIB)等结构及其集成设计方法。
- 2、针对开源指令集处理器、编译器前端、以及操作系统,形成三部分贯通的完备互联系统。

实验工具:

HDL: Verilog;

IDE: Vivado;

FPGA 开发板。

实验:基于开源处理器芯粒的快速接口及互联设计

实验介绍

由于工艺的光照极限与制程放缓限制,传统 SOC 架构芯片在面积上已难以 开始达到上限,在算力上已经不能满足当前的多样化智能任务的需求,而芯粒集 成技术,则是通过 2.5D 和 3D 集成技术完成多处理器的集成,是尺寸微缩、新器 件之外的第三条提升算力的有效路径。芯粒的接口与互联设计是芯粒集成芯片设 计的重要技术,是多芯片之间协同处理大型任务的前提。故在本实验,我们探索 针对芯粒集成的接口与互联设计技术,通过探索开源处理器的芯粒接口、集成以 及互联设计,论证开源领域的芯粒集成路线的有效性和先进性。

本实验首先将基于开源的 RISCV 处理器的 SOC 做进一步的芯粒扩展接口开发,相关开源处理器优先以铁人三项开源处理器为准,在基于 AHB 的 crossbar的外设端开展开源 AIB 接口移植(配备开源工程与手册,也可建议基于开源工程做进一步接口优化),形成具备 Die-to-Die 接口的芯粒 IP 核心。

完成接口移植后,则需实现不少于两个芯粒之间的互联,正确完成数据的互通与协同。其中互联能提供的数据带宽越大,则性能更优;所能互联的芯粒数量越多,则可扩展性更优;各芯粒协同处理同等任务的时间更短,则互联与协同设计更优。

实现路径

开源处理器 SoC 接口

铁人三项二期/Pulp 处理器工作简介

基于开源芯粒的接口移植

AIB 接口介绍

多芯粒互联设计

芯粒互联设计简介

实验建议

- 利用 Verilog 编写硬件开发,建议基于上一期铁人三项的 SoC 框架进行开发;
- 适度参考已有开源接口工作进行移植,例如 Intel 的 AIB 等。
- 本实验协作性质较强,设计前期需有较好的规划,在代码实现之前需规划好各个模块及其接口,准备共享开发文档,而后开始协作开发,每个成员可负责若干模块。 开发遇到问题时应及时更新文档,尽量保证模块间低耦合,避免一个模块更改需要牵连多个模块的改动。
- 认识到测试的重要性,在编写代码前可以先把测试代码写好。

实验要求

- 设计基础文档
 - 在做 rtl 设计的同时,注意记录好各项设计细节与验证过程,按要求撰写必要的报告部分。
- 接口迁移开发
 - 需完成 AIB 接口在开源 SoC 的迁移;
 - 移植四组 AIB 为最优结果。
- 芯粒互联功能开发
 - 完成至少两个芯粒之间的点对点互联,实现点对点的满载数据传输;

完成多个芯粒之间的路由互联,开发路由模块,利用路由算法解决多芯粒之间的拥塞与死锁问题。

最终评定:

评估实验完成情况,在基本要求都完成的情况下,会依据 benchmark 程序 比较任务的规模、硬件实时性,执行效率。

参考资料

https://www.gitlink.org.cn/zone/iChips/source/12 https://github.com/chipsalliance/aib-phy-hardware https://github.com/chipsalliance/aib-phy-generator