### Yosys Reverse Engineering

Raphael Biermann

1. Oktober 2021

## Inhaltsverzeichnis

1	Pre	prozessor	3	
2	Lexer			
	2.1	Definition	4	
	2.2	Yosys und Flex	4	
	2.3	Analyse des Lexer-Quellcodes		
		2.3.1 Lexerregeln	5	
		2.3.2 Zusammenfassung der Lexerregeln	_	
		2.3.3 Interpretationsprobleme und Ansätze	18	
		2.3.4 Verbindung zum Parser	18	
3	Par		21	
	3.1	Analyse des Parser-Quellcodes		
		3.1.1 Analyse der Parser-Grammatik		
		3.1.2 Interpretations-Probleme	29	
4	AST-Frontend 3			
	4.1	Analyse der simplify Funktion	31	
	4.2	Analyse des RTLIL Generators	32	
		4.2.1 Die genRTLIL() Funktion	32	
		4.2.2 Außerhalb von Prozessen		
	4.3	Prozessgenerator	36	
		4.3.1 Datenstrukturen und Variablen	39	
		4.3.2 Non-Blocking Assignments	43	
		4.3.3 Blocking-Assignments	46	
		4.3.4 Cases und if-Anweisungen		
		4.3.5 Proc Pass	-	
	4.4	Modulaufbau		
	4.5	Liberty-Files	69	
	1.0	<u> </u>	0.0	
5	Not	zen	<b>7</b> 1	

### Disclaimer

Dieses Dokument hat keinen Anspruch auf Vollständigkeit und Richtigkeit. Die Grundlagen für die Inhalte entspringen lediglich den Erkenntnissen der Analyse des Yosys Open Source Syntheseprogramms und wurden nicht verifiziert.

# Kapitel 1

# Preprozessor

### Kapitel 2

### Lexer

Das Verilog Frontend besteht aus *Preprozessor*, *Lexer* und *Parser*, die den Verilogcode lesen und in seine Bestandteile zerlegen.

### 2.1 Definition

Der Lexer (oft auch Scanner oder Tokenizer genannt) ist das erste Glied der Kette. Er liest den Verilogcode und generiert aus den Wörtern und Zeichen kontextunabhängig sogenannte Tokens. Tokens werden als kleinstmögliche Einheit von Text mit semantischer Bedeutung definiert. Damit der Lexer Tokens generieren kann, müssen Regeln festgelegt werden, die Wörter und Zeichen in diese Tokens, die auch wie Kategorien verstanden werden können, einteilen. Diese Regeln liegen in Form von regulären Ausdrücken vor. Der Lexer wird oft mit einem deterministischen Automaten realisiert, da mit diesem leicht reguläre Ausdrücke implementiert werden können.

Um auf eine komplexe manuelle Implementierung zu verzichten, kann von Lexergeneratoren gebrauch gemacht werden, die eine lexikalische Beschreibung in einem kompillierbaren Code implementieren.

Populäre Tools sind Lex und Flex.

### 2.2 Yosys und Flex

Für das Yosys-Frontend wurde der Lexergenerator *Flex* benutzt. *Flex* benötigt genau wie *Lex* als Eingabe eine .*l* oder .*lex* Datei, die Syntax und Semantik der Eingabe beschreibt. Eine .*l* oder .*lex* Datei ist folgendermaßen aufgebaut:

```
1 %{
2 Declarations
3 %}
4 Definitions
5 %%
6 Rules
7 %%
8 Subroutines
```

Die *Declarations* Sektion besteht aus C-Code, der ohne weiteres von *Flex* in die Ausgabedatei kopiert wird. Dort können beispielsweise Variablen definiert werden, die für die Behandlung der Eingabe verwendet werden.

In der *Definitions* Sektion werden Optionen für *Flex* vorgegeben. Oft werden einige Oberbegriffe wie *digit* für den regulären Ausdruck [0-9] festgelegt, damit die weitere Spezifizierung einfacher wird.

Die Rules Sektion besteht aus Regeln, die in Form von regulären Ausdrücken vorgegeben werden. Flex versteht folgende reguläre Ausdrücke:

```
the character x
1 X
        an x, even if x is an operator.
2 "x"
3 \ x an x, even if x is an operator.
4 [xy] the character x or y.
          the characters x, y or z.
5 [x-z]
  [^x] any character but x.
  . any character but newline
  ^x an x at the beginning of a line.
  <y>x an x when Flex is in start condition y.
10 x$ an x at the end of a line.
      an optional x.
11 x?
      0,1,2, \ldots instances of x.
12 x*
13 \times 1,2,3, \ldots instances of x.
14 \text{ x}|\text{y an x or a y}.
15 (x)
        an x.
        an x but only if followed by y.
16 x/y
17 {xx} the translation of xx from the definitions section.
18 x{m,n} m through n occurrences of x
```

Nach dem regulären Ausdruck folgt C-Code, der als Reaktion auf ein nach den Regeln erkanntes Wort ausgeführt werden soll.

In der Subroutines Sektion folgt Code vom Benutzer wie beispielsweise der Aufruf des Lexers mit yylex().

### 2.3 Analyse des Lexer-Quellcodes

Laut dem Yosys-Manual identifiziert der Lexer einerseits die Wörter und Zeichen, die das Verilog-Frontend identifiziert, erkennt und andererseits die aktuelle Position im Verilog-Code mittels globaler Variablen. Diese werden dem Konstruktor der AST-Knoten, die im Zuge der lexikalischen Analyse erstellt werden, übergeben. Weiterhin erkennt der Lexer spezielle Kommentare beispielsweise für Synopsys und verarbeitet diese entsprechend.

Um den Lexer-Quellcode, der sich in der *verilog\_lexer.l* Datei unter *Frontends/Verilog* befindet, zu analysieren, werden die zuvor angedeuteten Scannerfunktionen im Quellcode anhand der Regeln aus regulären Ausdrücken identifiziert.

Das Online-Tool RegExr hilft bei der Analyse der regulären Ausdrücke. Es ist unter dem Link https://regexr.com zu finden.

Folglich werden die regulären Ausdrücke aufgeführt und deren Bedeutung und Funktion beschrieben:

#### 2.3.1 Lexerregeln

```
<INITIAL,SYNOPSYS_TRANSLATE_OFF>"'file_push "[^\n]*
```

Wenn Flex in der Startbedingung INITIAL,SYNOPSYS\_TRANSLATE\_OFF ist, 'file\_push folgt und danach jedes Zeichen außer eine neue Zeile folgt, dann..

```
fn_stack.push_back(current_filename);
```

```
ln_stack.push_back(frontend_verilog_yyget_lineno());
current_filename = yytext+11;
if (!current_filename.empty() && current_filename.front() == '"')
current_filename = current_filename.substr(1);
if (!current_filename.empty() && current_filename.back() == '"')
current_filename=
current_filename=
current_filename.substr(0,current_filename.size()-1);
frontend_verilog_yyset_lineno(0);
yylloc->first_line = yylloc->last_line = 0;
real_location.first_line = real_location.last_line = 0;
```

• weitere Synopsys Terme mit Stacks

```
"'timescale"[\t]+[^\t\r\n]+[\t]*"/"[\t]*[^\t\r\n]*
2 /* ignore timescale directive */
```

Timescale beschreibt die Zeiteinheit und Zeitpräzision des folgenden Verilog-Moduls. Yosys hat keinen Timing-Support. Daher wird die gesamte Anweisung vom Lexer gegen einen leeren Ausdruck getauscht, indem er den ganzen Ausdruck liest, aber keine Reaktion als C-Code folgt. "timescale" beschreibt das Wort,  $[\t]$  + steht für ein Leerzeichen oder einen Tabulator der ein- oder mehrmals folgt.  $[\t]$  + steht für alle weiteren Eingaben, die kein Leerzeichen, Tabulator, Return, Zeilenumbruch oder / und deren Wiederholungen sind.

```
"'celldefine"[^\n]* /* ignore 'celldefine */
"'endcelldefine"[^\n]* /* ignore 'endcelldefine */
```

Celldefine und alles Nachfolgende, was kein Zeilenumbruch ist, wird durch das Ersetzen mit einem leeren Ausdruck ignoriert. Celldefine ist eine Compileranweisung, die das Modul als Zelle markiert, die Yosys nicht unterstützt.

```
"'protect"[^\n]* /* ignore 'protect*/
"'endprotect"[^\n]* /* ignore 'endprotect*/
```

Keine Unterstützung für protected Verilog.

```
"'"[a-zA-Z_$][a-zA-Z0-9_$]* {
frontend_verilog_yyerror("Unimplemented compiler
directive or undefined macro %s.", yytext);
}
```

Mit diesem Ausdruck, der mit dem Zeichen 'beginnt, das Compileranweisungen andeutet, werden alle weiteren Anweisungen in jeglicher Form erkannt. Da Yosys diese nicht unterstützt, wird das Bison Error-Handling für Parsererrors mit der Funktion frontend\_verilog\_yyerror(char const \*fmt, ...) genutzt, die in verilog\_frontend.cc deklariert ist. Die Variable yytext gibt jeweils den aktuellen Verilogcode für die Fehlerrückverfolgung aus.

```
"module" { return TOK_MODULE; }

"endmodule" { return TOK_ENDMODULE; }

"function" { return TOK_FUNCTION; }

"endfunction" { return TOK_ENDFUNCTION; }

"task" { return TOK_TASK; }

"endtask" { return TOK_ENDTASK; }

"specify" { return specify_mode ?

TOK_SPECIFY: TOK_IGNORED_SPECIFY; }

"endspecify" { return TOK_ENDSPECIFY; }
```

```
10 "specparam" { return TOK_SPECPARAM; }
1 SV_KEYWORD(TOK_PACKAGE); }
12 "endpackage" { SV_KEYWORD(TOK_ENDPACKAGE); }
13 "interface" { SV_KEYWORD(TOK_INTERPACKAGE); }
 14 "endinterface" { SV_KEYWORD(TOK_ENDINTERFACE); }
"modport" { SV_KEYWORD(TOK_MODPORT); }
16 "parameter" { return TOK_PARAMETER; }
 "localparam" { return TOK_LOCALPARAM; }
17 "localparam" { return TOK_LOCALPARAM;
18 "defparam" { return TOK_DEFPARAM; }
19 "assign" { return TOK_ASSIGN; }
20 "always" { return TOK_ALWAYS; }
21 "initial" { return TOK_INITIAL; }
22 "begin" { return TOK_BEGIN; }
23 "end" { return TOK_END; }
24 "if" { return TOK_IF; }
25 "else" { return TOK_ESE; }
26 "for" { return TOK_ESE; }

26 "for" { return TOK_FOR; }
27 "posedge" { return TOK_POSEDGE; }
28 "negedge" { return TOK_NEGEDGE; }
28 "negedge { return TOK_OR; }
29 "or" { return TOK_OR; }
30 "case" { return TOK_CASE; }
31 "casex" { return TOK_CASEX; }
32 "casez" { return TOK_CASEZ; }
33 "endcase" { return TOK_ENDCASE; }
34 "default" { return TOK_DEFAULT; }
35 "generate" { return TOK_GENERATE; }
 36 "endgenerate" { return TOK_ENDGENERATE; }
37 "while" { return TOK_WHILE; }
38 "repeat" { return TOK_REPEAT; }
 39 "automatic" { return TOK_AUTOMATIC; }
41 "unique" { SV_KEYWORD(TOK_UNIQUE); }
42 "unique0" { SV_KEYWORD(TOK_UNIQUE0); }
43 "priority" { SV_KEYWORD(TOK_DECOMP); }
                                  { SV_KEYWORD(TOK_PRIORITY); }
 45 "always_comb" { SV_KEYWORD(TOK_ALWAYS_COMB); }
 46 "always_ff" { SV_KEYWORD(TOK_ALWAYS_FF); }
 47 "always_latch" { SV_KEYWORD(TOK_ALWAYS_LATCH); }
```

In dem C-Code für diese Verilog Direktive werden entweder Tokens direkt zurück gegeben oder der Funktion  $SV\_KEYWORD()$  übergeben. Diese Funktion ist ein C-Makro, der sich in der zuvor angesprochenen Declarations Sektion befindet:

```
#define SV_KEYWORD(_tok) \
if (sv_mode) return _tok; \
log("Lexer warning: The SystemVerilog keyword '%s'
(at %s:%d) is not "\
"recognized unless read_verilog is called with -sv!\n", yytext, \
AST::current_filename.c_str(), frontend_verilog_yyget_lineno()); \
yylval->string = new std::string(std::string("\\") + yytext); \
return TOK_ID;
```

Es handelt sich bei den Tokens, die hier übergeben werden, also um SystemVerilog Schlüsselwörter, die nur verarbeitet werden können, wenn der SystemVerilog Modus beim Einlesen der Verilogdatei im Yosys Terminal mit read -sv verilogdatei.v eingeschaltet wurde. Wenn der Modus aktiv ist, wird ein Token zurückgegeben. Ansonsten erfolgt Errorlogging mit aktuellem Code, Dateinamen und Codeposition. Der Integer yylval speichert den Wert eines eingelesenen Ausdrucks. Dieser kann aus dem String yytext mit einer Typumwandlung gewonnen werden. Diese beiden Variablen sind in Flex implementiert und

werden später für den Parser benötigt.

Es gibt also zwei unterschiedliche Return-Typen;  $TOK_{-}\%Direktiv\%$  und TOK\_ID, deren Bedeutung analysiert werden muss.

Laut Yosys-Manual werden die Tokens dem AST Konstruktor übergeben. An anderer Stelle muss die Lexerfunktion aufgerufen werden und die Rückgabe verarbeitet werden.

Die originale Flex Funktion für den Aufruf des Lexers auf eine Eingabe ist yylex(). Diese hat als return-Wert einen Integer für den Token. Bei der Ausführung des Lexers werden also Ganzzahlen zurückgegeben. Da die Integervariablen für die Tokens (beispielsweise  $TOK\_MODULE$ ) nicht in der .lex Datei selbst definiert sind, muss auf die jeweiligen Header zurückgegriffen werden. In der  $verilog\_parser.tab.hh$  Header Datei befindet sich eine Liste mit allen Tokenvariablen und deren jeweiligen Integerwert. Hier ein Ausschnitt:

```
TOK_STRING = 258,
                                    /* TOK_STRING
     TOK_ID = 259,
                                    /* TOK_ID */
2
     TOK_CONSTVAL = 260,
                                    /* TOK_CONSTVAL
3
     TOK_REALVAL = 261,
                                    /* TOK_REALVAL */
4
     TOK_PRIMITIVE = 262,
                                    /* TOK_PRIMITIVE */
5
     TOK_SVA_LABEL = 263,
                                    /* TOK_SVA_LABEL */
     TOK_SPECIFY_OPER = 264, /* TOK_SPECIFY_OPER */
```

Es zeigt sich in dieser Liste, dass  $TOK\_ID$  nur ein weiteres Token ist. Insgesamt gibt es also nur eine Rückgabeart.

Damit der Parser auf diese Tokens reagieren kann, muss eine Interpretation der Integer durchgeführt werden. Darüber wird im nächsten Kapitel diskutiert.

```
/* use special token for labels on assert,
assume, cover, and restrict because it's insanley complex
to fix parsing of cells otherwise.
(the current cell parser forces a reduce very early to update some
global state.. its a mess) */
[a-zA-Z_$][a-zA-ZO-9_$]*/[ \t\r\n]*:[ \t\r\n]*
(assert|assume|cover|restrict)[^a-zA-ZO-9_$\.] {
if (!strcmp(yytext, "default"))
return TOK_DEFAULT;
yylval->string = new std::string(std::string("\\") + yytext);
return TOK_SVA_LABEL;
}
```

Besonders komplizierte Ausdrücke bekommen hier entweder einen Standardtoken oder ein Label, falls die aktuelle Eingabe nicht gleich default ist (strcmp = 0 für gleiche Strings). Dies gilt für assert, assume, cover, restrict. Diese Ausdrücke sind außerdem SystemVerilog Direktive, die von Yosys nur sehr limitiert unterstützt werden. Daher ist das folgende weitere Handling abzusehen:

```
"assert" { if (formal_mode)

return TOK_ASSERT; SV_KEYWORD(TOK_ASSERT); }

"assume" { if (formal_mode)

return TOK_ASSUME; SV_KEYWORD(TOK_ASSUME); }

"cover" { if (formal_mode)

return TOK_COVER; SV_KEYWORD(TOK_COVER); }

"restrict" { if (formal_mode)

return TOK_RESTRICT; SV_KEYWORD(TOK_RESTRICT); }

"property" { if (formal_mode)

return TOK_PROPERTY; SV_KEYWORD(TOK_PROPERTY); }

"rand" { if (formal_mode)

return TOK_RAND; SV_KEYWORD(TOK_RAND); }
```

```
13 "const" { if (formal_mode)
14 return TOK_CONST; SV_KEYWORD(TOK_CONST); }
"checker" { if (formal_mode)
return TOK_CHECKER; SV_KEYWORD(TOK_CHECKER); }
"endchecker" { if (formal_mode)
18 return TOK_ENDCHECKER; SV_KEYWORD(TOK_ENDCHECKER); }
19 "final" { SV_KEYWORD(TOK_FINAL); }
              { SV_KEYWORD(TOK_LOGIC); }
20 "logic"
          { SV_KEYWORD(TOK_VAR); }
21 "var"
22 "bit"
             { SV_KEYWORD(TOK_LOGIC); }
23 "int"
             { SV_KEYWORD(TOK_INT); }
24 "byte"
             { SV_KEYWORD(TOK_BYTE); }
25 "shortint" { SV_KEYWORD(TOK_SHORTINT); }
26 "longint"
             { SV_KEYWORD(TOK_LONGINT); }
28 "eventually" { if (formal_mode)
29 return TOK_EVENTUALLY; SV_KEYWORD(TOK_EVENTUALLY); }
30 "s_eventually" { if (formal_mode)
31 return TOK_EVENTUALLY; SV_KEYWORD(TOK_EVENTUALLY); }
```

Diese Ausdrücke werden alle als SystemVerilog interpretiert. Die Variable formal\_mode wird in verilog\_frontend.cc definiert und ergibt sich aus dem Lesemodus im Yosys Terminal mit dem Befehl read -formal verilogdatei.v.

```
"input" { return TOK_INPUT; }
2 "output" { return TOK_OUTPUT; }
3 "inout"
            { return TOK_INOUT; }
            { return TOK_WIRE; }
4 "wire"
5 "wor"
            { return TOK_WOR; }
6 "wand"
            { return TOK_WAND; }
7 "reg"
            { return TOK_REG; }
8 "integer" { return TOK_INTEGER; }
9 "signed" { return TOK_SIGNED; }
"unsigned" { SV_KEYWORD(TOK_UNSIGNED); }
"genvar" { return TOK_GENVAR; }
          { return TOK_REAL; }
{ SV_KEYWORD(TOK_ENUM); }
12 "real"
13 "enum"
"typedef" { SV_KEYWORD(TOK_TYPEDEF); }
15 "struct" { SV_KEYWORD(TOK_STRUCT); }
16 "union" { SV_KEYWORD(TOK_HIMTON) }
           { SV_KEYWORD (TOK_PACKED); }
17 "packed"
```

Weitere Tokens und SystemVerilog Ausdrücke.

```
[0-9][0-9_]* {
    yylval->string = new std::string(yytext);
    return TOK_CONSTVAL;
}
```

Alle konstanten Ganzzahlen werden in yylval überführt und ein Token  $TOK\_CONSTVAL$  zurückgegeben.

```
( \'[01zxZX] {
    yylval->string = new std::string(yytext);
    return TOK_UNBASED_UNSIZED_CONSTVAL;
}
```

Ein System Verilog Ausdruck. Erkennt einige Signalzuweisungen, die einen Bitvektor füllen. Ein Beispiel dafür ist der Verilogausdruck  $a \le 1$ : Es werden die Bitzustände 0,1,X,Z (Groß- und Kleinschreibung) erkannt.

```
• \'[sS]?[bodhBODH] {

2    BEGIN(BASED_CONST);

3    yylval->string = new std::string(yytext);

4    return TOK_BASE;

5 }
```

Erkennt einige Signalzuweisungen, die einen Bitvektor füllen. In diesem Fall werden Zahlenprefixe für signed (oder unsigned bei ausbleibendem s) und Binär-, Oktal-, Dezimal- und Hexadezimalzahlen (Groß- und Kleinschreibung) erkannt. Dieser Ausdruck läutet eine Zahl mit der festgelegten Basis ein. Daher wird hier die Startbedingung BASED\_CONST für die nachfolgende Eingabe festgelegt. Nur Reguläre Ausdrücke, die mit <BASED\_CONST>in den Regeln eingeleitet werden

Erkennt alle Zahlen bei Startbedingung BASED\_CONST für eine vorausgehende Basisfestlegung.

```
[0-9][0-9_]*\.[0-9][0-9_]*([eE][-+]?[0-9_]+)? {
    yylval->string = new std::string(yytext);
    return TOK_REALVAL;
}
```

Eingabemöglichkeiten von reellen Zahlen mit Komma (bspw. 1.5e+6) werden erkannt.

```
[0-9][0-9_]*[eE][-+]?[0-9_]+ {
    yylval->string = new std::string(yytext);
    return TOK_REALVAL;
}
```

Eingabemöglichkeiten von reellen Zahlen ohne Komma werden erkannt (bspw. 1e+6 oder 1e-6).

```
¶ \" { BEGIN(STRING); }
2 <STRING>\\. { yymore(); real_location = old_location; }
3 <STRING>\"
4 BEGIN(0);
5 char *yystr = strdup(yytext);
6 yystr[strlen(yytext) - 1] = 0;
7 \text{ int i = 0, j = 0;}
8 while (yystr[i]) {
   if (yystr[i] == '\\' && yystr[i + 1]) {
9
      i++;
10
      if (yystr[i] == 'a')
11
       yystr[i] = '\a';
12
      else if (yystr[i] == 'f')
13
        yystr[i] = '\f';
14
      else if (yystr[i] == 'n')
15
        yystr[i] = '\n';
16
      else if (yystr[i] == 'r')
17
       yystr[i] = '\r';
18
      else if (yystr[i] == 't')
19
       yystr[i] = '\t';
20
      else if (yystr[i] == 'v')
21
```

```
else if ('0' <= yystr[i] && yystr[i] <= '7') {
23
         yystr[i] = yystr[i] - '0';
24
         if ('0' <= yystr[i + 1] &&
25
         yystr[i + 1] <= '7') {</pre>
26
           yystr[i + 1] =
27
           yystr[i] * 8 + yystr[i + 1] - '0';
29
         }
30
         if ('0' <= yystr[i + 1] &&
31
         yystr[i + 1] <= '7') {</pre>
32
           yystr[i + 1] =
33
           yystr[i] * 8 + yystr[i + 1] - '0';
34
           i++;
35
36
37
38
       }
       yystr[j++] = yystr[i++];
39
40
    yystr[j] = 0;
41
42
    yylval->string = new std::string(yystr, j);
    free(yystr);
43
    return TOK_STRING;
44
45 }
```

Mit einem Anführungszeichen "wird der Beginn eines Strings eingeleitet. Der Lexer geht in die Startbedingung STRING. Alle weiteren geltenden Regeln beginnen mit <STRING>.

Die nächste Regel erkennt alle Strings, die mit \ beginnen und ein weiteres Zeichen haben (beispielsweise \h). In dem folgenden Quellcode wird mit den Objekten real\_location und old\_location vom Typ YYLTYPE durch eine Zuweisung die Position intern gespeichert. Außerdem wird die Flex Funktion yymore() aufgerufen. Diese wird benutzt, wenn die folgende Eingabe an die aktuelle Eingabe angehängt werden soll, weil ein regulärer Ausdruck, der auf die gesamte Eingabe zutreffen soll, zu kompliziert ist.

Die folgende Regel hat auch die Bedingung STRING und erkennt ein Anführungszeichen "

In dem Quellcode werden die Startbedingungen zurückgesetzt. Mit strdup(yytext) wird der aktuelle String dupliziert und ein Pointer auf das Duplikat auf yystr zurückgegeben. Anschließend wird das letzte Zeichen von yystr auf 0 gesetzt. Damit kann mit einer while-Schleife mit der Bedingung yystr[i] durch das Wort iteriert werden, da die 0 das Unterbrechungskriterium ist. Durch die Verwendung eines Pointers auf ein Duplikat wird vermieden, dass yytext verändert wird.

Diese Regel beschreibt alle sogenannten Built-In Primitives von Verilog für Hardware-Beschreibung auf Gatterebene. Dazu gehören die Standardgatter, Inverter und Tri-State Buffer ohne und mit Steuereingang High und Low-Aktiv mit einem weiteren Zustand Z. Alle Ausdrücke sind Oder-Verknüpft. Es wird jeweils der Token TOK\_PRIMITIVE, sowie die Art des Tokens über yytext in yylval zurückgegeben.

```
supply0 { return TOK_SUPPLY0; }
supply1 { return TOK_SUPPLY1; }
```

supply1 und supply0 werden für die Modellierung von Spannungsversorgung und Masse verwendet.

```
"$"(display|write|strobe|monitor|time

2 |stop|finish|dumpfile|dumpvars|dumpon|dumpoff|dumpall) {
3  yylval->string = new std::string(yytext);
4  return TOK_ID;
5 }
```

Diese Regel erkennt einige Ausdrücke, die mit \$ beginnen. Dies sind hauptsächlich Testbench-Funktionen von Verilog. Es wird der Token TOK ID zurückgegeben, der zuvor zurückgegeben wurde, wenn ein SystemVerilog Ausdruck nicht unterstützt wurde. Da Yosys kein Simulator ist, werden auch Testbench Funktionen nicht unterstützt.

```
"$"(setup|hold|setuphold|removal|recovery|recrem"
2 |skew|timeskew|fullskew|nochange) {
    if (!specify_mode) REJECT;
    yylval->string = new std::string(yytext);
    return TOK_ID;
}
```

Bei diesen Funktionen handelt es sich weiterhin um Testbench Funktionen, die nicht unterstützt werden.

```
"$"(info|warning|error|fatal) {
   yylval->string = new std::string(yytext);
   return TOK_MSG_TASKS;
4 }
```

Weitere SystemVerilog Testbench Funktionen. Hier wird jedoch anstelle des TOK\_ID Tokens TOK\_MSG\_TASKS zurückgegeben.

```
* "$signed" { return TOK_TO_SIGNED; }
2 "$unsigned" { return TOK_TO_UNSIGNED; }
```

Operatoren für Konvertierungen zwischen unsigned und signed.

```
[a-zA-Z_][a-zA-Z0-9_]*::[a-zA-Z_$][a-zA-Z0-9_$]* {
   // package qualifier
    auto s = std::string("\\") + yytext;
    if (pkg_user_types.count(s) > 0) {
4
      // package qualified typedefed name
5
      yylval->string = new std::string(s);
6
      return TOK_PKG_USER_TYPE;
7
8
9
    else {
10
      // backup before :: just return first part
      size_t len = strchr(yytext, ':') - yytext;
11
      yyless(len);
12
      yylval->string =
13
      new std::string(std::string("\\") + yytext);
14
      return TOK_ID;
15
16
17 }
```

Für das Importieren von SystemVerilog Packages. pkg\_user\_types ist ein Objekt der Klasse dict, die in hashlib.h definiert ist. Die Funktion count(const K &key) dieser Klasse gibt eine 1 zurück, wenn ein Hash-Lookup mit \yytext einen Wert >0 (1 bei erfolgreichem Lookup) ergibt. Während eines Lookups wird der übergebene Key in einen Hash umgewandelt, um im Speicher einen passenden Eintrag zu finden (lookup). Wenn der Eintrag gefunden wurde, wird der Token TOK\_PKG\_USER\_TYPE zurückgegeben und der Hashkey s in yylval gespeichert.

Ansonsten wird nur der Teil der Package-Beschreibung vor dem :: Zeichen in yylval gespeichert und der Token TOK\_ID wird wie bei anderen SystemVerilog Behandlungen zurückgegeben.

```
[a-zA-Z_{$}][a-zA-Z0-9_{$}]* {
    auto s = std::string("\\") + yytext;
    if (isUserType(s)) {
3
      // previously typedefed name
4
5
      yylval->string = new std::string(s);
      return TOK_USER_TYPE;
6
7
    else {
9
      yylval->string =
10
      new std::string(std::string("\\") + yytext);
      return TOK_ID;
11
    }
12
13 }
```

Erkennt alle Buchstaben, \_ und \$, sowie diese nachfolgend ergänzt mit Zahlen. isUserType(s) benutzt die Funktion count(const key\_type& \_\_x) aus der C++ Standardbibliothek stl\_map.h, die 1 zurückgibt, wenn key in dem map-Container vorhanden ist.

```
static bool isUserType(std::string &s)
{
    // check current scope then outer scopes for a name
    for (auto it = user_type_stack.rbegin();
    it != user_type_stack.rend(); ++it) {
        if ((*it)->count(s) > 0) {
            return true;
        }
    }
}
return false;
}
```

Der map-Container ist in diesem Fall ein Container aus std::string und AST::AstNode. Diese Container sind in einem Vektor user\_type\_stack, der iteriert wird. Wenn also \\yytext in einem map-Container gefunden wird, bedeutet dies, dass vorher ein benutzerdefinierter Ausdruck beziehungsweise AST-Knoten über die Funktion static void addTypedefNode(std::string \*name, AstNode \*node) hinzugefügt wurde. In diesem Fall wird der Token TOK\_USER\_TYPE zurückgegeben und yylvalue auf \\yytext gesetzt. Andernfalls wird der Token TOK\_ID zurückgegeben.

```
[a-zA-Z_$][a-zA-Z0-9_$\.]* {
  yylval->string = new std::string(std::string("\\") + yytext);
  return TOK_ID;
4 }
```

Ähnliche Regel wie zuvor, nur mit optionalem Punkt "." nach dem ersten Zeichen. Damit werden benutzerdefinierte Ausdrücke exkludiert und es wird wie zuvor TOK\_ID zurückgegeben.

```
• "/*"[\t]*(synopsys|synthesis)[\t]*translate_off[\t]*"*/" {
    static bool printed_warning = false;
    if (!printed_warning) {
3
      log_warning(
4
        "Encountered 'translate_off' comment!
5
        Such legacy hot "
        "comments are supported by Yosys,
        but are not part of "
        "any formal language specification.
9
       Using a portable "
10
        "and standards-compliant
11
        construct such as 'ifdef is "
12
        "recommended!\n"
13
14
      printed_warning = true;
15
16
   BEGIN(SYNOPSYS_TRANSLATE_OFF);
17
```

Wenn ein Kommentar wie /\*synopsys translate\_off\*/ im Verilogcode steht, wird eine Warnung geloggt, die darauf hinweist, dass Yosys dieses Konstrukt zwar unterstützt, jedoch ifdef empfohlen wird, um die Sprachspezifizierungen nicht zu überschreiten.

Anschließend wird die Anfangsbedingung SYNOPSYS\_TRANSLATE\_OFF für die nächsten Ausdrücke festgelegt.

Diese Regeln erfüllen die Anfangsbedingung SYNOPSYS\_TRANSLATE\_OFF. Die erste Regel erkennt ein nachfolgendes Zeichen außer einen Zeilenumbruch, der synopsys translate\_off body wird mangels folgendem C++-Code ignoriert. Das gleiche passiert in der zweiten Regel für einen Zeilenumbruch.

Die letzte Regel erkennt beispielsweise den Ausdruck /\*synopsys translate\_on\*/, mit dem der translate\_off body zu ende ist. Damit wird die Anfangsbedingung SYNOPSYS\_TRANSLATE\_OFF mit BEGIN(0) überschrieben und beendet.

```
"/*"[\t]*(synopsys|synthesis)[\t]+ {

BEGIN(SYNOPSYS_FLAGS);

3 }
```

Der Ausdruck /\*synopsys steht vor Synopsys-Flags, die anschließend erkannt werden. Daher wird die Anfangsbedingung SYNOPSYS\_FLAGS für die folgenden Ausdrücke festgelegt.

```
<SYNOPSYS_FLAGS>full_case {
    static bool printed_warning = false;
    if (!printed_warning) {
3
      log_warning(
4
    "Encountered 'full_case' comment! Such legacy hot "
    "comments are supported by Yosys, but are not part of
    "any formal language specification. Using the Verilog
    "'full_case' attribute or the SystemVerilog 'unique'
    "or 'unique0' keywords is recommended!\n"
9
     ):
10
      printed_warning = true;
11
```

```
return TOK_SYNOPSYS_FULL_CASE;
14 }
```

Für Ausdrücke, die mit /\*synopsys full\_case beginnen, wird eine Warnung geloggt, in der erneut auf das Synopsysproblem hingewiesen wird und das Verilog Schlüsselwort full\_case oder SystemVerilog Schlüsselwörter unique oder unique0 empfohlen werden.

Der Token TOK\_SYNOPSYS\_FULL\_CASE wird zurückgegeben. Hier sollte später beim Parser analysiert werden, ob TOK\_SYNOPSYS\_FULL\_CASE und TOK\_UNIQUE gleichbehandelt werden.

```
<SYNOPSYS_FLAGS>parallel_case {
    static bool printed_warning = false;
2
    if (!printed_warning) {
3
      log_warning(
4
    "Encountered 'parallel_case' comment! Such legacy hot "
5
    "comments are supported by Yosys, but are not part of
6
    "any formal language specification. Using the Verilog
    "'parallel_case' attribute or the SystemVerilog "
    "'unique' or 'priority' keywords is recommended!\n"
10
      printed_warning = true;
11
12
    return TOK_SYNOPSYS_PARALLEL_CASE;
13
14 }
```

Für das Synopsys-Flag parallel\_case wird auch eine Warnung mit Empfehlung für parallel\_case, unique oder priority geloggt.

```
<SYNOPSYS_FLAGS>. /* ignore everything else */
2 <SYNOPSYS_FLAGS>"*/" { BEGIN(0); }
```

Alle anderen Synopsys-Flags werden ignoriert. Mit \*/ ist die Eingabe von Synopsys-Flags beendet und die Anfangsbedingung wird mit BEGIN(0) zurückgesetzt.

```
mport[ \t\r\n]+\"(DPI|DPI-C)\"[ \t\r\n]+function[ \t\r\n]+ {
   BEGIN(IMPORT_DPI);
   return TOK_DPI_FUNCTION;
}
```

Diese Regel berücksichtigt die Import-Methoden von SystemVerilog, mit denen Funktionen aus fremden Sprachen importiert und aufgerufen werden können. Damit wird C, C++, SystemC und weiteres unterstützt.

Wird dieser Ausdruck erkannt, so wird die Startbedingung IMPORT\_DPI festgelegt und der Token TOK\_DPI\_FUNCTION wird festgelegt.

```
« <IMPORT_DPI > [a-zA-Z_$] [a-zA-Z0-9_$] * {
    yylval -> string = new std:: string(std:: string("\\") + yytext);
    return TOK_ID;
4 }
```

Unter der Startbedingung IMPORT\_DPI werden nun Funktionen anderer Sprachen erkannt. Die Funktion, die importiert wird, wird in yylval gespeichert und TOK\_ID wird zurückgegegeben.

```
<IMPORT_DPI>[ \t\r\n] /* ignore whitespaces */
```

Tabulatoren, Returns und Zeilenumbrüche werden ignoriert.

```
  <!MPORT_DPI>";" {
    BEGIN(0);
    return *yytext;
    }
}
```

Da nur eine Funktion erkannt wird, wird der Import ab dem Ende der Funktion bei einem Semikolon beendet. Die Anfangsbedingung wird zurückgesetzt und ein Zeiger auf den aktuellen Ausdruck wird zurückgegeben. Dies ist unüblich, da ansonsten immer Tokens zurückgegeben werden. Der Return-Wert wäre hier das Semikolon.

```
<IMPORT_DPI>. {
   return *yytext;
}
```

Alle weiteren Zeichen unter der IMPORT\_DPI Bedingung.

```
"\\"[^ \t\r\n]+ {
  yylval->string = new std::string(yytext);
  return TOK_ID;
4 }
```

Alles außer Whitespaces nach \\. Dies sind Kommentare.

```
• "(*" { return ATTR_BEGIN; }
2 "*)" { return ATTR_END; }
3
4 "{*" { return DEFATTR_BEGIN; }
5 "*}" { return DEFATTR_END; }
6
7 "**" { return OP_POW; }
8 "||" { return OP_LOR; }
9 "&&" { return OP_LAND; }
10 "==" { return OP_EQ; }
"!=" { return OP_NE; }
12 "<=" { return OP_LE; }</pre>
13 ">=" { return OP_GE; }
14
"===" { return OP_EQX; }
16 "!==" { return OP_NEX; }
17
18 "~&" { return OP_NAND; }
19 "~|" { return OP_NOR; }
20 "~~" { return OP_XNOR; }
21 "^~" { return OP_XNOR; }
22
23 "<<" { return OP_SHL; }</pre>
24 ">>"
       { return OP_SHR; }
25 "<<<" { return OP_SSHL; }</pre>
26 ">>>" { return OP_SSHR; }
27
28 "'" { return OP_CAST; }
29
30 "::" { return TOK_PACKAGESEP; }
31 "++" { return TOK_INCREMENT; }
32 "--" { return TOK_DECREMENT; }
34 "+:" { return TOK_POS_INDEXED; }
35 "-:" { return TOK_NEG_INDEXED; }
36
37 ".*" { return TOK_WILDCARD_CONNECT; }
```

```
38
39 " | = " { SV_KEYWORD(TOK_OR_ASSIGN); }
40 "&=" { SV_KEYWORD (TOK_AND_ASSIGN); }
41 "+=" { SV_KEYWORD(TOK_PLUS_ASSIGN); }
42 "-=" { SV_KEYWORD (TOK_SUB_ASSIGN); }
43 "^=" { SV_KEYWORD(TOK_XOR_ASSIGN); }
44
45 [-+]?[=*]> {
   if (!specify_mode) REJECT;
46
    yylval->string = new std::string(yytext);
47
    return TOK_SPECIFY_OPER;
48
49 }
50
  "&&&" {
51
   if (!specify_mode) return TOK_IGNORED_SPECIFY_AND;
    return TOK_SPECIFY_AND;
54 }
```

Rückgabe von Tokens für alle Verilog Operatoren. System<br/>Verilog Operatoren werden mit der Funktion SV\_KEYWORD behandelt. Wenn Yosys nicht im -<br/>specify Modus läuft, wird REJECT aufgerufen. Die REJECT Funktion von <br/> Flex bewirkt, dass die nächstbeste Regel auf den Ausdruck angewendet wird. Ansonsten wird der aktuelle Ausdruck in yylval gespeichert und der Token TOK\_SPECIFY\_OPER zurückgegeben.

Es werden scheinbar neue (System) Verilog Funktionen eingeführt, die nur erkannt werden, wenn der *specify\_mode* eingeschaltet ist.

Weitere Regeln für die Startbedingungen INITIAL und BASED\_CONST. INITIAL ist die Startbedingung von Flex. Wenn /\* erkannt wird, wird die Startbedingung COM-MENT aktiviert. Danach werden alle Zeichen und Zeilenumbrüche erkannt. Diese Regel berücksichtigt also Kommentare über mehrere Zeilen. Mit \*/ wird der Kommentar beendet. Flex geht in die Startbedingung comment\_caller, die vorher auf YY\_START gesetzt wurde.

Weitere Regeln für die Startbedingungen INITIAL und BASED\_CONST sind für Leerzeichen, Tabulatoren, Returns und Zeilenumbrüche, die ignoriert werden, Continuation Sequences und einzeilige Kommentare.

### 2.3.2 Zusammenfassung der Lexerregeln

Für die meisten Verilogausdrücke werden Tokens über return zurückgegeben, die ähnlich benannt sind, wie der eingelesene Ausdruck. Gleichzeitig wird in der *Flex* Klasse der aktuelle Wert des Ausdrucks gespeichert, wenn es sich nicht um eine Regel handelt, die nur für einen einzigen Ausdruck gilt.

System Verilog wird nur teilweise unterstützt. Die Tokens werden der Funktion SV\_KEYWORD übergeben, die nur den passenden Token zurückgibt, wenn der System Verilog Modus von Yosys

sv\_mode aktiv ist.

Ansonsten wird TOK\_ID zurückgegeben. Dies scheint eine Art Fehlertoken zu sein, der in allen Fällen benutzt wird, in denen es Kompatibilitätsprobleme gibt.

Weiterhin gibt es den Lesemodus formal\_mode, der für einige Ausdrücke entscheidet, ob sie als Verilog oder SystemVerilog Ausdrücke behandelt werden sollen.

Der Modus *specify\_mode* scheint für die Behandlung von spezifischen benutzerdefinierten Verilogausdrücken zu sein.

#### 2.3.3 Interpretationsprobleme und Ansätze

- Was macht die Flex Funktion yymore() genau?
- Die String-Regel ist unverständlich. Es scheint als würden die Buchstaben der Backlash Sequenzen wie \n, \t .. gelesen werden und durch die eigenen Backslash Sequenzen ersetzt zu werden. Weiterhin ist unklar, warum mit den Zeichen 1 bis 6 am Ende der Regel gerechnet wird (ASCII?).
- TOK\_ID scheint ein Fehlertoken zu sein. Ist das richtig?
- Werden die Synopsys spezifischen Tokens und die jeweils passenden empfohlenen System-Verilog Tokens vom Parser gleichbehandelt?
- Was sind Continuation-Sequences (Mit \\)?

### 2.3.4 Verbindung zum Parser

Die Regeln, die vorher analysiert wurden, befinden sich in der Datei verilog\_lexer.l, die von Flex in einen C++ Code verilog\_lexer.cc überführt werden.

In dieser Datei befinden sich einige Makrofunktionen. Ein Kommentar, sowie eine lange Case-Anweisung mit Integercases und Token-Returns weisen darauf hin, dass die Makrofunktion YY-DECL die Haupt-Scannerfunktion ist.

In die Scanner Klasse verilog\_lexer.cc wird die Parserbibliothek verilog\_parser.tab.hh mit den Tokendefinitionen importiert. Flex hat eine Funktion, yylex(), die ein Wertepaar Token und Wert zurückgibt. Wir haben bereits in der Tokenanalyse gesehen, dass die Tokens Integer Werte haben. Diese Werte sind in verilog\_parser.tab.hh festgelegt.

Ursprünglich wird dem Bison Parser eine Liste aller Tokens in seiner Grammatikdatei .y übergeben.

- 1 %token TOK\_ASSERT TOK\_ASSUME TOK\_RESTRICT TOK\_COVER TOK\_FINAL
- 2 %token ATTR\_BEGIN ATTR\_END DEFATTR\_BEGIN DEFATTR\_END
- 3 %token TOK\_MODULE TOK\_ENDMODULE TOK\_PARAMETER TOK\_LOCALPARAM TOK\_DEFPARAM
- 4 %token TOK\_PACKAGE TOK\_ENDPACKAGE TOK\_PACKAGESEP

#### Code: Ausschnitt aus der Grammatikdatei: Tokenliste

Außerdem wird in der Bison Parser Grammatikdatei, die ähnlich aufgebaut ist, wie die am Anfang beschriebene Lexerdatei (Code + Regeln), unteranderem ein Objekt vom Typ std::istream \*lexin definiert. Dies scheint der Lexer Inputstream zu sein, der vom Preprozessor kommt. Folgende Abbildung verdeutlicht den Ablauf:




Figure 7.1: Simplified Verilog to RTLIL data flow

Das Inputstreamobjekt lexin wird in verilog\_frontend.cc genutzt.

```
if (!flag_nopp) {
code_after_preproc = frontend_verilog_preproc(*f, filename, defines_map,
  *design->verilog_defines, include_dirs);

if (flag_ppdump)
  log("-- Verilog code after preprocessor
   --\n%s-- END OF DUMP --\n",code_after_preproc.c_str());

lexin = new std::istringstream(code_after_preproc);
}
```

Das Streamobjekt f, das dem Preprozessor übergeben wird, wird im Konstruktor der hierarchisch höheren Funktion übergeben:

```
void execute(std::istream *&f, std::string filename,
std::vector<std::string> args, RTLIL::Design *design) override
```

code\_after\_preproc ist also die Ausgabe des Preprozessors, deren Wert lexin bekommt. lexin findet sich im Lexercode wieder:

```
#define YY_INPUT(buf,result,max_size) \
result = readsome(*VERILOG_FRONTEND::lexin, buf, max_size)
```

Die Funktion readsome ist folgende:

```
int readsome(std::istream &f, char *s, int n)
2 {
    int rc = int(f.readsome(s, n));
3
    // f.readsome() sometimes returns 0 on a non-empty stream..
    if (rc == 0) {
      int c = f.get();
8
      if (c != EOF) {
        *s = c;
9
10
        rc = 1;
11
12
13
    return rc;
14
15 }
```

Es wird ein istream Objekt f, ein Char-Array \*s und ein Integer n übergeben. Aus f wird mit readsome eine Anzahl n Zeichen in ein Char-Array s geladen. Die Rückgabe ist die Anzahl an Zeichen, die geladen wurden. Danach kommt eine Behandlung für den Fall, dass rc == 0,

wobei es sein kann, dass das istream Objekt nicht wirklich leer ist.

In der Funktion YY\_INPUT wird also der Inputstream lexin in den Buffer buf geladen, bis max\_size erreicht ist. In result steht später eine 1, wenn ein Lesevorgang erfolgreich war.

Im Flex Manual steht zu YY\_INPUT, dass, wenn diese Funktion auf einen Eingang definiert ist (hier lexin), der Funktionsaufruf des Lexers mit einem Nullpointer als Argument durchgeführt werden kann.

Später erfolgen folgende Funktionsaufrufe:

```
frontend_verilog_yyset_lineno(1);
frontend_verilog_yyrestart(NULL);
frontend_verilog_yyparse();
frontend_verilog_yylex_destroy();
```

Die Funktion frontend\_verilog\_yyrestart wird mit einem Nullpointer wie vorher diskutiert aufgerufen. Damit wird Flex also mit der Eingabe lexin aufgerufen.

Normalerweise ist die Flex Hauptfunktion yylex(). Hier wird yyrestart() benutzt. Dies könnte damit zusammen hängen, dass ein Inputstream eingestellt wird. Außerdem bleiben bei yyrestart() die Anfangsbedingungen der Regeln erhalten.

Mit yyparse() wird dann der Parser aufgerufen. In dem Parserquellcode wird yylex() aufgerufen. Die Integer Rückgabe wird in yychar gespeichert. Danach wird die Funktion yytranslate() auf yychar aufgerufen, die eine zu dem Integer korrespondierende Symbolnummer zurückgibt. Diese wird in yytoken gespeichert. Diese Variable ist vom Typ  $yysymbol\_kind\_t$ .

In dem Parserquellcode existiert eine lange Case-Anweisung für die Integer Variable yyn. Hier wird die AST-Struktur gebaut. yyn wird an einer Stelle mit yytoken inkrementiert.

### Kapitel 3

### Parser

Der Parser wird wie der Lexer automatisiert anhand einer Grammatikdatei .y gebaut. Hier wird anstatt Flex der Open-Source Parsergenerator Bison genutzt.

### 3.1 Analyse des Parser-Quellcodes

Die Parsergrammatik ist ähnlich wie die Flex Beschreibung aufgebaut:

```
%{
2 C declarations
3 %}
4 Bison declarations
5 
6 %%
7 Grammar rules
8 %%
9
10 Additional C code
```

Im folgenden werden die Grammatikregeln analysiert:

### 3.1.1 Analyse der Parser-Grammatik

Um die Grammatikregeln zu verstehen, ist es notwendig, deren Zusammensetzung nachzuvollziehen.

Eine Grammatikregel in der Backus-Naur Form sieht so aus:

```
result: components...
;
```

Result ist ein Nicht-Terminalsymbol. Component sind Terminal- und Nicht-Terminalsymbole. Terminalsymbole sind Symbole, die einzeln nicht weiter durch Produktionsregeln ersetzt werden können. Eine Beispielregel wäre folgende:

```
1    exp:    exp '+' exp
2    ;
3
```

exp '+' exp kann also in einer Produktion mit exp ersetzt werden.

Es folgt ein Beispiel für einen Taschenrechner, der mit Klammern Addieren und Multiplizieren kann. Zuerst wird ein Lexer mit *Flex* gebaut, der die Eingabe in Tokens zerlegt.

```
1 %{
2 #include <stdio.h>
3 #include <string.h>
4 #include "add.tab.h"
8 %}
10 %option noyywrap
11
12 %%
13
14 [0-9]+ { yylval.zahl = atoi(yytext); return(ZAHL);}
"+" {return(PLUS);}
16 "=" {return(GLEICH);}
";" {return(SEMIKOLON);}
18 "*" {return(MAL);}
"(" {return(KLOFFEN);}
20 ")" {return(KLZU);}
21 "\n" {return(RETURN);}
22 . {return(OTHER);}
23
24
25
```

Hier ist es wichtig, dass der Lexer in seiner *Declaration* Sektion den Header des zukünftigen Bison Parsers übergeben bekommt. Die Header-Datei wird Standardmäßig immer so bezeichnet: "nameder.ydatei".tab.h. In dieser Headerdatei stehen die Integerwerte für die Tokenrückgabe für die Interpretation des Parsers.

Es folgt die Parser Grammatik:

```
2 %{
4 #include <stdio.h>
6 extern int yylex();
7 extern int yyparse();
8 int yyerror(char *s);
10
11 %}
12
13 //alle Tokens
14 %token ZAHL PLUS GLEICH SEMIKOLON OTHER MAL RETURN KLOFFEN KLZU
16 //ZAHL bekommt einen Wert vom Typ zahl
17 %type <zahl> ZAHL
18 %type <zahl> faktor
19 %type <zahl> term
20 %type <zahl> ausdruck
23 //Definition des Typs zahl
24 %union{
int zahl;
26 }
```


```
27
28 %%
29
30 prog:
     ausdruck {
31
               printf("Ergebnis: %d", $1);
32
33
34 ;
35 ausdruck:
       ausdruck PLUS ausdruck{
36
           $$=$1+$3;
37
38
       | term{
39
            $$=$1;
40
41
42 ;
43 term:
       term MAL term{
44
                $$=$1*$3;
45
46
       }
47
       | faktor{
                $$=$1;
48
49
50 ;
51 faktor:
52
       KLOFFEN ausdruck KLZU{
53
           $$=$2;
54
       | ZAHL{
55
            $$=$1;
56
57
58 ;
59
60 %%
61
62 int yyerror(char *s)
    printf("Syntax Fehler in Zeile %s\n", s);
65
    return 0;
66 }
67
68 int main()
69 {
       yyparse();
70
71
       return 0;
```

23

In der Declarationssektion wird dem Parser übergeben, dass es eine yylex(), eine yyparse() und eine yyerror() Funktion gibt. Danach werden in der *Definitions* alle Tokens aufgelistet, die von dem Lexer übergeben werden können.

In dieser Sektion werden außerdem die Datentypen aller wertbehafteten Tokens sowie der im Parser definierten Nichtterminalsymbole mit %type definiert. In %union werden die Parser-Datentypen mit C-Datentypen verknüpft.

Anschließend folgen die Grammatik-Regeln.



Parserbaum für die Eingabe 2\*(3+3). Zeichen sind grün, Tokens blau und die definierten Nichtterminalsymbole orange dargestellt.

Dieses Verständnis wird nun auf den Verilogparser übertragen. Aufgrund des großen Umfangs der Grammatik, dessen Ableitungen nicht so einfach analysiert werden können, wie die Tokengeneration im Lexer, wird die Parsergrammatik anhand eines Beispiels analysiert.

Die Analyse findet anhand des Verilog Ausdrucks assign statt. Ein einfaches Beispielmodul wäre folgendes:

```
module behave;
wire i1,i2;
wire out;
assign out = i1 & i2;
endmodule
```

- 1. Vom Lexer wird für assign der Token TOK\_ASSIGN zurückgegeben.
- 2. Im Parser steht folgende Grammatikregel:

```
assign_stmt:
TOK_ASSIGN delay assign_expr_list ';';
```

Für delay gibt es folgende Regel:

```
delay:
non_opt_delay | %empty;
```

delay kann also auch ein leeres Zeichen sein, was zu dem Beispiel passt. Zusätzlich dazu kommt non\_opt\_delay:

```
non_opt_delay:
'#' TOK_ID { delete $2; } |

'#' TOK_CONSTVAL { delete $2; } |

'#' TOK_REALVAL { delete $2; } |

'#' '(' mintypmax_expr ')' |

'#' '(' mintypmax_expr ',' mintypmax_expr ')' |

'#' '(' mintypmax_expr ',' mintypmax_expr ')';
```

Da nicht weiter auf den Wert der Eingabe reagiert wird, kann interpretiert werden, dass dies eine Inkompatibilität von Yosys ist, die ignoriert wird.

Interessant wird hier assign\_expr\_list:

```
assign_expr_list:
assign_expr | assign_expr_list ',' assign_expr;
```

Mit folgender Erweiterung:

```
assign_expr:
lvalue '=' expr {
    AstNode *node = new AstNode(AST_ASSIGN, $1, $3);

SET_AST_NODE_LOC(node, @$, @$);
    ast_stack.back()->children.push_back(node);
};
```

Hier lässt sich die konkrete Zuweisung erkennen. Als Reaktion wird eine AstNode mit dem Typ AST\_ASSIGN erstellt, dessen Children die Werte von lvalue und expr bekommen. Für die weitere Auswertung ist eine weitere Erweiterung möglich:

```
1
      expr:
2
    basic_expr {
      $$ = $1;
3
    } |
4
    basic_expr '?' attr expr ':' expr {
      $$ = new AstNode(AST_TERNARY);
6
      $$->children.push_back($1);
7
      $$->children.push_back($4);
8
      $$->children.push_back($6);
9
      SET_AST_NODE_LOC($$, @1, @$);
10
      append_attr($$, $3);
11
    };
12
13
```

Mit basic\_expr: (Ausschnitt wegen langer Anweisung)

```
basic_expr OP_LAND attr basic_expr {
    $$ = new AstNode(AST_LOGIC_AND, $1, $4);
    SET_AST_NODE_LOC($$, @1, @4);
    append_attr($$, $3);
} |
basic_expr OP_LOR attr basic_expr {
```

```
$$ = new AstNode(AST_LOGIC_OR, $1, $4);
8
      SET_AST_NODE_LOC($$, @1, @4);
9
      append_attr($$, $3);
10
11
    '!' attr basic_expr %prec UNARY_OPS {
12
      $$ = new AstNode(AST_LOGIC_NOT, $3);
13
14
      SET_AST_NODE_LOC($$, @1, @3);
15
      append_attr($$, $2);
16
    } |
```

expr besteht also aus allen möglichen logischen Verknüpfungen, mathematischen Funktionen und Vergleichen.

3. assign\_stmt kann weiter reduziert werden:

```
module_body_stmt:
task_func_decl | specify_block | param_decl | localparam_decl
l typedef_decl | defparam_decl | specparam_declaration | wire_decl
l assign_stmt | cell_stmt
l enum_decl | struct_decl
l always_stmt | TOK_GENERATE module_gen_body TOK_ENDGENERATE
l defattr | assert_property | checker_decl
l ignored_specify_block;
```

#### ODER:

```
interface_body_stmt:
param_decl | localparam_decl | typedef_decl
| defparam_decl | wire_decl | always_stmt | assign_stmt |
modport_stmt;
```

Hier sind zwei also zwei Reduktionen möglich! Dies führt zu einem Konflikt. Bison meldet in einem mehrdeutigen Fall wie diesem eine reduce/reduce conflict Warnung.

4. Für module\_body\_stmt ist folgende Reduktion möglich:

```
module_body:
module_body module_body_stmt |

/* the following line makes the generate..

endgenrate keywords optional */
module_body gen_stmt |
module_body gen_block |
module_body ';' |
%empty;
```

Für interface\_body\_stmt:

```
interface_body:
interface_body interface_body_stmt | %empty;
```

Auffällig ist, dass diese Reduzierungen jeweils nur eine weitere Stufe ohne weitere Reaktionen / Verknüpfungen sind.

5. module\_body wird zu module reduziert:

```
module:
attr TOK_MODULE {
    enterTypeScope();
} TOK_ID {
    do_not_require_port_stubs = false;
    AstNode *mod = new AstNode(AST_MODULE);
    ast_stack.back()->children.push_back(mod);
```

```
ast_stack.push_back(mod);
8
      current_ast_mod = mod;
9
      port_stubs.clear();
10
      port_counter = 0;
11
      mod \rightarrow str = *$4;
12
      append_attr(mod, $1);
13
14
      delete $4;
15
    } module_para_opt module_args_opt ';' module_body
    TOK_ENDMODULE opt_label {
16
      if (port_stubs.size() != 0)
17
        frontend_verilog_yyerror(
18
        "Missing details for module port '%s'.",
19
          port_stubs.begin()->first.c_str());
20
      SET_AST_NODE_LOC(ast_stack.back(), @2, @$);
21
      ast_stack.pop_back();
22
      log_assert(ast_stack.size() == 1);
      current_ast_mod = NULL;
25
      exitTypeScope();
26
   };
```

6. module wird auf design reduziert. Hier ist sichtbar, dass ein design durch den Wiederaufruf aus mehren Modulen oder anderen Bestandteilen entstehen kann.

```
design:
module design |
defattr design |
task_func_decl design |
param_decl design |
localparam_decl design |
typedef_decl design |
package design |
interface design |
%empty;
```

7. Zuletzt wird design auf inout reduziert.

```
input: {
   ast_stack.clear();
   ast_stack.push_back(current_ast);

design {
   ast_stack.pop_back();
   log_assert(GetSize(ast_stack) == 0);
   for (auto &it : default_attr_list)
   delete it.second;
   default_attr_list.clear();
};
```

In einigen der Reduktionen wird mit AST-Strukturen gearbeitet. AST-Stack ist eine Datenstruktur vom Typ Vector:

```
std::vector<AstNode*> ast_stack;
```

Vektoren sind sequentielle Datenstrukturen wie Arrays, jedoch mit dynamischer Länge. Die Vektorstruktur wird hier genutzt, um einen Stack zu repräsentieren.

Ein Stack ist eine LIFO-Struktur, die als C-Vektor nach unten wächst. Das letzte Element was auf den Stack gelegt wird (push\_back(objekt)) wird als erstes ausgegeben (back()). Es ist üblich, das erste Stackobjekt nach dem lesen zu entfernen (pop\_back()).

Die Objekte, die auf diesen Stack gelegt werden, sind vom Typ AstNode und repräsentieren die Knoten des Abstrakten-Syntax-Baums. Hier ist ein Ausschnitt der Struktur.

```
struct AstNode
2
    {
      // for dict<> and pool<>
3
      unsigned int hashidx_;
      unsigned int hash() const { return hashidx_; }
6
      // this nodes type
      AstNodeType type;
8
9
      // the list of child nodes for this node
      std::vector<AstNode*> children;
11
12
      // the list of attributes assigned to this node
13
      std::map<RTLIL::IdString, AstNode*> attributes;
14
      bool get_bool_attribute(RTLIL::IdString id);
15
16
      // node content - most of it is unused in most node types
17
      std::string str;
18
      std::vector<RTLIL::State> bits;
19
      bool is_input, is_output, is_reg, is_logic, is_signed,
20
      is_string, is_wand, is_wor, range_valid, range_swapped,
21
      was_checked, is_unsized, is_custom_type;
22
23
      int port_id, range_left, range_right;
      uint32_t integer;
24
      double realvalue;
25
      // set for IDs typed to an enumeration, not used
      bool is_enum;
```

Gespeichert sind also Eigenschaften wie beispielsweise Typ, children (hierarchisch niedrigere Knoten im Baum), Attribute und Inhalt.

```
AstNode *mod = new AstNode(AST_MODULE);
ast_stack.back()->children.push_back(mod);
ast_stack.push_back(mod);
```

In der module-Regel wird ein neuer Knoten AST\_MODULE erstellt. Das letzte Stackobjekt bekommt diesen Knoten als Children angehangen. Danach wird der Knoten selbst auf den Stack gelegt. ast\_stack und children sind also separate Stacks. Jede Node hat einen stack children, wie bereits zuvor in der AST-Struktur zu sehen war.

```
current_ast_mod = mod;
port_stubs.clear();
port_counter = 0;
mod->str = *$4;
append_attr(mod, $1);
delete $4;
```

Im Yosys Manual wird folgender Parserbaum für ein assign Statement dargestellt:




Figure 2.3: Example parse tree for the Verilog expression "assign foo = bar + 42;".

Bei Betrachtung der Reduzierungen unter Beachtung der Parserregeln fällt jedoch auf, dass diese Grafik nicht mehr aktuell sein kann. Es sind einige Reduktionen notwendig, die hier nicht berücksichtigt werden. Ein Problem dabei sind Konflikte, da teilweise verschiedene Reduktionen möglich sind.

### 3.1.2 Interpretations-Probleme

### 1. Reduzierungskonflikte

Wie priorisiert der Parser Regeln. Woher kommt der Determinismus? Welche Rolle spielen der Parsertyp LALR (Look-Ahead-Left-Right) und die Bison precendence Regeln?

#### 2. Stackaufbau

Wie wird der Masterstack ast\_stack aufgebaut? Wann werden Objekte auf den Stapel gelegt?

Unter Vernachlässigung dieser Probleme wird die Parseranalyse an dieser Stelle beendet und es wird davon ausgegangen, dass AST-Stack Strukturen gebildet wurden.

Diese Strukturen werden von dem AST-Frontend weiterverarbeitet.

### Kapitel 4

### AST-Frontend

Das AST-Frontend überführt die AST-Strukturen in die interne Registertransfer-Level Sprache RTLIL. Laut Yosys-Manual findet die Überführung in RTLIL in zwei Schritten statt:

- 1. Vereinfachung (Simplification)
- 2. RTLIL Generation

In der Struktur AstNode in der Headerdatei ast.h ist eine Funktion für die Vereinfachung deklariert:

```
bool simplify(bool const_fold, bool at_zero,
bool in_lvalue, int stage, int width_hint,
bool sign_hint, bool in_param);
```

Laut Manual werden folgende Vereinfachungen durchgeführt:

- 1. Inline all task and function calls.
- 2. Evaluate all generate-statements and unroll all for-loops.

Generate-Blöcke erzeugen mehrere Instanzen eines Moduls oder ermöglichen die bedingte Instanziierung eines Moduls. Hier werden also alle Instanzen evaluiert. For-Schleifen werden abgewickelt, indem die Iterationsanzahl verringert wird

3. Perform const folding where it is necessary (e.g. in the value part of AST\_PARAMETER, AST\_LOCALPARAM, AST\_PARASET and AST\_RANGE nodes).

Folding (oder auch Falten) ist ein Prozess, bei dem die Anzahl von funktionalen Blöcken reduziert wird, indem Register und Multiplexer eingesetzt werden.

4. Replace AST\_PRIMITIVE nodes with appropriate AST\_ASSIGN nodes.

Verilog Primitives sind von folgender Form:

```
and (out, in1, in2, in3);
```

Diese Form entspricht nicht den gewöhnlichen assign-Statements, kann jedoch einfach umgewandelt werden. Dies vereinfacht die Konvertierung nach RTLIL, da die Primitives mit assign-Statements abgedeckt werden.

5. Replace dynamic bit ranges in the left-hand-side of assignments with AST\_CASE nodes with AST\_COND children for each possible case.

Dynamische Wortgrößen müssen deterministisch festgelegt werden. Dafür werden AST\_CASE nodes für die Fallunterscheidung eingesetzt. Die children dieser Nodes sind die Fälle.

6. Detect array access patterns that are too complicated for the RTLIL::Memory abstraction and replace them with a set of signals and cases for all reads and/or writes.

Komplizierte Speicherzugriffsmuster werden mit Signalen und Fällen für alle Lese- und Schreibzugriffe ersetzt.

7. Otherwise replace array accesses with AST\_MEMRD and AST\_MEMWR nodes.

Standardbehandlung für Lese- und Schreibzugriffe auf Speicher ist mit AST\_MEMRD und AST\_MEMWR Nodes.

### 4.1 Analyse der simplify Funktion

Die simplify-Funktion ist in der Datei simplify.cc enthalten.

```
static int recursion_counter = 0;
static bool deep_recursion_warning = false;

if (recursion_counter++ == 1000 && deep_recursion_warning) {
   log_warning("Deep recursion in AST simplifier.\n
   Does this design contain insanely long expressions?\n");
   deep_recursion_warning = false;
}

AstNode *newNode = NULL;
bool did_something = false;
```

Der Anfang der Funktion beinhaltet einen recursion counter, der bei Aufruf der Bedingung inkrementiert wird. Die Vereinfachungen scheinen also rekursiv aufgerufen zu werden. Ab 1000 Aufrufen zählt dies hier als deep recursion (tiefe Rekursion).

Es werden die angesprochenen Vereinfachungen im Quellcode gesucht.

```
// unroll for loops and generate-for blocks
if ((type == AST_GENFOR || type == AST_FOR) && children.size() != 0)

{
    AstNode *init_ast = children[0];
    AstNode *while_ast = children[1];
    AstNode *next_ast = children[2];
    AstNode *body_ast = children[3];

while (body_ast->type == AST_GENBLOCK &&
body_ast->str.empty() &&
body_ast->children.size() == 1 &&
body_ast->children.at(0)->type == AST_GENBLOCK)
body_ast = body_ast->children.at(0);
```

Ein generate-for Block generiert Instanzen eines Moduls bei jedem Aufruf der for-Schleife.

Die Reihenfolge der children jeder AST-Node scheint eine große Bedeutung zu haben, da diese Nodes in Kategorien eingeteilt werden.

Das Ausrollen geschieht durch das Auswerten von drei Ausdrücken.

```
// eval 1st expression
    AstNode *varbuf = init_ast->children[1]->clone();
    int expr_width_hint = -1;
   bool expr_sign_hint = true;
    varbuf ->detectSignWidth(expr_width_hint, expr_sign_hint);
    while (varbuf->
    simplify(true, false, false, stage, 32, true, false)) { }
9
10
if (varbuf->type != AST_CONSTANT)
    log_file_error(filename, linenum, "Right hand side of
12
    1st expression of generate for-loop is not constant!\n");
13
14
    varbuf = new AstNode(AST_LOCALPARAM, varbuf);
15
    varbuf ->str = init_ast ->children[0] ->str;
16
17
    AstNode *backup_scope_varbuf = current_scope[varbuf->str];
18
    current_scope[varbuf->str] = varbuf;
19
20
   size_t current_block_idx = 0;
21
   if (type == AST_FOR) {
22
23
   while (current_block_idx < current_block->children.size() &&
     current_block->
      children[current_block_idx] != current_block_child)
      current_block_idx++;
```

Die Breite oder hier Width eines Signals ist Teil der Range.

### 4.2 Analyse des RTLIL Generators

### 4.2.1 Die genRTLIL() Funktion

genRTLIL() ist Teil der Strukturdefinition für Syntaxbaum-Knoten AstNode.

Die genRTLIL Funktion besteht zu einem Teil aus einer großen Case-Bedingung.

```
switch (type)
   // simply ignore this nodes.
   // they are either leftovers from simplify() or
    are referenced by other nodes
   // and are only accessed here thru this references
   case AST_NONE:
   case AST_TASK:
   case AST_FUNCTION:
   case AST_DPI_FUNCTION:
10
   case AST_AUTOWIRE:
11
   case AST_DEFPARAM:
12
13
   case AST_GENVAR:
14
   case AST_GENFOR:
   case AST_GENBLOCK:
15
   case AST_GENIF:
16
case AST_GENCASE:
   case AST_PACKAGE:
18
case AST_MODPORT:
```

```
20     case AST_MODPORTMEMBER:
21     break;
```

Diese Blöcke werden ignoriert, da sie Überbleibsel der simplify-Funktion sind oder mit anderen Knoten behandelt werden. Hier ist auffällig, dass unteranderem die Generate-Blöcke enthalten sind, die in der simplify-Funktion ausgerollt werden.

### 4.3 Operationen

#### 4.3.1 Außerhalb von Prozessen

Bei diesen Operationen wird zwischen Unary-Ops und Binary-Ops unterschieden:

*Unary-Ops*, sind Operationen mit lediglich einem Operanden, einem Eingang und einem Ausgang. Sie sind beispielsweise für folgende Operationen relevant:

```
// generate cells for unary operations: $reduce_and, $reduce_or, $reduce_xor,
      $reduce_xnor
    if (0) { case AST_REDUCE_AND: type_name = "$reduce_and"; }
    if (0) { case AST_REDUCE_OR:
                                   type_name = "$reduce_or"; }
    if (0) { case AST_REDUCE_XOR: type_name = "$reduce_xor"; }
    if (0) { case AST_REDUCE_XNOR: type_name = "$reduce_xnor"; }
6
        RTLIL::SigSpec arg = children[0]->genRTLIL();
        RTLIL::SigSpec sig = uniop2rtlil(this, type_name, max(width_hint, 1), arg)
        return sig;
9
10
11
    // generate cells for unary operations: $reduce_bool
12
13
    // (this is actually just an $reduce_or, but for clarity a different cell type
      is used)
14
    if (0) { case AST_REDUCE_BOOL: type_name = "$reduce_bool"; }
15
        RTLIL::SigSpec arg = children[0]->genRTLIL();
16
        RTLIL::SigSpec sig = arg.size() > 1 ? uniop2rtlil(this, type_name, max(
17
      width_hint, 1), arg) : arg;
        return sig;
18
```

Sie werden mit einer Helferfunktion umgesetzt. Die Helferfunktion wird aufgerufen, wenn AST-Nodes unärem Typs von der genRTLIL() Funktion erkannt werden (vgl. oben).

```
static RTLIL::SigSpec uniop2rtlil(AstNode *that, std::string type, int
     result_width, const RTLIL::SigSpec &arg, bool gen_attributes = true)
2 {
    std::stringstream sstr;
3
    sstr << type << "$" << that->filename << ":" << that->linenum << "$" << (
4
     autoidx++);
5
    RTLIL::Cell *cell = current_module->addCell(sstr.str(), type);
6
    cell->attributes["\\src"] = stringf("%s:%d", that->filename.c_str(), that->
    RTLIL::Wire *wire = current_module->addWire(cell->name.str() + "_Y",
     result_width);
    wire->attributes["\\src"] = stringf("%s:%d", that->filename.c_str(), that->
10
     linenum):
11
  if (gen_attributes)
```

```
for (auto &attr : that->attributes) {
13
        if (attr.second->type != AST_CONSTANT)
14
          log_file_error(that->filename, that->linenum, "Attribute '%s' with non-
15
      constant value!\n", attr.first.c_str());
        cell->attributes[attr.first] = attr.second->asAttrConst();
16
17
18
    cell->parameters["\\A_SIGNED"] = RTLIL::Const(that->children[0]->is_signed);
19
    cell->parameters["\\A_WIDTH"] = RTLIL::Const(arg.size());
20
    cell->setPort("\\A", arg);
21
22
    cell->parameters["\\Y_WIDTH"] = result_width;
23
    cell->setPort("\\Y", wire);
24
25
    return wire;
26 }
```

Dem Modul wird mit addCell() eine neue Zelle hinzugefügt. Der Zelltyp wird in den Parametern der Funktion übergeben.

Zusätzlich dazu wird mit addWire() ein Wire hinzugefügt. Das Wire liegt vermutlich an dem Ausgang des Gatters. Die Beschriftung mit  $_{-}Y$  lässt darauf schließen.

Da es sich um eine Operation mit nur einem Operanden handelt, gibt es auch nur einen Modulausgang. Die Wortbreite wird addWire() in den Parametern mit  $result\_width$  übergeben.

Die Zellparameter und Zuweisungen folgen zuletzt.

A\_SIGNED hängt davon ab, ob das children Objekt der AST-Node konstant ist.

Die children Objekte entstehen bei dem Aufbau des AST-Baums durch den Parser. Die Ast-Nodes für Unary-Ops werden vom Parser erstellt:

```
'&' attr basic_expr %prec UNARY_OPS {
      $$ = new AstNode(AST_REDUCE_AND, $3);
      append_attr($$, $2);
3
    } |
4
    OP_NAND attr basic_expr %prec UNARY_OPS {
5
      $$ = new AstNode(AST_REDUCE_AND, $3);
6
      append_attr($$, $2);
      $$ = new AstNode(AST_LOGIC_NOT, $$);
8
9
    '|' attr basic_expr %prec UNARY_OPS {
11
      $$ = new AstNode(AST_REDUCE_OR, $3);
12
      append_attr($$, $2);
13
    OP_NOR attr basic_expr %prec UNARY_OPS {
14
      $$ = new AstNode(AST_REDUCE_OR, $3);
15
      append_attr($$, $2);
16
      $$ = new AstNode(AST_LOGIC_NOT, $$);
17
18
    '^' attr basic_expr %prec UNARY_OPS {
19
      $$ = new AstNode(AST_REDUCE_XOR, $3);
20
      append_attr($$, $2);
21
22
    OP_XNOR attr basic_expr %prec UNARY_OPS {
23
24
      $$ = new AstNode(AST_REDUCE_XNOR, $3);
25
      append_attr($$, $2);
```

Zur Erinnerung der Konstruktor einer AstNode:

```
AstNode::AstNode(AstNodeType type, AstNode *child1, AstNode *child2, AstNode * child3)
```

2 {

An der Stelle child1 wird also \$3 des Grammatikausdrucks übergeben, was hier basic\_expr ist.

Auf basic\_expr können im Grunde genommen alle logischen Ausdrücke abgeleitet werden. Auch rvalue wird auf basic\_expr abgeleitet. Es werden also AstNodes für die logischen Operationen, die auf das Signal in basic\_expr angewendet werden, erstellt und in das children Objekt wird der Wert von basic\_expr gespeichert.

Binary-Operations, also Operationen mit zwei Operanden werden ähnlich behandelt. Bei der Detektion der entsprechenden AST-Nodes in der genRTLIL() Funktion wird die Hilfsfunktion binop2rtlil verwendet.

```
// generate cells for binary operations: $and, $or, $xor, $xnor
    if (0) { case AST_BIT_AND: type_name = "$and"; }
                                 type_name = "$or"; }
    if (0) { case AST_BIT_OR:
    if (0) { case AST_BIT_XOR: type_name = "$xor"; }
    if (0) { case AST_BIT_XNOR: type_name = "$xnor"; }
6
        if (width_hint < 0)</pre>
          detectSignWidth(width_hint, sign_hint);
        RTLIL::SigSpec left = children[0]->genRTLIL(width_hint, sign_hint);
9
        RTLIL::SigSpec right = children[1]->genRTLIL(width_hint, sign_hint);
        int width = max(left.size(), right.size());
11
        if (width_hint > 0)
12
          width = width_hint;
13
        is_signed = children[0] -> is_signed && children[1] -> is_signed;
        return binop2rtlil(this, type_name, width, left, right);
15
```

Auffällig ist, dass hier zwei Signalobjekte left, right aus den children 0,1 der Binary-Operation erzeugt werden. Dies sind die Signale, die durch die Operation verknüpft werden und den Eingängen A,B des Gatters zugeordnet werden (Parser ordnet zu). Die Weiterbehandlung der Signale ist in der binop2rtlil() Hilfsfunktion sichtbar:

```
1 // helper function for creating RTLIL code for binary operations
  2 static RTLIL::SigSpec binop2rtlil(AstNode *that, std::string type, int
                 result_width, const RTLIL::SigSpec &left, const RTLIL::SigSpec &right)
 3 {
            std::stringstream sstr;
  4
            sstr << type << "$" << that->filename << ":" << that->linenum << "$" << (
  5
                 autoidx++);
            RTLIL::Cell *cell = current_module->addCell(sstr.str(), type);
            cell -> attributes ["\src"] = stringf ("%s:%d", that -> filename.c_str(), that -> filename.c_s
                 linenum);
 9
            RTLIL::Wire *wire = current_module->addWire(cell->name.str() + "_Y",
10
                result_width);
            wire->attributes["\\src"] = stringf("%s:%d", that->filename.c_str(), that->
11
                 linenum);
12
            for (auto &attr : that->attributes) {
13
                   if (attr.second->type != AST_CONSTANT)
14
                         log_file_error(that->filename, that->linenum, "Attribute '%s' with non-
15
                 constant value!\n", attr.first.c_str());
                   cell->attributes[attr.first] = attr.second->asAttrConst();
16
17
18
            cell->parameters["\\A_SIGNED"] = RTLIL::Const(that->children[0]->is_signed);
```


```
cell->parameters["\\B_SIGNED"] = RTLIL::Const(that->children[1]->is_signed);
20
21
    cell->parameters["\\A_WIDTH"] = RTLIL::Const(left.size());
22
    cell->parameters["\\B_WIDTH"] = RTLIL::Const(right.size());
23
24
    cell->setPort("\\A", left);
25
    cell->setPort("\\B", right);
27
    cell->parameters["\\Y_WIDTH"] = result_width;
28
    cell->setPort("\\Y", wire);
29
    return wire;
30
31 }
```

Mit setPort werden die Ports der Zelle zugewiesen. Die Eingänge A,B werden auf left, right zugewiesen, der Ausgang auf das erstellte Wire. Die Helferfunktionen erstellen Objekte der Typen Cell und Wire:

```
RTLIL::Wire *RTLIL::Module::addWire(RTLIL::IdString name, const RTLIL::Wire *
      other)
2 {
    RTLIL::Wire *wire = addWire(name);
    wire->width = other->width;
    wire->start_offset = other->start_offset;
    wire->port_id = other->port_id;
    wire->port_input = other->port_input;
    wire->port_output = other->port_output;
    wire->upto = other->upto;
    wire->attributes = other->attributes;
10
    return wire;
11
12 }
13
14 RTLIL::Cell *RTLIL::Module::addCell(RTLIL::IdString name, RTLIL::IdString type)
15 {
16
    RTLIL::Cell *cell = new RTLIL::Cell;
17
    cell->name = name;
    cell->type = type;
19
    add(cell);
    return cell;
20
21 }
```

# 4.4 Prozessgenerator

Die gesamte Prozessstruktur sieht so aus:



Ein Objekt proc vom Typ RTLIL::Process wird bei Ausführung der Funktion ProcessGenerator() erstellt. Die Funktion wird ausgeführt, wenn die genRTLIL Funktion auf eine AST-Node des Typs AST\_ALWAYS oder AST\_INITIAL trifft:

```
// use ProcessGenerator for always blocks
    case AST_ALWAYS: {
3
        AstNode *always = this->clone();
4
        ProcessGenerator generator(always);
        ignoreThisSignalsInInitial.append(generator.outputSignals);
6
        delete always;
      } break;
   case AST_INITIAL: {
9
        AstNode *always = this->clone();
11
        ProcessGenerator generator(always, ignoreThisSignalsInInitial);
12
        delete always;
  } break;
```

Der Datentyp RTLIL::Process besitzt die Elemente aus der Grafik:

```
struct RTLIL::Process : public RTLIL::AttrObject

{
    RTLIL::IdString name;
    RTLIL::CaseRule root_case;
    std::vector<RTLIL::SyncRule*> syncs;

    *Process();

    template<typename T> void rewrite_sigspecs(T &functor);
    template<typename T> void rewrite_sigspecs2(T &functor);
    RTLIL::Process *clone() const;
};
```

Ein RTLIL::CaseRule Objekt für den hierarisch höchsten root\_case, sowie einen Vektorstapel syncs für Synchronisationsregeln mit dem Takt. Jedes RTLIL::CaseRule Objekt besitzt ein oder mehrere RTLIL::SwitchRule Objekte in einem Vektorstapel, einen Vektor actions für Zuweisungen (später detaillierter) sowie einen Vektor mit Signalen compare.

Die RTLIL::SyncRule Objekte enthalten die Zuweisungen, die getaktet erfolgen, in einem Vektorstapel actions:

```
struct RTLIL::SyncRule

{
    RTLIL::SyncType type;
    RTLIL::SigSpec signal;
    std::vector<RTLIL::SigSig> actions;

template<typename T> void rewrite_sigspecs(T &functor);
    template<typename T> void rewrite_sigspecs2(T &functor);
    RTLIL::SyncRule *clone() const;
};
```

Der Vektorstapel actions existiert auch in RTLIL::CaseRule.

Laut Yosys-Manual passiert zuerst folgendes: On startup the Process Generator generates a new RTLIL::Process object with an empty root case and initializes its state variables as described above. Then the RTLIL::SyncRule objects are created using the synchronization events from the AST\_ALWAYS node and the initial values of subst\_lvalue\_from and subst\_lvalue\_to. Then the AST for this process is evaluated recursively.

Dies deckt sich mit dem Quellcode:

```
1 RTLIL::CaseRule *current_case;
2 stackmap < RTLIL::SigBit, RTLIL::SigBit > subst_rvalue_map;
3 stackmap < RTLIL::SigBit, RTLIL::SigBit > subst_lvalue_map;
  Später:
1 // create syncs for the process
2 bool found_clocked_sync = false;
3 for (auto child : always->children)
    if (child->type == AST_POSEDGE || child->type == AST_NEGEDGE) {
     if (GetSize(child->children) == 1 &&
       child->children.at(0)->type ==
6
       AST_IDENTIFIER && child->children.at(0)->id2ast &&
       child->children.at(0)->id2ast->type == AST_WIRE &&
8
       child->children.at(0)->id2ast->get_bool_attribute("\\gclk"))
9
      continue:
10
    found_clocked_sync = true;
11
    if (found_global_syncs || found_anyedge_syncs)
12
13
     log_file_error(always->filename, always->linenum,
14
     "Found non-synthesizable event list!\n");
15
    RTLIL::SyncRule *syncrule = new RTLIL::SyncRule;
    syncrule->type = child->type == AST_POSEDGE ? RTLIL::STp : RTLIL::STn;
    syncrule->signal = child->children[0]->genRTLIL();
17
    if (GetSize(syncrule->signal) != 1)
18
    log_file_error(always->filename, always->linenum,
19
     "Found posedge negedge event on a signal that is not 1 bit wide!\n");
20
    addChunkActions(syncrule->actions, subst_lvalue_from,
21
    subst_lvalue_to,true);
23
    proc -> syncs.push_back(syncrule);
        }
```

Hier ist sichtbar, dass die Funktion addChunkActions hier zu dem Vectorstapel actions die Zuweisungen aus subst\_lvalue\_from und subst\_lvalue\_to hinzufügt:

```
void addChunkActions(std::vector<RTLIL::SigSig> &actions, RTLIL::SigSpec lvalue,
       RTLIL::SigSpec rvalue, bool inSyncRule = false)
    {
2
      if (inSyncRule && initSyncSignals.size() > 0) {
3
        init_lvalue.append(lvalue.extract(initSyncSignals));
4
        init_rvalue.append(lvalue.extract(initSyncSignals, &rvalue));
5
        lvalue.remove2(initSyncSignals, &rvalue);
6
7
      log_assert(lvalue.size() == rvalue.size());
8
      int offset = 0;
11
      for (auto &lvalue_c : lvalue.chunks()) {
        RTLIL::SigSpec lhs = lvalue_c;
12
        RTLIL::SigSpec rhs = rvalue.extract(offset, lvalue_c.width);
13
        if (inSyncRule && lvalue_c.wire && lvalue_c.wire->get_bool_attribute("\\
14
     nosync"))
          rhs = RTLIL::SigSpec(RTLIL::State::Sx, rhs.size());
15
        remove_unwanted_lvalue_bits(lhs, rhs);
16
        actions.push_back(RTLIL::SigSig(lhs, rhs));
17
        offset += lhs.size();
18
      }
19
```

Die Zuweisung besteht aus zwei Signalen SigSpec, die zu einer Signalverknüpfung SigSig werden, die auf den Stapel actions, der als Parameter übergeben wird, gelegt wird.

Ob der actions-Stapel aus der SyncRule oder aus der CaseRule stammt, hängt davon ab, ob die Zuweisung innerhalb eines Prozesses (getaktet oder Synchronisation mit Signal) oder außer-

halb stattfindet. Beispielhaft ist eine Zuweisung mit Inertialwerten, die ohne Synchronisation stattfindet:

```
// create initial assignments for the temporary signals
if ((flag_nolatches || always->get_bool_attribute("\\nolatches") ||
current_module->get_bool_attribute("\\nolatches")) && !found_clocked_sync) {
    subst_rvalue_map = subst_lvalue_from.to_sigbit_dict(RTLIL::SigSpec(RTLIL::State::Sx, GetSize(subst_lvalue_from)));
} else {
    addChunkActions(current_case->actions, subst_lvalue_to, subst_lvalue_from);
}
```

Wo wird der actions-Stapel weiterverarbeitet?

# 4.4.1 Datenstrukturen und Variablen

- 1. lvalue
  Bekommt Rückgabe der genRTLIL() Funktion zugewiesen. Rückgabetyp ist RTLIL::SigSpec
- 2. SigSpec Aus dem Manual: The RTLIL::SigSpec data type is used to represent signals. The RTLIL::Cell object contains one RTLIL::SigSpec for each cell port. In addition, connections between wires are represented using a pair of RTLIL::SigSpec objects. Such pairs are needed in different locations. Therefore the type name RTLIL::SigSig was defined for such a pair.

```
struct RTLIL::SigSpec
2 {
3 private:
   int width_;
    unsigned long hash_;
5
    std::vector<RTLIL::SigChunk> chunks_; // LSB at index 0
6
    std::vector<RTLIL::SigBit> bits_; // LSB at index 0
    void pack() const;
    void unpack() const;
10
11
    void updhash() const;
12
13
    inline bool packed() const {
      return bits_.empty();
14
15
16
17
    inline void inline_unpack() const {
18
      if (!chunks_.empty())
        unpack();
19
20
```

SigSpec besitzt remove Funktionen, um ein Muster zu löschen. Das Muster kann aus einzelnen Signal-Bits SigBit, Signalen SigSpecs, die generell Vektoren aus Sigbits sind und Mischungen bestehen.

...

```
void replace(const std::map<RTLIL::SigBit, RTLIL::SigBit> &rules, RTLIL::
8
      SigSpec *other) const;
9
    void replace(int offset, const RTLIL::SigSpec &with);
10
    void remove(const RTLIL::SigSpec &pattern);
12
13
    void remove(const RTLIL::SigSpec &pattern, RTLIL::SigSpec *other) const;
    void remove2(const RTLIL::SigSpec &pattern, RTLIL::SigSpec *other);
14
15
    void remove(const pool<RTLIL::SigBit> &pattern);
16
    void remove(const pool<RTLIL::SigBit> &pattern, RTLIL::SigSpec *other)
17
    void remove2(const pool<RTLIL::SigBit> &pattern, RTLIL::SigSpec *other);
18
    void remove2(const std::set<RTLIL::SigBit> &pattern, RTLIL::SigSpec *
```

3. SiqBit Ein einzelnes Bit eines Signals. Ist als Vektor in SiqSpec enthalten.

```
struct RTLIL::SigBit
2 {
    RTLIL::Wire *wire;
3
4
      RTLIL::State data; // used if wire == NULL
      int offset;  // used if wire != NULL
6
7
    };
8
    SigBit();
9
    SigBit(RTLIL::State bit);
10
    SigBit(bool bit);
11
    SigBit(RTLIL::Wire *wire);
12
    SigBit(RTLIL::Wire *wire, int offset);
13
    SigBit(const RTLIL::SigChunk &chunk);
14
    SigBit(const RTLIL::SigChunk &chunk, int index);
    SigBit(const RTLIL::SigSpec &sig);
16
    SigBit(const RTLIL::SigBit &sigbit);
17
    RTLIL::SigBit &operator =(const RTLIL::SigBit &other) = default;
18
19
    bool operator <(const RTLIL::SigBit &other) const;</pre>
20
    bool operator ==(const RTLIL::SigBit &other) const;
21
    bool operator !=(const RTLIL::SigBit &other) const;
22
    unsigned int hash() const;
23
```

Ein SigBit besteht aus einem *RTLIL::State* Objekt für die logischen Zustände 0,1,X,Z, don't care und dem internen Zustand marker.

```
namespace RTLIL
2 {
    enum State : unsigned char {
3
4
      SO = 0,
      S1 = 1,
5
      Sx = 2, // undefined value or conflict
6
      Sz = 3, // high-impedance / not-connected
      Sa = 4, // don't care (used only in cases)
      Sm = 5 // marker (used internally by some passes)
9
10
  };
```

4. RTLIL::SyncType

Synchronisationsarten, die bei der Auswertung von Signaländerungen in der Sensitivity-List eines Verilog *always*-Blocks relevant sind.

```
enum SyncType : unsigned char {
      STO = 0, // level sensitive: 0
2
      ST1 = 1, // level sensitive: 1
3
      STp = 2, // edge sensitive: posedge
      STn = 3, // edge sensitive: negedge
      STe = 4, // edge sensitive: both edges
6
      STa = 5, // always active
7
      STg = 6, // global clock
      STi = 7 // init
9
  };
10
```

5. RTLIL::SigChunk

```
1 struct RTLIL::SigChunk
2 {
    RTLIL::Wire *wire;
3
    std::vector<RTLIL::State> data; // only used if wire == NULL, LSB at
4
     index 0
    int width, offset;
5
6
    SigChunk();
7
    SigChunk(const RTLIL::Const &value);
9
    SigChunk(RTLIL::Wire *wire);
    SigChunk(RTLIL::Wire *wire, int offset, int width = 1);
10
    SigChunk(const std::string &str);
11
    SigChunk(int val, int width = 32);
12
    SigChunk(RTLIL::State bit, int width = 1);
13
14
    SigChunk(RTLIL::SigBit bit);
    SigChunk(const RTLIL::SigChunk &sigchunk);
15
    RTLIL::SigChunk & operator = (const RTLIL::SigChunk & other) = default;
16
17
18
    RTLIL::SigChunk extract(int offset, int length) const;
    inline int size() const { return width; }
19
20
    bool operator <(const RTLIL::SigChunk &other) const;</pre>
21
    bool operator ==(const RTLIL::SigChunk &other) const;
22
    bool operator !=(const RTLIL::SigChunk &other) const;
23
24 };
```

Ein Ausschnitt eines Signals mit bestimmter Länge width und offset.

6. compare Vektor in RTLIL::CaseRule In der CaseRule ist dieser Vektor enthalten. Vermutlich werden dort Signale für den Vergleich mit der RTLIL::SwitchRule gespeichert.

```
struct RTLIL::CaseRule : public RTLIL::AttrObject
{
   std::vector<RTLIL::SigSpec> compare;
```

In der RTLIL::SwitchRule ist ein Signal als RTLIL::SigSpec Objekt gespeichert:

```
struct RTLIL::SwitchRule : public RTLIL::AttrObject
{
    RTLIL::SigSpec signal;
```

7. Ersetzungsmuster in subst\_rvalue\_map und subst\_lvalue\_map.

```
// This map contains the replacement pattern to be used in the right hand side
```

```
// of an assignment. E.g. in the code "foo = bar; foo = func(foo);" the
     foo in the right
    // hand side of the 2nd assignment needs to be replace with the temporary
3
      signal holding
    // the value assigned in the first assignment. So when the first
4
     assignment is processed
    // the according information is appended to subst_rvalue_from and
     subst_rvalue_to.
    stackmap < RTLIL::SigBit, RTLIL::SigBit > subst_rvalue_map;
6
    // This map contains the replacement pattern to be used in the left hand
     side
    // of an assignment. E.g. in the code "always @(posedge clk) foo <= bar"
9
     the signal bar
    // should not be connected to the signal foo. Instead it must be
     connected to the temporary
    // signal that is used as input for the register that drives the signal
   stackmap <RTLIL::SigBit, RTLIL::SigBit > subst_lvalue_map;
12
```

Stackmaps (Yosys-Customs) sind ähnlich wie Maps in C++ mit der Erweiterung, dass Zustände gespeichert und wiederhergestellt werden können. Elemente können mit einem Schlüssel gespeichert werden und mit diesem Schlüssel wieder ausgelesen werden (vgl. Hashmap).

#### 8. current\_state

Ein konstantes Hashlib dict Objekt. Ein Dictionary ist ähnlich wie eine Hashmap. Es können jedoch nur Paare von gleichem Datentyp gespeichert werden. Ein Dictionary ist jedoch schneller und behält seine Ordnung.

# 9. current\_case

```
struct RTLIL::CaseRule : public RTLIL::AttrObject
    std::vector<RTLIL::SigSpec> compare;
    std::vector<RTLIL::SigSig> actions;
4
    std::vector<RTLIL::SwitchRule*> switches;
6
    ~CaseRule();
7
    void optimize();
8
9
    bool empty() const;
10
    template < typename T > void rewrite_sigspecs(T &functor);
12
    template < typename T > void rewrite_sigspecs2(T &functor);
    RTLIL::CaseRule *clone() const;
14
15 };
```

Laut Manual der aktuelle Case der gerade gefüllt wird. Actions sind Zuweisungen. Ein Case kann außerdem weitere Switches besitzen. Wenn die Methode ProcessGenerator() ausgeführt wird, wird der root-case der Anweisung zum current\_case.

# 10. SigSig

Verbindungen von zwei Signalen werden als Paar aus zwei SigSpec Signalen SigSig implementiert:

```
typedef std::pair<SigSpec, SigSpec> SigSig;
```

11. pool

Laut Manual:

Pool ist eine Container Datenstruktur und ersetzt std::unordered\_set.

# 4.4.2 Non-Blocking Assignments

Die Behandlung von Non-Blocking Assignments wird im Yosys Manual beschrieben. Hier werden die entsprechenden Einträge mit dem Quellcode aus der genRTLIL.cc Datei verglichen:

When an AST\_ASSIGN\_LE node is discovered, the following actions are performed by the ProcessGenerator:

1. The left-hand-side is evaluated using AST::AstNode::genRTLIL() and mapped to a temporary signal name using subst\_lvalue\_from and subst\_lvalue\_to.

```
case AST_ASSIGN_LE:

{
RTLIL::SigSpec unmapped_lvalue =
ast->children[0]->genRTLIL(), lvalue = unmapped_lvalue;
}
```

Das nullte Objekt auf dem children Stack einer ASSIGN Node ist die linke Seite einer Zuweisung. Nochmal zur Erinnerung: Der AstNode Struktur werden folgende Parameter übergeben:

```
AstNode::AstNode(AstNodeType type, AstNode *child1,
AstNode *child2, AstNode *child3)
```

Daraus wird der children-Stack befüllt:

```
if (child1)
children.push_back(child1);
if (child2)
children.push_back(child2);
if (child3)
children.push_back(child3);
```

Im Parser werden die Werte der linken und rechten Seite der Zuweisung wie folgt übergeben:

```
assign_expr:
lvalue '=' expr {
   ast_stack.back()->
   children.push_back(new AstNode(AST_ASSIGN, $1, $3));
};
```

Child1 bekommt den Wert von lyalue, Child2 den Wert von expr.

2. The right-hand-side is evaluated using AST::AstNode::genRTLIL(). For this call, the values of subst\_rvalue\_from and subst\_rvalue\_to are used to map blocking-assigned signals correctly.

```
1 RTLIL::SigSpec rvalue =
2 ast->children[1]->genWidthRTLIL(lvalue.size(),
3 &subst_rvalue_map.stdmap());
```

Da eine Zuweisung nur möglich ist, wenn der Ausdruck auf der rechten Seite die gleiche Wortbreite wie der Ausdruck auf der linken Seite hat, wird hier ein Wrapper der RTLIL Funktion verwendet, der mit einem Parameter für die Breite (Width) Rücksicht darauf nimmt. Als Parameter wird lvalue.size(), also die Breite der linken Seite übergeben.

Die Funktion gen WidthRTLIL():

```
RTLIL::SigSpec AstNode::genWidthRTLIL(int width, const dict<RTLIL::SigBit,
      RTLIL::SigBit> *new_subst_ptr)
2 {
    const dict<RTLIL::SigBit, RTLIL::SigBit> *backup_subst_ptr =
      genRTLIL_subst_ptr;
4
5
    if (new_subst_ptr)
      genRTLIL_subst_ptr = new_subst_ptr;
6
    bool sign_hint = true;
8
    int width_hint = width;
9
    detectSignWidthWorker(width_hint, sign_hint);
10
11
    RTLIL::SigSpec sig = genRTLIL(width_hint, sign_hint);
12
    genRTLIL_subst_ptr = backup_subst_ptr;
13
14
    if (width >= 0)
15
16
      sig.extend_u0(width, is_signed);
17
18
    return sig;
19 }
```

Dem Pointer \*new\_subst\_ptr wird bei Ausführung der Methode die Adresse der Rückgabe von &subst\_rvalue\_map.stdmap() übergeben. Die Methode stdmap() gibt ein Objekt des Typs stackmap zurück:

```
stackmap<RTLIL::SigBit, RTLIL::SigBit> subst_rvalue_map;
```

Stackmap ist ein eigener Datentyp, der wie eine map funktioniert wobei zusätzlich der aktuelle Zustand gespeichert und wiederhergestellt werden kann.

Die Adresse dieser Stackmap wird dem Pointer übergeben. genRTLIL\_subst\_ptr bekommt dann einen Pointer auf diese Adresse.

3. Remove all assignments to the same left-hand-side as this assignment from the current\_case and all cases within it.

Alle vorherigen Zuweisungen werden bei einem Non-Blocking Assignment überschrieben.

```
removeSignalFromCaseTree(lvalue, current_case);
```

Die Funktion removeSignalFromCaseTree() löscht alle Zuweisungen in einem root-case und seinen Ableitungen. Beispiel: a = 23; if (b) a = 42; a = 0; Die ersten beiden Zuweisungen werden überschrieben. Die dritte Zuweisung wird ausgeführt. Quellcode der Funktion:

Der Vektorstapel actions wird durchiteriert. Die RTLIL::SigSig Objekte sind C++ std::pair Objekte mit den beiden verknüpften Signalen als Paar. Hier wird also mit first auf das erste Paarobjekt zugegriffen und darauf die RTLIL::SigSpec remove2() Funktion angewendet.

Die Funktion remove2():

```
void RTLIL::SigSpec::remove2(const RTLIL::SigSpec &pattern, RTLIL::SigSpec
      *other)
2 {
    if (other)
3
      cover("kernel.rtlil.sigspec.remove_other");
4
      cover("kernel.rtlil.sigspec.remove");
6
    unpack();
    if (other != NULL) {
9
      log_assert(width_ == other->width_);
10
      other -> unpack();
12
13
    for (int i = GetSize(bits_) - 1; i >= 0; i--)
14
      if (bits_[i].wire == NULL) continue;
16
17
      for (auto &pattern_chunk : pattern.chunks())
18
        if (bits_[i].wire == pattern_chunk.wire &&
19
           bits_[i].offset >= pattern_chunk.offset &&
20
           bits_[i].offset < pattern_chunk.offset + pattern_chunk.width) {</pre>
21
           bits_.erase(bits_.begin() + i);
22
           width_--;
23
           if (other != NULL) {
24
25
             other->bits_.erase(other->bits_.begin() + i);
26
             other->width_--;
          }
27
28
           break;
        }
29
    }
30
31
    check();
32
33 }
```

Die Funktion unpack() erstellt einen Bitvektor aus dem aktuellen SigSpec Objekt:

```
void RTLIL::SigSpec::unpack() const
2 {
    RTLIL::SigSpec *that = (RTLIL::SigSpec*)this;
3
    if (that->chunks_.empty())
5
      return;
6
    cover("kernel.rtlil.sigspec.convert.unpack");
    log_assert(that->bits_.empty());
9
10
    that -> bits_.reserve(that -> width_);
11
    for (auto &c : that->chunks_)
12
      for (int i = 0; i < c.width; i++)</pre>
13
        that->bits_.push_back(RTLIL::SigBit(c, i));
14
15
16
    that -> chunks_.clear();
17
    that -> hash_ = 0;
18 }
```

Iteriert durch chunks\_ Stapel. Wenn der Stapel leer ist, wird nichts zurück gegeben. Ansonsten werden die RTLIL::SigChunk Objekte, die auf dem Stapel liegen, auf die Länge ihrer Wortbreite iteriert, und auf einen Stapel bits\_ des aktuellen RTLIL::SigSpec Objekts gelegt.

Danach wird der Bitvektor durchiteriert. Die Objekte, die auf dem Vektorstapel liegen, sind vom Typ RTLIL::SigBit. Einzelne Bits eines Signals können einem Verilog Wire zugewiesen werden. Daher besitzt ein RTLIL::SigBit Objekt die Möglichkeit, es mit einem Wire zu initialisieren.

Beim Löschen der vorherigen Zuweisungen wird verglichen, ob Wert, Offset und Offset + Wortbreite identisch mit einem Pattern sind, das im Methodenkopf der remove Funktion übergeben wird. Mit \_chunk wird auf Das Pattern, das übergeben wird, ist *lvalue*, also das Signal der linken Zuweisungsseite, dessen ältere Zuweisungen gelöscht werden sollen. Sofern dies zutrifft, werden mit der *erase()* Funktion des *bits\_*-Stapels

# Zusammenfassung:

- (a) Zuweisungsstapel des aktuellen Falls actions durchiterieren
- (b) Auf Objekte des Stapels zugreifen (RTLIL::SigSig Objekte)
- (c) Zweiter Stapel bits\_ enthält die Bits des Signals von first, also der linken Seite.
- (d) Mit Pattern, hier lvalue, vergleichen
- (e) Wenn Pattern-Inhalt gleich bits\_ von linker Zuweisungsseite der Stapelobjekte, dann Löschen der relevanten Bits und Wortlänge verkürzen.

Also: Zuweisungen mit gleichem first Objekt wie lvalue löschen durch vergleichen der actions Stapel Objekte mit lvalue!

4. Add the new assignment to the current\_case.

```
1 current_case->actions.push_back(RTLIL::SigSig(lvalue, rvalue));
```

Die *RTLIL::SigSpec* Objekte der Zuweisung werden zu *RTLIL::SigSig* verknüpft und auf den Stapel actions von current\_case gelegt.

## 4.4.3 Blocking-Assignments

When an AST\_ASSIGN\_EQ node is discovered, the following actions are performed by the ProcessGenerator:

1. Perform all the steps that would be performed for a nonblocking assignment (see above).

```
case AST_ASSIGN_EQ:
case AST_ASSIGN_LE:
```

Da kein break; Abbruch der case-Bedingung erfolgt, geht das Programm in den nachfolgenden Case-Fall, der das Non-Blocking-Assignment behandelt.

- 2. Remove the found left-hand-side (before lvalue mapping) from subst\_rvalue\_from and also remove the respective bits from subst\_rvalue\_to.
- 3. Append the found left-hand-side (before lvalue mapping) to subst\_rvalue\_from and append the found right-hand-side to subst\_rvalue\_to.

In dem AST\_ASSIGN\_LE Case ist eine if-Bedingung für die Behandlung des Blocking Assignments.

```
if (ast->type == AST_ASSIGN_EQ) {
    for (int i = 0; i < GetSize(unmapped_lvalue); i++)
        subst_rvalue_map.set(unmapped_lvalue[i], rvalue[i]);
}</pre>
```

Bevor temporäre Signale gelöscht werden, wie es bei einem Non-Blocking Assignment der Fall ist, werden diese zwischengespeichert.

# 4.4.4 Cases und if-Anweisungen

When an AST\_CASE node is discovered, the following actions are performed by the ProcessGenerator:

- 1. The values of subst\_rvalue\_from, subst\_rvalue\_to, subst\_lvalue\_from and subst\_lvalue\_to are pushed to the stack.
- 2. A new RTLIL::SwitchRule object is generated, the selection expression is evaluated using AST::AstNode::genRTLIL() (with the use of subst\_rvalue\_from and subst\_rvalue\_to) and added to the RTLIL::SwitchRule object and the object is added to the current\_case.

```
case AST_CASE:
{
    RTLIL::SwitchRule *sw = new RTLIL::SwitchRule;
    sw->attributes["\\src"] = stringf("%s:%d", ast->filename.c_str(),
    ast->linenum);
    sw->signal = ast->children[0]->genWidthRTLIL(-1, &subst_rvalue_map.
    stdmap());
    current_case->switches.push_back(sw);
```

Ein SwitchRule Objekt sw wird erstellt. Die SwitchRule Struktur sieht so aus:

```
struct RTLIL::SwitchRule : public RTLIL::AttrObject
1
2 {
    RTLIL::SigSpec signal;
3
    std::vector<RTLIL::CaseRule*> cases;
4
    ~SwitchRule();
6
    bool empty() const;
8
    template < typename T > void rewrite_sigspecs(T &functor);
10
    template < typename T > void rewrite_sigspecs2(T &functor);
11
    RTLIL::SwitchRule *clone() const;
12
13 };
14
```

Die SwitchRule Struktur besitzt also ein Signal und einen Vektor (Stapel) cases. Das Signal bekommt den RTLIL Code von subst\_rvalue\_map.stdmap(), die Ersetzung für Blocking-Assignments.

3. All lvalues assigned to within the AST\_CASE node using blocking assignments are collected and saved in the local variable this\_case\_eq\_lvalue.

```
RTLIL::SigSpec this_case_eq_lvalue;
collect_lvalues(this_case_eq_lvalue, ast, true, false);
```

Erinnerung: AST\_ASSIGN\_EQ sind AstNodes für Blocking-Assignments. Der Funktion collect\_lvalues hat Parameter für Blocking- und Non-Blocking Assignments:

```
void collect_lvalues(RTLIL::SigSpec &reg, AstNode *ast, bool type_eq, bool
type_le, bool run_sort_and_unify = true)
```

Über den Boolean type\_eq kann also übergeben werden, dass nur lvalues von Blocking-Assignments gesammelt werden sollen.

4. New temporary signals are generated for all signals in this\_case\_eq\_lvalue and stored in this\_case\_eq\_ltemp.

```
1 RTLIL::SigSpec this_case_eq_ltemp = new_temp_signal(this_case_eq_lvalue);
```

5. The signals in this\_case\_eq\_lvalue are mapped using subst\_rvalue\_from and subst\_rvalue\_to and the resulting set of signals is stored in this\_case\_eq\_rvalue.

```
RTLIL::SigSpec this_case_eq_rvalue = this_case_eq_lvalue;
this_case_eq_rvalue.replace(subst_rvalue_map.stdmap());
```

Then the following steps are performed for each AST\_COND node within the AST\_CASE node:

- 1. Set subst\_rvalue\_from, subst\_rvalue\_to, subst\_lvalue\_from and subst\_lvalue\_to to the values that have been pushed to the stack.
- 2. Remove this\_case\_eq\_lvalue from subst\_lvalue\_from subst\_lvalue\_to.
- 3. Append this\_case\_eq\_lvalue to subst\_lvalue\_from and append this\_case\_eq\_ltemp to subst\_lvalue\_to.

```
for (int i = 0; i < GetSize(this_case_eq_lvalue); i++)
subst_lvalue_map.set(this_case_eq_lvalue[i], this_case_eq_ltemp[i]);</pre>
```

- 4. Push the value of current\_case.
- 5. Create a new RTLIL::CaseRule. Set current\_case to the new object and add the new object to the RTLIL::SwitchRule created above.

```
current_case = new RTLIL::CaseRule;

if (default_case != current_case)
sw->cases.push_back(current_case);
```

6. Add an assignment from this\_case\_eq\_rvalue to this\_case\_eq\_ltemp to the new current\_case.

```
addChunkActions(current_case->actions, this_case_eq_ltemp,
this_case_eq_rvalue);
```

7. Evaluate the compare value for this case using AST::AstNode::genRTLIL() (with the use of subst\_rvalue\_from and subst\_rvalue\_to) modify the new current\_case accordingly.

```
current_case->compare.push_back(node->genWidthRTLIL(sw->signal.size(), &
    subst_rvalue_map.stdmap()));
```

8. Recursion into the children of the AST\_COND node.

```
for (auto child : ast->children)
{
```

Oben genannte Aufgaben stehen in einem range-based for-loop (Iteration über children Vektor).

- 9. Restore current\_case by popping the old value from the stack. Finally the following steps are performed:
- 10. The values of subst\_rvalue\_from, subst\_rvalue\_to, subst\_lvalue\_from and subst\_lvalue\_to are popped from the stack.

```
subst_lvalue_map.restore();
subst_rvalue_map.restore();
```

- 11. The signals from this\_case\_eq\_lvalue are removed from the subst\_rvalue\_from/subst\_rvalue\_to-pair.
- 12. The value of this\_case\_eq\_lvalue is appended to subst\_rvalue\_from and the value of this\_case\_eq\_ltemp is appended to subst\_rvalue\_to.

```
for (int i = 0; i < GetSize(this_case_eq_lvalue); i++)
subst_rvalue_map.set(this_case_eq_lvalue[i], this_case_eq_ltemp[i]);</pre>
```

- 13. Map the signals in this\_case\_eq\_lvalue using subst\_lvalue\_from/subst\_lvalue\_to.
- 14. Remove all assignments to signals in this\_case\_eq\_lvalue in current\_case and all cases within it.
- 15. Add an assignment from this\_case\_eq\_ltemp to this\_case\_eq\_lvalue to current\_case.

```
addChunkActions(current_case->actions, this_case_eq_lvalue,
this_case_eq_ltemp);
```

#### 4.4.5 Proc Pass

Die genannten Prozesse sind in dieser Form noch nicht synthetisierbar. Prozesse werden in erster Linie von einem Behavioural Model in AST Ebene in ein Behavioural Model in RTLIL Ebene überführt. Das Prozesstiming erfolgt in der Realität beispielsweise mit Flipflops, die entsprechend eingesetzt werden müssen. Hierfür sind weitere Passes, also globale Aktionen, die auf das Design angewendet werden, erforderlich.

Diese werden in proc.cc aufgerufen:

```
Pass::call(design, "proc_clean");

if (!ifxmode)

Pass::call(design, "proc_rmdead");

Pass::call(design, "proc_init");

if (global_arst.empty())

Pass::call(design, "proc_arst");

else

Pass::call(design, "proc_arst -global_arst " + global_arst);

Pass::call(design, ifxmode ? "proc_mux -ifx" : "proc_mux");

Pass::call(design, "proc_dlatch");

Pass::call(design, "proc_dff");

Pass::call(design, "proc_clean");
```

Aus dem Manual zu den einzelnen Passes:

1. proc\_clean and proc\_rmdead

These two passes just clean up the RTLIL::Process structure. The proc\_clean pass removes empty parts (eg. empty assignments) from the process and proc\_rmdead detects and removes unreachable branches from the process's decision trees.

```
void proc_clean(RTLIL::Module *mod, RTLIL::Process *proc, int &total_count)
2 {
    int count = 0;
3
    bool did_something = true;
4
    for (size_t i = 0; i < proc->syncs.size(); i++) {
5
      for (size_t j = 0; j < proc->syncs[i]->actions.size(); j++)
        if (proc->syncs[i]->actions[j].first.size() == 0)
          proc->syncs[i]->actions.erase(proc->syncs[i]->actions.begin() + (j
      --));
      if (proc->syncs[i]->actions.size() == 0) {
9
        delete proc->syncs[i];
10
        proc->syncs.erase(proc->syncs.begin() + (i--));
11
12
    }
13
    while (did_something) {
14
15
      did_something = false;
16
      proc_clean_case(&proc->root_case, did_something, count, -1);
17
    if (count > 0)
18
19
      log("Found and cleaned up %d empty switch%s in '%s.%s'.\n", count,
      count == 1 ? "" : "es", mod->name.c_str(), proc->name.c_str());
20
    total count += count:
21 }
```

Der Stapel syncs wird von dem Prozessgenerator bei einer erkannten Synchronisation gefüllt:

```
1 addChunkActions(syncrule->actions, subst_lvalue_from, subst_lvalue_to, true
    );
2 proc->syncs.push_back(syncrule);
```

Auf den Stapel wird ein Objekt syncrule gelegt. Eine syncrule hat einen weiteren Vektorstapel actions. Die Funktion addChunkActions ermöglicht das Aufsplitten von Zuweisungen in Teile chunks, um natürlich große Multiplexer zu generieren.

Die proc\_clean Funktion iteriert beide Vektoren syncs und actions. Jedes Objekt auf dem Vektor syncs hat einen Vektor actions mit Zuweisungen für jede Synchronisation. Daher werden mit einer verschachtelten for-schleife die action-Vektoren der RTLIL:SyncRule Objekte iteriert und, falls leere Zuweisung, das aktuelle Objekt (an Stelle actions.begin()+j) gelöscht. Zusätzlich wird für jedes RTLIL::SyncRule Objekt geprüft, ob der zugehörige actions-Vektor komplett leer ist (size()==0). Dann ist die Synchronisierung überflüssig und wird entfernt.

Der *proc\_rmdead* Pass: Dieser Pass löscht unerreichbare Äste aus Entscheidungsbäumen. Hier müssen also if- und case-Anweisungen untersucht werden.

```
void proc_rmdead(RTLIL::SwitchRule *sw, int &counter, int &
     full_case_counter)
2 {
   BitPatternPool pool(sw->signal);
3
4
   for (size_t i = 0; i < sw->cases.size(); i++)
5
   {
6
     bool is_default = GetSize(sw->cases[i]->compare) == 0 && (!pool.empty()
      || GetSize(sw->signal) == 0);
8
     for (size_t j = 0; j < sw->cases[i]->compare.size(); j++) {
9
       RTLIL::SigSpec sig = sw->cases[i]->compare[j];
```

```
if (!sig.is_fully_const())
11
          continue;
12
        if (!pool.take(sig))
13
           sw->cases[i]->compare.erase(sw->cases[i]->compare.begin() + (j--));
14
15
16
17
      if (!is_default) {
18
        if (sw->cases[i]->compare.size() == 0) {
19
          delete sw->cases[i];
           sw->cases.erase(sw->cases.begin() + (i--));
20
           counter++:
21
           continue;
22
23
        // if (pool.empty())
24
        // sw->cases[i]->compare.clear();
25
26
27
28
      for (auto switch_it : sw->cases[i]->switches)
        proc_rmdead(switch_it, counter, full_case_counter);
29
30
31
      if (is_default)
        pool.take_all();
32
33
34
    if (pool.empty() && !sw->get_bool_attribute("\\full_case")) {
35
36
      sw->set_bool_attribute("\\full_case");
37
      full_case_counter++;
    }
38
39 }
```

Der Vektor cases jedes RTLIL::SwitchRule Objekts wird iteriert. bool is\_default ist true, wenn der Vektor compare leer ist, der BitPatternPool mit den Signalen des SwitchRule Objekts nicht leer ist, oder der Vektor mit Signalen leer ist size\_t ist ein unsigned Datentyp, der nie kleiner als 0 werden kann. Daher wird er für die Indexierung von Arrays genutzt. Hier wird über den Vektor compare iteriert.

In compare werden Signale gespeichert, die mit dem Signal in der RTLIL::SwitchRule verglichen werden sollen.

Auffällig ist, dass das Löschen hier genau so funktioniert wie vorher. Wenn in dem Vektor compare an der auf der Stelle liegendem Signal ein Wert liegt (Funktion  $is\_fully\_const()$  gibt false zurück, negiert zu true, wird das Objekt übersprungen.

Ausschnitt der Funktion:

```
bool RTLIL::SigSpec::is_fully_const() const
{
    cover("kernel.rtlil.sigspec.is_fully_const");

pack();
    pack();
    for (auto it = chunks_.begin(); it != chunks_.end(); it++)
        if (it->width > 0 && it->wire != NULL)
        return false;
    return true;
}
```

Ansonsten wird, wenn take() true zurückgibt, das entsprechende Objekt aus dem compare Vektor gelöscht.

Bei dem Fall, dass der Vektor compare komplett leer ist (compare.size() == 0), kann das ganze RTLIL::CaseRule Objekt gelöscht werden. Hier muss jedoch vorher überprüft

werden, ob der Fall nicht der default-Case ist; Ein Verilog case-Statement hat folgende Struktur:

Hier ist sichtbar, dass der default-Fall kein *case\_item* (in Yosys vgl. RTLIL::CaseRule) für den Vergleich hat, sondern ein Ausweichen bei nicht-Zutreffen der anderen Fälle ermöglicht. Ein leerer *compare*-Vektor bedeutet bei dem *default*-Case also nicht, dass der Ast ungenutzt ist, sondern ist eine Folgerung aus dem Verilog-Syntax.

Zusammenfassung: Wenn ein Signal zum Vergleich für eine Case-Bedingung mit seinem Switch leer ist, kann es aus der entsprechendem Vektor für die Vergleiche *compare* gelöscht werden.

Ist der gesamte Vektor mit Vergleichssignalen leer, so ist der Fall nicht mehr erreichbar, da er nicht mehr eintreten kann. Dann wird er gelöscht, wenn es sich nicht um den Verilog default-Case handelt.

### $2. proc\_arst$

This pass detects processes that describe d-type flip-flops with asynchronous resets and rewrites the process to better reflect what they are modelling: Before this pass, an asynchronous reset has two edge-sensitive sync rules and one top-level RTLIL::SwitchRule for the reset path. After this pass the sync rule for the reset is level-sensitive and the top-level RTLIL::SwitchRule has been removed.

Der Prozess-Generator in genRTLIL.cc generiert Zuweisungsereignisse für fallende und steigende Flanken, die in einem Vektor syncs als SyncRule Objekte gespeichert werden. Bei einem asynchronen Reset wird bei aktivem Reset das Ausgangssignal Q auf 0 zugewiesen.

```
void proc_arst(RTLIL::Module *mod, RTLIL::Process *proc, SigMap &assign_map
2 {
3 restart_proc_arst:
    if (proc->root_case.switches.size() != 1)
4
5
      return;
6
    RTLIL::SigSpec root_sig = proc->root_case.switches[0]->signal;
7
8
    for (auto &sync : proc->syncs) {
9
      if (sync->type == RTLIL::SyncType::STp || sync->type == RTLIL::SyncType
10
     ::STn) {
        bool polarity = sync->type == RTLIL::SyncType::STp;
        if (check_signal(mod, root_sig, sync->signal, polarity)) {
          if (proc->syncs.size() == 1) {
13
            log("Found VHDL-style edge-trigger %s in '%s.%s'.\n", log_signal(
14
     sync->signal), mod->name.c_str(), proc->name.c_str());
          } else {
            log("Found async reset %s in '%s.%s'.\n", log_signal(sync->signal
16
     ), mod->name.c_str(), proc->name.c_str());
```

```
sync->type = sync->type == RTLIL::SyncType::STp ? RTLIL::SyncType
17
      ::ST1 : RTLIL::SyncType::ST0;
18
           for (auto &action : sync->actions) {
19
             RTLIL::SigSpec rspec = action.second;
20
             RTLIL::SigSpec rval = RTLIL::SigSpec(RTLIL::State::Sm, rspec.size
21
      ());
             for (int i = 0; i < GetSize(rspec); i++)</pre>
22
               if (rspec[i].wire == NULL)
23
                 rval[i] = rspec[i];
24
             RTLIL::SigSpec last_rval;
25
             for (int count = 0; rval != last_rval; count++) {
26
               last_rval = rval;
27
               apply_const(mod, rspec, rval, &proc->root_case, root_sig,
28
      polarity, false);
               assign_map.apply(rval);
30
               if (rval.is_fully_const())
31
                 break;
               if (count > 100)
32
                 log_error("Async reset %s yields endless loop at value %s for
33
       signal %s.\n",
                     log_signal(sync->signal), log_signal(rval), log_signal(
34
      action.first));
               rspec = rval;
35
36
37
             if (rval.has_marked_bits())
               log_error("Async reset %s yields non-constant value %s for
                   log_signal(sync->signal), log_signal(rval), log_signal(
      action.first));
             action.second = rval;
40
41
          eliminate_const(mod, &proc->root_case, root_sig, polarity);
42
43
           goto restart_proc_arst;
44
45
      }
46
    }
47 }
```

Die Funktion wird so aufgerufen:

```
for (auto mod : design->modules())

if (design->selected(mod)) {

SigMap assign_map(mod);

for (auto &proc_it : mod->processes) {

if (!design->selected(mod, proc_it.second))

continue;

proc_arst(mod, proc_it.second, assign_map);
```

Es wird durch alle Module des Designs iteriert. Für jedes Modul wird eine SigMap assign\_map() erstellt. Zu SigMap im Manual:

```
9 module -> connect(a, b);
10 log("%d\n", a == b); // will print 0 155
11 SigMap sigmap(module);
12 log("%d\n", sigmap(a) == sigmap(b)); // will print 1
```

Anschließend wird durch die Prozesse der Module iteriert und die Funktion  $proc\_arst()$  auf das jeweils aktuelle Modul, das second Objekt des Paars  $proc\_it$  (Prozess) und auf die Zuweisungen in der  $assign\_map$  angewendet.

## $3. proc_mux$

This pass converts the RTLIL::CaseRule/RTLIL::SwitchRule-tree to a tree of multiplexers per written signal. After this, the RTLIL::Process structure only contains the RT-LIL::SyncRules that describe the output registers.

Jedes zu schreibende Signal wird mit Multiplexern ausgedrückt. Dies ist sinnvoll, da am Multiplexer für ein Signalbit alle möglichen Signalquellen als Optionen für eine Zuweisung am Eingang anliegen können und über eine Switchbedingung als Steuerung auf den Ausgang geschaltet werden können.

```
void proc_mux(RTLIL::Module *mod, RTLIL::Process *proc, bool ifxmode)
2 {
    log("Creating decoders for process '%s.%s'.\n", mod->name.c_str(), proc->
3
     name.c_str());
4
    SigSnippets sigsnip;
5
    sigsnip.insert(&proc->root_case);
6
    SnippetSwCache swcache;
8
    swcache.snippets = &sigsnip;
    swcache.insert(&proc->root_case);
10
12
    dict<RTLIL::SwitchRule*, bool, hash_ptr_ops> swpara;
13
    int cnt = 0;
14
    for (int idx : sigsnip.snippets)
15
16
    ₹
      swcache.current_snippet = idx;
17
      RTLIL::SigSpec sig = sigsnip.sigidx[idx];
18
19
      log("%6d/%d: %s\n", ++cnt, GetSize(sigsnip.snippets), log_signal(sig));
20
21
      RTLIL::SigSpec value = signal_to_mux_tree(mod, swcache, swpara, &proc->
22
     root_case, sig, RTLIL::SigSpec(RTLIL::State::Sx, sig.size()), ifxmode);
      mod->connect(RTLIL::SigSig(sig, value));
23
    }
24
25 }
```

Die Hauptfunktion proc\_mux.

Ein Objekt sigsnip des Datentyps SigSnippets wird erstellt. Die insert Funktion von SigSnippets wird auf das CaseRule Objekt des root\_case, also der obersten Ebene im Prozess angewendet:

```
void insert(const RTLIL::CaseRule *cs)
{
    for (auto &action : cs->actions)
    insert(action.first);
```

```
for (auto sw : cs->switches)
for (auto cs2 : sw->cases)
insert(cs2);
}
```

Aus dem Zuweisungsvektor actions werden die l<br/>value Objekte eingefügt. Zusätzlich wird die Funktion rekursiv auf die weiteren Case<br/>Rule Objekte aufgerufen, wo wiederum wieder die Zuweisungsvektoren durchiteriert werden und die l<br/>value Objekte eingefügt werden. Die Speicherung ist

#### $4. proc_dff$

This pass replaces the RTLIL::SyncRules to d-type flip-flops (with asynchronous resets if necessary).

```
void proc_dff(RTLIL::Module *mod, RTLIL::Process *proc, ConstEval &ce)
  {
2
    while (1)
3
    {
4
      RTLIL::SigSpec sig = find_any_lvalue(proc);
5
      bool free_sync_level = false;
6
      if (sig.size() == 0)
        break;
9
10
      log("Creating register for signal '%s.%s' using process '%s.%s'.\n",
          mod->name.c_str(), log_signal(sig), mod->name.c_str(), proc->name.
12
      c_str());
      RTLIL::SigSpec insig = RTLIL::SigSpec(RTLIL::State::Sz, sig.size());
14
      RTLIL::SigSpec rstval = RTLIL::SigSpec(RTLIL::State::Sz, sig.size());
15
      RTLIL::SyncRule *sync_level = NULL;
16
17
      RTLIL::SyncRule *sync_edge = NULL;
18
      RTLIL::SyncRule *sync_always = NULL;
      bool global_clock = false;
```

Mit find\_any\_lvalue(proc) wird eine (zufällige) linke Zuweisungsseite aus dem Prozess gesucht und in einem RTLIL::SigSpec Signalobjekt sig gespeichert. Durch die andauernde Wiederholung in einer while(1)-Schleife wird wahrscheinlich erzielt, dass alle Zuweisungen eines Prozesses bearbeitet werden.

Anschließend werden zwei Signale mit der Wortbreite des gefundenen lvalue und SyncRule Objekte für alle möglichen Synchronisierungsarten erstellt.

Anschließend wird die Synchronisierungsart bestimmt und das vorher erstellte, passende SyncRule Objekt mit der Synchronisation aus dem Prozess belegt:

```
std::map<RTLIL::SigSpec, std::set<RTLIL::SyncRule*>> many_async_rules;
2
      for (auto sync : proc->syncs)
3
      for (auto &action : sync->actions)
4
        if (action.first.extract(sig).size() == 0)
6
          continue;
        if (sync->type == RTLIL::SyncType::STO || sync->type == RTLIL::
9
     SyncType::ST1) {
          if (sync_level != NULL && sync_level != sync) {
10
            // log_error("Multiple level sensitive events found for this
      signal!\n");
```

```
many_async_rules[rstval].insert(sync_level);
            rstval = RTLIL::SigSpec(RTLIL::State::Sz, sig.size());
          }
14
          rstval = RTLIL::SigSpec(RTLIL::State::Sz, sig.size());
          sig.replace(action.first, action.second, &rstval);
16
          sync_level = sync;
17
        }
19
        else if (sync->type == RTLIL::SyncType::STp || sync->type == RTLIL::
     SyncType::STn) {
          if (sync_edge != NULL && sync_edge != sync)
20
            log_error("Multiple edge sensitive events found for this signal!\
21
     n");
          sig.replace(action.first, action.second, &insig);
22
23
          sync_edge = sync;
24
25
        else if (sync->type == RTLIL::SyncType::STa) {
          if (sync_always != NULL && sync_always != sync)
27
            log_error("Multiple always events found for this signal!\n");
          sig.replace(action.first, action.second, &insig);
28
29
          sync_always = sync;
30
        else if (sync->type == RTLIL::SyncType::STg) {
31
          sig.replace(action.first, action.second, &insig);
          global_clock = true;
33
34
35
          log_error("Event with any-edge sensitivity found for this signal!\n
        }
```

Die Synchronisierungsart wird bestimmt, indem

```
sync->type
```

aus dem syncs Vektor des Prozesses mit den Standard RTLIL::SyncType Objekten ST0, ST1 (Level-Sensitiv 0 und 1), STp, STn (Edge-Sensitiv für positive und negative Signalflanke), STa (always-Sensitiv bei  $@^*$  in der Sensitivity-List) und STg (global Clock) verglichen wird.

Bei einer leeren Sensitivity-List im *always*-Block verhält sich der Prozess wie eine sich unendlich-wiederholende Schleife. Wenn also keiner der genannten Fälle für die Synchronisierungsart zutrifft, wird keine Synchronisierungsart im D-Flipflop Generator festgelegt und ein Error geloggt.

Bei der Level-Sensitivität ist auffällig, dass hier der Fall eintreten kann, dass mehrere Synchronisationen auf unterschiedliche Level für ein Signal auftreten können (Asynchronität). In dem Fall wird in die Map many\_async\_rules die vorherige Synchronisation eingetragen.

Anschließend muss die abgearbeitete Zuweisung aus dem actions Vektor gelöscht werden:

```
action.first.remove2(sig, &action.second);
```

Für den Fall, dass mehrere levelsensitive Synchronisationen vorliegen:

```
if (many_async_rules.size() > 0)

{
    many_async_rules[rstval].insert(sync_level);

if (many_async_rules.size() == 1)

{
    sync_level = new RTLIL::SyncRule;
    sync_level->type = RTLIL::SyncType::ST1;
```

```
sync_level->signal = mod->addWire(NEW_ID);
8
           sync_level->actions.push_back(RTLIL::SigSig(sig, rstval));
9
          free_sync_level = true;
11
          RTLIL::SigSpec inputs, compare;
          for (auto &it : many_async_rules[rstval]) {
13
14
             inputs.append(it->signal);
             compare.append(it->type == RTLIL::SyncType::STO ? RTLIL::State::
      S1 : RTLIL::State::S0);
16
          log_assert(inputs.size() == compare.size());
17
18
          RTLIL::Cell *cell = mod->addCell(NEW_ID, "$ne");
19
          cell->parameters["\\A_SIGNED"] = RTLIL::Const(false, 1);
20
          cell->parameters["\\B_SIGNED"] = RTLIL::Const(false, 1);
21
22
          cell->parameters["\\A_WIDTH"] = RTLIL::Const(inputs.size());
          cell->parameters["\\B_WIDTH"] = RTLIL::Const(inputs.size());
23
          cell->parameters["\\Y_WIDTH"] = RTLIL::Const(1);
24
          cell->setPort("\\A", inputs);
25
          cell->setPort("\\B", compare);
26
27
          cell->setPort("\\Y", sync_level->signal);
28
          many_async_rules.clear();
29
        }
30
31
        else
32
        {
          rstval = RTLIL::SigSpec(RTLIL::State::Sz, sig.size());
33
          sync_level = NULL;
34
35
        }
36
```

Der Fall, dass  $many\_async\_rules$  nur ein Objekt beinhält, bedeutet, dass zwei Synchronisationen stattfinden. Dann kann eine RTLIL::Cell für das Flipflop erstellt werden. Zu Beginn wird ein neues Signalobjekt  $sig\_q$  erstellt.

```
SigSpec sig_q = sig;
ce.assign_map.apply(insig);
ce.assign_map.apply(rstval);
ce.assign_map.apply(sig);

if (rstval == sig) {
    rstval = RTLIL::SigSpec(RTLIL::State::Sz, sig.size());
    sync_level = NULL;
}
```

Falls das Resetreferenz-Signal *rstval* gleich dem Eingangssignal ist, wird die Resetreferenz hochohmig. Die Referenz ist an dieser Stelle nicht mehr konstant.

Der D-Flipflop Typ wird über die Synchronisierungsart und Reset-Level und Wert bestimmt (siehe Tabelle)

rstval

Eine Endlosschleife einer Zuweisung in einer always-Synchronisation wird zu einer dauerhaften Verbindung der Signale:

```
if (sync_always) {
   if (sync_edge || sync_level || many_async_rules.size() > 0)
   log_error("Mixed always event with edge and/or level sensitive events!\n");
```

```
log(" created direct connection (no actual register cell created).\n
");
mod->connect(RTLIL::SigSig(sig, insig));
continue;
}
```

Im Modul wird eine dauerhafte Verbindung von normalerweise Ausgangssignal sig und Eingangssignal insig hergestellt.

Wenn nicht auf Flanken und eine globale Clock synchronisiert wird, gibt es generell keine Flanken-sensitiven Synchronisierungen:

```
if (!sync_edge && !global_clock)
log_error("Missing edge-sensitive event for this signal!\n");
```

Um die folgenden Fälle zu analysieren, wird zuerst die D-Flipflop Auswahl erklärt. Aus dem Manual: Dazu die Yosys Cell-Library *cells.lib*, um die Funktion der verschiedenen

ClkEdge	RstLvl	RstVal	Cell Type
negedge	0	0	\$_DFF_NNO_, \$_SDFF_NNO_
negedge	0	1	<pre>\$_DFF_NN1_, \$_SDFF_NN1_</pre>
negedge	1	0	<pre>\$_DFF_NPO_, \$_SDFF_NPO_</pre>
negedge	1	1	<pre>\$_DFF_NP1_, \$_SDFF_NP1_</pre>
posedge	0	0	<pre>\$_DFF_PNO_, \$_SDFF_PNO_</pre>
posedge	0	1	<pre>\$_DFF_PN1_, \$_SDFF_PN1_</pre>
posedge	1	0	<pre>\$_DFF_PPO_, \$_SDFF_PPO_</pre>
posedge	1	1	<b>\$_DFF_PP1_</b> , <b>\$_SDFF_PP1_</b>

Tabelle 4.1: "Cell types for gate level logic networks (FFs with reset)". Typen decken sich mit der Cell-Library im Liberty Format von Yosys.

D-Flipflop Typen aus der Tabelle zu identifizieren. clocked\_on bestimmt, auf welche Flanke des Taktsignals synchronisiert wird. next\_state bestimmt die Kombination, die den nächsten FF-Zustand auslöst. clear bestimmt das Resetsignal.

```
1 library(yosys_cells) {
    cell(DFF_N) {
      ff(IQ, IQN) {
        clocked_on: "!C";
        next_state: "D";
5
6
      pin(D) { direction: input; }
7
      pin(C) { direction: input; clock: true; }
8
9
      pin(Q) { direction: output; function: "IQ"; }
10
    cell(DFF_P) {
11
      ff(IQ, IQN) {
12
        clocked_on: "C";
13
        next_state: "D";
14
      pin(D) { direction: input; }
16
      pin(C) { direction: input; clock: true; }
17
      pin(Q) { direction: output; function: "IQ"; }
18
19
  cell(DFF_NNO) {
```

```
ff(IQ, IQN) {
21
        clocked_on: "!C";
22
        next_state: "D";
23
        clear: "!R";
24
      }
25
26
      pin(D) { direction: input; }
27
      pin(R) { direction: input; }
      pin(C) { direction: input; clock: true; }
28
      pin(Q) { direction: output; function: "IQ"; }
29
30
    cell(DFF_NN1) {
31
      ff(IQ, IQN) {
32
        clocked_on: "!C";
33
        next_state: "D";
34
        preset: "!R";
35
36
37
      pin(D) { direction: input; }
38
      pin(R) { direction: input; }
39
      pin(C) { direction: input; clock: true; }
40
      pin(Q) { direction: output; function: "IQ"; }
41
    cell(DFF_NPO) {
42
43
      ff(IQ, IQN) {
         clocked_on: "!C";
44
        next_state: "D";
45
46
        clear: "R";
47
      pin(D) { direction: input; }
48
49
      pin(R) { direction: input; }
      pin(C) { direction: input; clock: true; }
50
      pin(Q) { direction: output; function: "IQ"; }
51
52
53
    cell(DFF_NP1) {
54
      ff(IQ, IQN) {
55
        clocked_on: "!C";
56
        next_state: "D";
57
        preset: "R";
58
59
      pin(D) { direction: input; }
60
      pin(R) { direction: input; }
      pin(C) { direction: input; clock: true; }
61
      pin(Q) { direction: output; function: "IQ"; }
62
63
    cell(DFF_PN0) {
64
      ff(IQ, IQN) {
65
66
        clocked_on: "C";
        next_state: "D";
67
        clear: "!R";
68
      }
69
      pin(D) { direction: input; }
70
      pin(R) { direction: input; }
71
      pin(C) { direction: input; clock: true; }
72
      pin(Q) { direction: output; function: "IQ"; }
73
74
    cell(DFF_PN1) {
75
76
      ff(IQ, IQN) {
77
        clocked_on: "C";
78
        next_state: "D";
79
        preset: "!R";
80
    pin(D) { direction: input; }
```

```
pin(R) { direction: input; }
82
       pin(C) { direction: input; clock: true; }
83
       pin(Q) { direction: output; function: "IQ"; }
84
85
     cell(DFF_PP0) {
86
       ff(IQ, IQN) {
87
         clocked_on: "C";
         next_state: "D";
89
         clear: "R";
90
91
       pin(D) { direction: input; }
92
       pin(R) { direction: input; }
93
       pin(C) { direction: input; clock: true; }
94
       pin(Q) { direction: output; function: "IQ"; }
95
96
97
     cell(DFF_PP1) {
98
       ff(IQ, IQN) {
         clocked_on: "C";
99
         next_state: "D";
100
101
         preset: "R";
       }
       pin(D) { direction: input; }
       pin(R) { direction: input; }
       pin(C) { direction: input; clock: true; }
       pin(Q) { direction: output; function: "IQ"; }
106
107
108 }
```

Der D-Flipflop Typ wird also aus ClkEdge, RstLvl und RstVal bestimmt. RstLvl und Rst-Val entscheiden zusammen über die Reset- und Preset-Art. RstEdge ist posedge wenn RstLvl == 1. NN0 bedeutet beispielsweise, dass bei einer negativen Taktflanke und negativer Resetflanke der Ausgang (RstVal) auf 0 gesetzt werden soll. Daher kann ein clear bei !R durchgeführt werden, da die negative Flanke auf einen Low-Zustand zuläuft. NP1 bedeutet, dass bei einer negativen Taktflanke bei positiver Resetflanke der Ausgang (Rst-Val) auf 1 gesetzt wird. Daher wird preset auf R gesetzt, da die positive Resetflanke auf einen High-Zustand läuft. Die Flipflop-Generator Funktionen haben Parameter, die die Typisierung mit den Flipflops aus der Cell-Library ermöglicht.

# Zurück zu proc\_dff:

Wenn es mehrere asynchrone Synchronisationsregeln gibt (mehrfache Levelsensitivität für ein Signal..), wird ein D-Flipflop mit komplexen asynchronen Reset erstellt. Dafür gibt es diesen Fall mit der Funktion  $gen\_dffsr\_complex()$ :

```
if (many_async_rules.size() > 0)
{
    log_warning("Complex async reset for dff '%s'.\n", log_signal(sig));
    gen_dffsr_complex(mod, insig, sig, sync_edge->signal, sync_edge->type
    == RTLIL::SyncType::STp, many_async_rules, proc);
}
```

Synchronisation mit positiver Flanke des Clock-Signals sync\_edge signal.

```
else if (!rstval.is_fully_const() && !ce.eval(rstval))
{
    log_warning("Async reset value '%s' is not constant!\n", log_signal(
    rstval));
    gen_dffsr(mod, insig, rstval, sig_q,
```

```
sync_edge -> type == RTLIL::SyncType::STp,
sync_level && sync_level -> type == RTLIL::SyncType::ST1,
sync_edge -> signal, sync_level -> signal, proc);
}
```

Synchronisation mit High-Level. rstval ist nicht konstant. Das heißt, dass sich der Rücksetzwert aktiv ändert. Dieses Toggle-Verhalten kann mit einem RS-Flipflop umgesetzt werden. Deswegen wird hier der **RS-Flipflop**-Generator  $gen\_dffsr()$  anstatt des normalen Generators für ein konstantes Reset  $gen\_dff()$  verwendet.

Der Fall, dass es keine asynchronen Regeln gibt und rstval konstant ist (oben diskutiert):

```
gen_dff(mod, insig, rstval.as_const(), sig_q,
sync_edge && sync_edge->type == RTLIL::SyncType::STp,
sync_level && sync_level->type == RTLIL::SyncType::ST1,
sync_edge ? sync_edge->signal : SigSpec(),
sync_level ? &sync_level->signal : NULL, proc);
```

Positive Flanke und *High*-Level sensitiv. Hier, wie erwähnt, der Generator für ein konstantes Reset.

```
1 }
2
3 void gen_dff(RTLIL::Module *mod, RTLIL::SigSpec sig_in, RTLIL::Const
      val_rst, RTLIL::SigSpec sig_out,
      bool clk_polarity, bool arst_polarity, RTLIL::SigSpec clk, RTLIL::
      SigSpec *arst, RTLIL::Process *proc)
5 {
6
    std::stringstream sstr;
    sstr << "$procdff$" << (autoidx++);</pre>
    RTLIL::Cell *cell = mod->addCell(sstr.str(), clk.empty() ? "$ff" : arst ?
9
      "$adff" : "$dff");
    cell->attributes = proc->attributes;
10
11
    cell->parameters["\\WIDTH"] = RTLIL::Const(sig_in.size());
12
    if (arst) {
13
      cell->parameters["\\ARST_POLARITY"] = RTLIL::Const(arst_polarity, 1);
14
      cell->parameters["\\ARST_VALUE"] = val_rst;
15
16
    if (!clk.empty()) {
17
      cell->parameters["\\CLK_POLARITY"] = RTLIL::Const(clk_polarity, 1);
18
19
20
    cell->setPort("\\D", sig_in);
21
    cell->setPort("\\Q", sig_out);
22
    if (arst)
23
      cell->setPort("\\ARST", *arst);
24
    if (!clk.empty())
25
      cell->setPort("\\CLK", clk);
26
27
    if (!clk.empty())
28
29
      log(" created %s cell '%s' with %s edge clock", cell->type.c_str(),
      cell->name.c_str(), clk_polarity ? "positive" : "negative");
30
      log(" created %s cell '%s' with global clock", cell->type.c_str(),
31
      cell->name.c_str());
    if (arst)
32
      log(" and %s level reset", arst_polarity ? "positive" : "negative");
33
```

```
34 log(".\n");
35 }
```

Es wird eine neue Zelle *RTLIL::Cell* mit *addCell()* dem Modul hinzugefügt. Die Zelle übernimmt die Attribute des Prozessobjektes.

# 4.5 Modulaufbau

In dem Abschnitt Operationen wird beschrieben, wie die Hilfsfunktionen uniop2rtlil() und bi-nop2rtlil() für unäre und binäre Operationen, die als AstNodes von der genRTLIL() Funktion gefunden werden, Zellen im Modul erstellen.

Bereits zuvor wurden bei einfachen Zuweisungen außerhalb von Prozessen Signalverknüpfungen (SigSig Objektpaare) auf Modulebene verknüpft.

Prozesse bzw. Verilog always-Blöcke werden von den *proc-passes* synthetisiert. Dementsprechend werden dort Signale im Modul verbunden oder Zellen wie Multiplexer und Flipflops erstellt.

Ein Modul hat folgenden Aufbau:

```
struct RTLIL::Module : public RTLIL::AttrObject
2 {
    unsigned int hashidx_;
    unsigned int hash() const { return hashidx_; }
6 protected:
    void add(RTLIL::Wire *wire);
    void add(RTLIL::Cell *cell);
9
10 public:
    RTLIL::Design *design;
11
    pool <RTLIL::Monitor*> monitors;
12
13
    int refcount_wires_;
14
    int refcount_cells_;
15
16
    dict < RTLIL :: IdString , RTLIL :: Wire*> wires_;
17
    dict<RTLIL::IdString, RTLIL::Cell*> cells_;
18
    std::vector<RTLIL::SigSig> connections_;
19
20
    RTLIL::IdString name;
21
    pool <RTLIL::IdString > avail_parameters;
22
23
    dict<RTLIL::IdString, RTLIL::Memory*> memories;
    dict<RTLIL::IdString, RTLIL::Process*> processes;
24
25
    Module();
26
    virtual ~Module();
27
    virtual RTLIL::IdString derive(RTLIL::Design *design, dict<RTLIL::IdString,</pre>
28
     RTLIL::Const> parameters, bool mayfail = false);
    virtual RTLIL::IdString derive(RTLIL::Design *design, dict<RTLIL::IdString,</pre>
29
      RTLIL::Const> parameters, dict<RTLIL::IdString, RTLIL::Module*> interfaces,
      dict<RTLIL::IdString, RTLIL::IdString> modports, bool mayfail = false);
    virtual size_t count_id(RTLIL::IdString id);
    virtual void reprocess_module(RTLIL::Design *design, dict<RTLIL::IdString,</pre>
     RTLIL::Module *> local_interfaces);
32
    virtual void sort();
33
    virtual void check();
34
    virtual void optimize();
35
virtual void makeblackbox();
```

```
37
    void connect(const RTLIL::SigSig &conn);
38
    void connect(const RTLIL::SigSpec &lhs, const RTLIL::SigSpec &rhs);
39
    void new_connections(const std::vector<RTLIL::SigSig> &new_conn);
    const std::vector<RTLIL::SigSig> &connections() const;
41
43
    std::vector<RTLIL::IdString> ports;
44
    void fixup_ports();
45
    template < typename T > void rewrite_sigspecs(T &functor);
46
    template < typename T > void rewrite_sigspecs2(T &functor);
47
    void cloneInto(RTLIL::Module *new_mod) const;
48
    virtual RTLIL::Module *clone() const;
49
50
    bool has_memories() const;
51
52
    bool has_processes() const;
53
54
    bool has_memories_warn() const;
55
    bool has_processes_warn() const;
56
    std::vector<RTLIL::Wire*> selected_wires() const;
57
    std::vector<RTLIL::Cell*> selected_cells() const;
58
59
60
    template < typename T> bool selected(T *member) const {
      return design -> selected_member(name, member -> name);
61
62
63
    RTLIL::Wire* wire(RTLIL::IdString id) { return wires_.count(id) ? wires_.at(id
     ) : nullptr; }
    RTLIL::Cell* cell(RTLIL::IdString id) { return cells_.count(id) ? cells_.at(id
65
     ) : nullptr; }
66
    RTLIL::ObjRange<RTLIL::Wire*> wires() { return RTLIL::ObjRange<RTLIL::Wire*>(&
67
      wires_, &refcount_wires_); }
    RTLIL::ObjRange<RTLIL::Cell*> cells() { return RTLIL::ObjRange<RTLIL::Cell*>(&
68
      cells_, &refcount_cells_); }
69
    // Removing wires is expensive. If you have to remove wires, remove them all
     at once.
    void remove(const pool<RTLIL::Wire*> &wires);
71
    void remove(RTLIL::Cell *cell);
72
73
    void rename(RTLIL::Wire *wire, RTLIL::IdString new_name);
74
75
    void rename(RTLIL::Cell *cell, RTLIL::IdString new_name);
76
    void rename(RTLIL::IdString old_name, RTLIL::IdString new_name);
77
    void swap_names(RTLIL::Wire *w1, RTLIL::Wire *w2);
78
    void swap_names(RTLIL::Cell *c1, RTLIL::Cell *c2);
79
    RTLIL::IdString uniquify(RTLIL::IdString name);
81
    RTLIL::IdString uniquify(RTLIL::IdString name, int &index);
82
83
    RTLIL::Wire *addWire(RTLIL::IdString name, int width = 1);
84
    RTLIL::Wire *addWire(RTLIL::IdString name, const RTLIL::Wire *other);
85
86
87
    RTLIL::Cell *addCell(RTLIL::IdString name, RTLIL::IdString type);
88
    RTLIL::Cell *addCell(RTLIL::IdString name, const RTLIL::Cell *other);
89
    // The add* methods create a cell and return the created cell. All signals
     must exist in advance.
91
```

```
RTLIL::Cell* addNot (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_y, bool is_signed = false, const std::string &src = "");
        RTLIL::Cell* addPos (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
 93
          SigSpec sig_y, bool is_signed = false, const std::string &src = "");
       RTLIL::Cell* addNeg (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
 94
          SigSpec sig_y, bool is_signed = false, const std::string &src = "");
 95
       RTLIL::Cell* addAnd (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addOr
                                        (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
 97
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addXor (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addXnor (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
100
       RTLIL::Cell* addReduceAnd (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL
          ::SigSpec sig_y, bool is_signed = false, const std::string &src = "");
       RTLIL::Cell* addReduceOr (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL
102
          ::SigSpec sig_y, bool is_signed = false, const std::string &src = "");
       \verb|RTLIL::Cell*| addReduceXor (RTLIL::IdString name, RTLIL::SigSpec sig\_a, RTLIL::IdString name)| | RTLIL::SigSpec sig\_a, RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL
103
          ::SigSpec sig_y, bool is_signed = false, const std::string &src = "");
       RTLIL::Cell* addReduceXnor (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL
          ::SigSpec sig_y, bool is_signed = false, const std::string &src = "");
       RTLIL::Cell* addReduceBool (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL
          ::SigSpec sig_y, bool is_signed = false, const std::string &src = "");
106
       RTLIL::Cell* addShl
                                            (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
108
       RTLIL::Cell* addShr
                                            (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addSshl
                                            (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
109
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addSshr
                                           (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
110
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
111
       RTLIL::Cell* addShift (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addShiftx (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
112
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
113
       RTLIL::Cell* addLt (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
114
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addLe (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
115
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
116
       RTLIL::Cell* addEq (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addNe (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
```

```
string &src = "");
       RTLIL::Cell* addEqx (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
118
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addNex (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
119
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addGe (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
120
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addGt (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addAdd (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
123
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addSub (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
124
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addMul (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addDiv (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
126
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addMod (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addPow (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
128
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool a_signed = false, bool b_signed =
          false, const std::string &src = "");
129
       RTLIL::Cell* addLogicNot (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
130
          SigSpec sig_y, bool is_signed = false, const std::string &src = "");
       RTLIL::Cell* addLogicAnd (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
131
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
       RTLIL::Cell* addLogicOr (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_y, bool is_signed = false, const std::
          string &src = "");
133
       RTLIL::Cell* addMux (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
134
          SigSpec sig_b, RTLIL::SigSpec sig_s, RTLIL::SigSpec sig_y, const std::string
           &src = "");
135
       RTLIL::Cell* addPmux (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, RTLIL::SigSpec sig_s, RTLIL::SigSpec sig_y, const std::string
            &src = "");
       RTLIL::Cell* addSlice (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
137
          SigSpec sig_y, RTLIL::Const offset, const std::string &src = "");
       RTLIL::Cell* addConcat (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
138
          SigSpec sig_b, RTLIL::SigSpec sig_y, const std::string &src = "");
       RTLIL::Cell* addLut
                                           (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
139
          SigSpec sig_y, RTLIL::Const lut, const std::string &src = "");
       RTLIL::Cell* addTribuf (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
140
          SigSpec sig_en, RTLIL::SigSpec sig_y, const std::string &src = "");
141
       RTLIL::Cell* addAssert (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_en, const std::string &src = "");
       \verb|RTLIL::Cell*| add Assume (RTLIL::IdString name, RTLIL::SigSpec sig\_a, RTLIL::IdString name)| | RTLIL::SigSpec sig\_a, RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::RTLIL::
142
          SigSpec sig_en, const std::string &src = "");
```

```
RTLIL::Cell* addLive
                                                       (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
143
             SigSpec sig_en, const std::string &src = "");
                                                       (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          RTLIL::Cell* addFair
144
             SigSpec sig_en, const std::string &src = "");
          RTLIL::Cell* addCover (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
145
             SigSpec sig_en, const std::string &src = "");
          RTLIL::Cell* addEquiv (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
146
             SigSpec sig_b, RTLIL::SigSpec sig_y, const std::string &src = "");
147
                                                         ({\tt RTLIL}:: {\tt IdString \ name}\ ,\ {\tt RTLIL}:: {\tt SigSpec \ sig\_set}\ ,\ {\tt RTLIL}::
          RTLIL::Cell* addSr
148
              SigSpec sig_clr, RTLIL::SigSpec sig_q, bool set_polarity = true, bool
              clr_polarity = true, const std::string &src = "");
          RTLIL::Cell* addFf
                                                        (RTLIL::IdString name, RTLIL::SigSpec sig_d, RTLIL::
149
              SigSpec sig_q, const std::string &src = "");
          RTLIL::Cell* addDff (RTLIL::IdString name, RTLIL::SigSpec sig_clk, RTLIL::
150
              SigSpec sig_d,
                                              RTLIL::SigSpec sig_q, bool clk_polarity = true, const std::
              string &src = "");
151
          RTLIL::Cell* addDffe (RTLIL::IdString name, RTLIL::SigSpec sig_clk, RTLIL::
              SigSpec sig_en, RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool
              clk_polarity = true, bool en_polarity = true, const std::string &src = "");
          \verb|RTLIL::Cell*| addDffsr (RTLIL::IdString name, RTLIL::SigSpec sig\_clk, RTLIL::IdString name, RTLIL::SigSpec sig\_clk, RTLIL::Sig_clk, RTLI
              SigSpec sig_set, RTLIL::SigSpec sig_clr,
                  RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool clk_polarity = true, bool
               set_polarity = true, bool clr_polarity = true, const std::string &src = "")
154
          RTLIL::Cell* addAdff (RTLIL::IdString name, RTLIL::SigSpec sig_clk, RTLIL::
              SigSpec sig_arst, RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q,
                  RTLIL::Const arst_value, bool clk_polarity = true, bool arst_polarity =
              true, const std::string &src = "");
          RTLIL::Cell* addDlatch (RTLIL::IdString name, RTLIL::SigSpec sig_en, RTLIL::
156
             SigSpec sig_d, RTLIL::SigSpec sig_q, bool en_polarity = true, const std::
              string &src = "");
          RTLIL::Cell* addDlatchsr (RTLIL::IdString name, RTLIL::SigSpec sig_en, RTLIL::
157
             SigSpec sig_set, RTLIL::SigSpec sig_clr,
                  RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool en_polarity = true, bool
158
              set_polarity = true, bool clr_polarity = true, const std::string &src = "");
159
                                                                   (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
          RTLIL::Cell* addBufGate
160
             SigBit sig_y, const std::string &src = "");
          RTLIL::Cell* addNotGate
                                                                  (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
161
             SigBit sig_y, const std::string &src = "");
                                                                 (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
          RTLIL::Cell* addAndGate
162
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
          RTLIL::Cell* addNandGate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
163
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
164
          RTLIL::Cell* addOrGate
                                                                  (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
          RTLIL::Cell* addNorGate
                                                                  (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
          RTLIL::Cell* addXorGate
                                                                  (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
166
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
          RTLIL::Cell* addXnorGate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
167
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
          RTLIL::Cell* addAndnotGate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
168
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
          \verb|RTLIL::Cell*| addOrnotGate | (RTLIL::IdString name, RTLIL::SigBit sig\_a, RTLIL::IdString name, RTLIL::SigBit sig\_a, RTLIL::SigB
169
             SigBit sig_b, RTLIL::SigBit sig_y, const std::string &src = "");
170
          RTLIL::Cell* addMuxGate
                                                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
              SigBit sig_b, RTLIL::SigBit sig_s, RTLIL::SigBit sig_y, const std::string &
              src = "");
```

```
RTLIL::Cell* addAoi3Gate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
      SigBit sig_b, RTLIL::SigBit sig_c, RTLIL::SigBit sig_y, const std::string &
      src = "");
     RTLIL::Cell* addOai3Gate
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
172
      SigBit sig_b, RTLIL::SigBit sig_c, RTLIL::SigBit sig_y, const std::string &
      src = "");
     RTLIL::Cell* addAoi4Gate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
      SigBit sig_b, RTLIL::SigBit sig_c, RTLIL::SigBit sig_d, RTLIL::SigBit sig_y,
       const std::string &src = "");
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
     RTLIL::Cell* addOai4Gate
174
      SigBit sig_b, RTLIL::SigBit sig_c, RTLIL::SigBit sig_d, RTLIL::SigBit sig_y,
       const std::string &src = "");
175
     RTLIL::Cell* addFfGate
                                (RTLIL::IdString name, RTLIL::SigSpec sig_d, RTLIL
176
      ::SigSpec sig_q, const std::string &src = "");
177
     RTLIL::Cell* addDffGate
                                (RTLIL::IdString name, RTLIL::SigSpec sig_clk,
      RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool clk_polarity = true, const
      std::string &src = "");
    RTLIL::Cell* addDffeGate
                                (RTLIL::IdString name, RTLIL::SigSpec sig_clk,
178
      RTLIL::SigSpec sig_en, RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool
      clk_polarity = true, bool en_polarity = true, const std::string &src = "");
     RTLIL::Cell* addDffsrGate (RTLIL::IdString name, RTLIL::SigSpec sig_clk,
179
      RTLIL::SigSpec sig_set, RTLIL::SigSpec sig_clr,
         RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool clk_polarity = true, bool
180
       set_polarity = true, bool clr_polarity = true, const std::string &src = "")
     RTLIL::Cell* addAdffGate (RTLIL::IdString name, RTLIL::SigSpec sig_clk,
      RTLIL::SigSpec sig_arst, RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q,
         bool arst_value = false, bool clk_polarity = true, bool arst_polarity =
      true, const std::string &src = "");
     RTLIL::Cell* addDlatchGate (RTLIL::IdString name, RTLIL::SigSpec sig_en, RTLIL
183
      ::SigSpec sig_d, RTLIL::SigSpec sig_q, bool en_polarity = true, const std::
      string &src = "");
184
     RTLIL::Cell* addDlatchsrGate (RTLIL::IdString name, RTLIL::SigSpec sig_en,
      RTLIL::SigSpec sig_set, RTLIL::SigSpec sig_clr,
         RTLIL::SigSpec sig_d, RTLIL::SigSpec sig_q, bool en_polarity = true, bool
185
      set_polarity = true, bool clr_polarity = true, const std::string &src = "");
186
     // The methods without the add* prefix create a cell and an output signal.
187
      They return the newly created output signal.
188
    RTLIL::SigSpec Not (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool is_signed
189
       = false, const std::string &src = "");
     RTLIL::SigSpec Pos (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool is_signed
190
       = false, const std::string &src = "");
191
     RTLIL::SigSpec Bu0 (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool is_signed
       = false, const std::string &src = "");
     RTLIL::SigSpec Neg (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool is_signed
       = false, const std::string &src = "");
193
     RTLIL::SigSpec And (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
194
      SigSpec sig_b, bool is_signed = false, const std::string &src = "");
     RTLIL::SigSpec Or (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
195
      SigSpec sig_b, bool is_signed = false, const std::string &src = "");
     RTLIL::SigSpec Xor (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
196
      SigSpec sig_b, bool is_signed = false, const std::string &src = "");
     RTLIL::SigSpec Xnor (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
197
      SigSpec sig_b, bool is_signed = false, const std::string &src = "");
198
    RTLIL::SigSpec ReduceAnd (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool
      is_signed = false, const std::string &src = "");
```

```
RTLIL::SigSpec ReduceOr
                                             (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool
200
          is_signed = false, const std::string &src = "");
       RTLIL::SigSpec ReduceXor (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool
201
          is_signed = false, const std::string &src = "");
       RTLIL::SigSpec ReduceXnor (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool
202
          is_signed = false, const std::string &src = "");
       RTLIL::SigSpec ReduceBool (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool
203
          is_signed = false, const std::string &src = "");
204
       RTLIL::SigSpec Shl
                                         (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
205
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Shr
                                         (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
206
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
                                         (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
207
       RTLIL::SigSpec Sshl
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
208
       RTLIL::SigSpec Sshr
                                        (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
209
       RTLIL::SigSpec Shift (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
210
       RTLIL::SigSpec Shiftx (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
211
       RTLIL::SigSpec Lt (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
212
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Le (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
213
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Eq (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Ne (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
215
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Eqx (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
216
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Nex (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
217
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Ge (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
218
           sig_b, bool is_signed = false, const std::string &src = "");
219
       RTLIL::SigSpec Gt (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
           sig_b, bool is_signed = false, const std::string &src = "");
220
       RTLIL::SigSpec Add (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
221
           sig_b, bool is_signed = false, const std::string &src = "");
       \verb|RTLIL::SigSpec Sub (RTLIL::IdString name, RTLIL::SigSpec sig\_a, RTLIL::SigSpec and an approximately approximat
222
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Mul (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
223
           sig_b, bool is_signed = false, const std::string &src = "");
224
       RTLIL::SigSpec Div (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Mod (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
           sig_b, bool is_signed = false, const std::string &src = "");
       RTLIL::SigSpec Pow (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::SigSpec
226
           sig_b, bool a_signed = false, bool b_signed = false, const std::string &src
227
       RTLIL::SigSpec LogicNot (RTLIL::IdString name, RTLIL::SigSpec sig_a, bool
228
          is_signed = false, const std::string &src = "");
       RTLIL::SigSpec LogicAnd (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
229
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
230
       RTLIL::SigSpec LogicOr (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
          SigSpec sig_b, bool is_signed = false, const std::string &src = "");
231
```

```
RTLIL::SigSpec Mux
                             (RTLIL::IdString name, RTLIL::SigSpec sig_a, RTLIL::
232
      SigSpec sig_b, RTLIL::SigSpec sig_s, const std::string &src = "");
                             (RTLIL::IdString name, RTLIL::SigSpec sig_a,
     RTLIL::SigSpec Pmux
                                                                           RTLIL::
233
      SigSpec sig_b, RTLIL::SigSpec sig_s, const std::string &src = "");
234
     RTLIL::SigBit BufGate
                               (RTLIL::IdString name, RTLIL::SigBit sig_a, const std
235
      ::string &src = "");
236
     RTLIL::SigBit NotGate
                               (RTLIL::IdString name, RTLIL::SigBit sig_a, const std
      ::string &src = "");
     RTLIL::SigBit AndGate
                               (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
237
      SigBit sig_b, const std::string &src = "");
     RTLIL::SigBit NandGate
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
238
      SigBit sig_b, const std::string &src = "");
                               (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
239
     RTLIL::SigBit OrGate
      SigBit sig_b, const std::string &src = "");
240
     RTLIL::SigBit NorGate
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
      SigBit sig_b, const std::string &src = "");
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
241
     RTLIL::SigBit XorGate
      SigBit sig_b, const std::string &src = "");
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
242
     RTLIL::SigBit XnorGate
      SigBit sig_b, const std::string &src = "");
     RTLIL::SigBit AndnotGate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
243
      SigBit sig_b, const std::string &src = "");
     RTLIL::SigBit OrnotGate (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
244
      SigBit sig_b, const std::string &src = "");
     RTLIL::SigBit MuxGate
                               (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
245
      SigBit sig_b, RTLIL::SigBit sig_s, const std::string &src = "");
     RTLIL::SigBit Aoi3Gate
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
      SigBit sig_b, RTLIL::SigBit sig_c, const std::string &src = "");
     RTLIL::SigBit Oai3Gate
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
247
      SigBit sig_b, RTLIL::SigBit sig_c, const std::string &src = "");
                              (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
     RTLIL::SigBit Aoi4Gate
248
      SigBit sig_b, RTLIL::SigBit sig_c, RTLIL::SigBit sig_d, const std::string &
      src = "");
     RTLIL::SigBit Oai4Gate
                               (RTLIL::IdString name, RTLIL::SigBit sig_a, RTLIL::
249
      SigBit sig_b, RTLIL::SigBit sig_c, RTLIL::SigBit sig_d, const std::string &
      src = "");
250
    RTLIL::SigSpec Anyconst
                               (RTLIL::IdString name, int width = 1, const std::
251
      string &src = "");
     RTLIL::SigSpec Anyseq
                               (RTLIL::IdString name, int width = 1, const std::
252
      string &src = "");
     RTLIL::SigSpec Allconst
                              (RTLIL::IdString name, int width = 1, const std::
253
      string &src = "");
     RTLIL::SigSpec Allseq
                               (RTLIL::IdString name, int width = 1, const std::
254
      string &src = "");
     RTLIL::SigSpec Initstate (RTLIL::IdString name, const std::string &src = "");
255
256
257 #ifdef WITH_PYTHON
    static std::map<unsigned int, RTLIL::Module*> *get_all_modules(void);
259 #endif
260 };
```

Sichtbar ist, dass alle möglichen Strukturen hier erstellt werden können.

# 4.6 Liberty-Files

Die Flipflop-Generatorfunktionen beziehen sich standardmäßig auf die Yosys Zellenbibliothek cells.lib in dem Verzeichnis yosys/techlibs/common/. Der Inhalt von cells.lib ist in der vorherigen

Sektion dieses Dokuments zu finden.

# Kapitel 5

# Notizen

• AST Debug Dump In ast.h folgender Hinweis für lesbare AST-Deskription:

```
// create a human-readable text representation of the AST (for
debugging)
void dumpAst(FILE *f, std::string indent) const;
void dumpVlog(FILE *f, std::string indent) const;
```

• Flex und Bison manuell auf .l und .y Lexer und Parser Spezifikation / Grammatik aufrufbar?

Script:

```
flex verilog_lexer.l
bison verilog_parser.l
```

flex erfolgreich, bison meldet: verilog\_parser.y:241.9-18: syntax error, unexpected identifier, expecting string bison -d argument erzeugt für Lexerverknüpfung relevanten Header, jedoch funktioniert das hier nicht.

Compileraufruf für Lexer

```
gcc /Users/raphaelbiermann/OneDrive\ -\ FHDO\ -\ PROD/JOB\ Synthese/yosys\
    test/yosys/frontends/verilog/flexbisontest/lex.frontend_verilog_yy.c

verilog_lexer.l:42:10: fatal error: 'kernel/log.h' file not found

#include "kernel/log.h"

verilog_lexer.l:42:10: note: did not find header 'log.h' in framework '
    kernel' (loaded from '/Library/Developer/CommandLineTools/SDKs/MacOSX.
    sdk/System/Library/Frameworks')

1 error generated.
```

Mit globalem Makefile kein Problem (brew.sh)

•