DISEÑO DIGITAL 1.

TÍTULO DE LA ACTIVIDAD: **Modelado y simulación de autómatas**	**CÓDIGO:** **ANP7**

FECHA:			
NOMBRE:		APELLIDOS:	

MODALIDAD:	Libre. Ejercicios.	TIPO:	No presencial	DURACIÓN:	60 minutos

CALENDARIO:	Antes de la sesión presencial S10.	REQUISITOS:	Modelado de autómatas en VHDL

CRITERIO DE ÉXITO:	

COMENTARIOS E INCIDENCIAS:

TIEMPO DEDICADO:	minutos	AUTOEVALUACIÓN: [entre 0 y 10 puntos]	No procede

Introducción

En esta actividad debe diseñar el diagrama de estados, codificar un modelo en VHDL y verificar el funcionamiento mediante simulación de dos autómatas sencillos, uno de Moore y otro de Mealy.

Ejercicio 1: Detector de secuencias 0100 y 0110

Diseñe el diagrama de estados de un autómata de Moore que disponga de una entrada de datos de un bit, *DATA_IN*, por la que recibirá un dato en cada ciclo de reloj. El autómata debe detectar dos secuencias distintas, 0100 y 0110. Cuando detecte cualquiera de las dos secuencias, el autómata activará durante un ciclo de reloj una salida de un bit, *DET*. Coincidiendo con la activación de esta salida el autómata debe indicar en otra salida de un bit, *SEQ_ID*, si se ha detectado la secuencia 0100 (SEQ_ID = 0) o 0110 (SEQ_ID = 1).

El detector de secuencias debe detectar secuencias encadenadas en las que el último bit de una secuencia es a la vez el primer bit de la siguiente. Por ejemplo, si se recibe la secuencia 0100110 el autómata debe activar su salida DET dos veces.

Una vez diseñado el diagrama de estados, cree un proyecto ModelSim y codifique en VHDL el modelo de dicho autómata. Utilice "*det_01X0*" como nombre de entidad y guarde el modelo en un fichero de nombre "*det_01X0.vhd*". Cuando haya finalizado, codifique un banco de test para el autómata, guardándolo en un fichero con el nombre "*tb_det_01X0.vhd*", y simúlelo acto seguido para comprobar que el funcionamiento es el esperado.

Ejercicio 2: Detector de múltiplos de 3

Diseñe el diagrama de estados de un autómata de Mealy que detecte si un número de 4 bits que se va presentando bit a bit por su entrada, comenzando por el bit menos significativo, es o no múltiplo de 3. El circuito dispondrá de una segunda entrada que iniciará la operación, validando la llegada del primer bit de cada número. La salida deberá ponerse a nivel alto durante la llegada del cuarto bit solo si el número es múltiplo de 3, permaneciendo a nivel bajo en cualquier otro momento.

Una vez diseñado el diagrama de estados codifique en VHDL el modelo del autómata. Utilice "*m3_det*" como nombre de entidad y guarde el modelo con el nombre "*m3_det.vhd*". Codifique a continuación un banco de test para el autómata, guardándolo en un fichero con el nombre "*tb_m3_det.vhd*", y simúlelo para comprobar que su funcionamiento es el esperado.