DISEÑO DIGITAL 1.

TÍTULO DE LA ACTIVIDAD: **Ejercicios de modelado, simulación y realización física de circuitos secuenciales complejos**	**CÓDIGO:** **ANP8**

FECHA:			
NOMBRE:		APELLIDOS:	

MODALIDAD:	Ejercicios.	TIPO:		DURACIÓN:	240 minutos

CALENDARIO:	Antes de la sesión síncrona P9.	REQUISITOS:	Modelado y simulación de circuitos combinacionales y secuenciales complejos. Realización física de circuitos con Quartus

CRITERIO DE ÉXITO:	

COMENTARIOS E INCIDENCIAS:

TIEMPO DEDICADO:	minutos	AUTOEVALUACIÓN: [entre 0 y 10 puntos]	No procede

Introducción


En esta actividad se realizarán modelos VHDL sintetizables de dos circuitos complejos, además, se simularán para comprobar su correcto funcionamiento. Un tercer ejercicio está dedicado al análisis y depuración del modelo de un circuito complejo. Los tres circuitos se probarán en la tarjeta de prototipado MAX 1000. La modalidad de realización se especifica en el enunciado de los ejercicios.

Al finalizar su tarea, cada alumno deberá entregar en Moodle los modelos y *test-benches* VHDL realizados.


El tiempo estimado para la realización de la actividad es de 360 minutos, los integrantes del grupo deberán planificar su actividad de forma que se consiga realizar el trabajo encomendado en el tiempo disponible.

1.- Controlador de intermitentes secuenciales

Se desea diseñar un autómata que controle los intermitentes traseros de un Ford Thunderbird de 1965. En este coche cada piloto trasero está formado por tres luces, y el encendido de los intermitentes es secuencial. En la siguiente figura se muestra a la izquierda el aspecto de la parte trasera del coche y a la derecha cómo se encienden los intermitentes a izquierda y derecha.



Cuando se activa el intermitente a la izquierda, por ejemplo, se enciende en primer lugar la luz del piloto trasero izquierdo que está más cerca del centro (LA), después la que está en el centro del piloto (LB) y finalmente la que está en el extremo izquierdo (LC), y el ciclo vuelve a comenzar con el apagado de las tres luces. El intermitente derecho funciona de forma análoga (RA, RB, RC), de modo que el encendido de las luces de cada piloto siempre avanza desde el centro hacia la parte exterior. Si se activan simultáneamente las señales que vienen de los mandos de intermitencia (L y R), entonces los intermitentes funcionan en modo de emergencia, encendiéndose y apagándose todas las luces simultáneamente como indica la siguiente figura:




1.1.- Interfaz

El circuito debe disponer de dos entradas síncronas, llamadas L y R, que se activan a nivel alto cuando se acciona el mando del intermitente hacia la izquierda (L) o hacia la derecha (R), o ambos, y seis salidas que controlan el estado de encendido (‘1’) o apagado (‘0’) de cada una de estas luces (RA, RB, RC, LA, LB y LC). Cree un proyecto en ModelSim y añádale el fichero *int_thunderbird.vhd* que se proporciona. Compruebe que la interfaz que se proporciona en ese fichero coincide con la que se ha descrito (Tarea Individual)

1.2.- Diagrama de estados

Complete de forma individual el diagrama de estados de un autómata de Moore que represente el funcionamiento del circuito. Tenga en cuenta que si en mitad de una secuencia de intermitencia se activa la otra o el modo de emergencia, lo primero que ha de hacerse es volver al estado inicial (como se hace en el estado izda_1). No olvide especificar, para cada estado, su salida y las transiciones para cada una de las cuatro combinaciones de entrada.

Una vez terminado el diseño del diagrama estados ponga en común con su pareja G2 el resultado obtenido. Esta puesta en común les permitirá comprobar, de manera previa proceder con el modelado del autómata, si el diseño realizado es acorde a las especificaciones marcadas.



1.3.- Versión inicial del diseño


Añada al fichero *int_thunderbird.vhd* el código necesario para modelar el fucionamiento del circuito. Defina las pruebas que considere necesarias para verificar el modelo y codifique un banco de test, *tb_int_thunderbird.vhd*, que las materialice. Simule el modelo y compruebe que su funcionamiento es correcto. Esta tarea deberá realizarse de manera individual.

1.4.- Temporización

En el autómata de control que ha diseñado, la velocidad de la secuencia de intermitencia de las luces está controlada por la frecuencia del reloj del sistema -que resulta, a todas luces, inadecuada para un uso práctico: cada ciclo de reloj en la MAX 1000, por ejemplo, dura 83,3 ns, que sería la duración de cada estado de la secuencia. Para que la intermitencia se produzca a una velocidad adecuada para el uso real del sistema, la frecuencia del cambio de estado debería estar entre los 3 y 5 Hz. Es habitual encontrar casos de desarrollo de sistemas que necesitan operar a un ritmo mucho menor que las frecuencias empleadas por los generadores de reloj de los sistemas digitales (por encima, al menos, de 1 MHz).

Para solucionar este problema se emplean *timers* (divisores de frecuencia) para generar un "*reloj efectivo"* de baja frecuencia, esto es una señal de *clock enable* periódica, que permite obtener la temporización deseada. Centrándonos en su aplicación al caso de los autómatas, estas señales pueden tratarse como una entrada síncrona más, o bien pueden entenderse como señales de habilitación global de las transiciones de estado.

En el primer caso[1], las señales de temporización aparecen explícitamente en el diagrama de estados, tal como se muestra en el siguiente ejemplo:



La señal *TIC* del ejemplo controla el ritmo de las transiciones de estado, de modo que sólo se produce un cambio de estado (si es que debe producirse) cuando esta señal está activa.

En caso de que se utilice la señal de temporización como habilitación de reloj del autómata, no es necesario que dicha señal aparezca explícitamente en el diagrama de estados. El control temporal de las transiciones se introduce en el modelo VHDL condicionando la ocurrencia de cualquier transición a la actividad de la entrada de *clock enable*. Usaremos esta segunda aproximación para controlar el ritmo de encendido de los intermitentes.

[1] Optar por esta primera opción es indeseable porque da como resultado una representación del funcionamiento (tanto en diagramas de estado como en modelos VHDL) más compleja que la segunda.

Más adelante probará el autómata de control de los intermitentes, en la tarjeta MAX 1000, utilizando una señal de temporización con un período de 300 ms. Como el reloj de dicha tarjeta es de 12 MHz, la señal CKE debería activarse cada ($12 \cdot 10^6$ x 0,3) 3.600.000 ciclos de reloj. La señal de temporización puede realizarse, por tanto, como la salida de fin de cuenta de un contador de módulo 3.600.000.

Añada al modelo de funcionamiento del autómata de control un *timer* que genere un *tic*[2] con un periodo de 0.3 segundos (un contador de módulo 3.600.000 con salida de fin de cuenta). Modifique el modelo del autómata para que el *tic* controle el ritmo de cambio de los estados del autómata.

1.5.- Simulación del modelo real

Simular el funcionamiento del autómata de control de los intermitentes en estas condiciones (conectado a un *timer* que genera una señal con un periodo de 300 milisegundos) requeriría simular al menos 10 ó 15 transiciones de estado, lo que supondría entre 36 y 54 millones de ciclos de reloj. En estos casos se suele *escalar* la simulación, esto es, se modifica el modelo del temporizador para la realización de simulaciones para que genere un *tic* con un periodo mucho mayor; el propósito de este artificio es acortar la duración de las simulaciones sin alterar la capacidad para verificar el funcionamiento del sistema simulado -se trata, en definitiva, de comprobar que efectivamente la señal de temporización *controla* el ritmo de operación del sistema y, para eso, resulta indiferente que las transiciones se realicen a un ritmo de 4 ciclos de reloj o de 3.600.000 ciclos .

Modifique el modelo VHDL del contador (*timer*) para que genere un *tic* con un período de cuatro ciclos de reloj y simule el modelo para comprobar su correcto funcionamiento. Una vez verificado el nuevo modelo, deshaga el escalado para que el *tic* recupere el periodo de 0.3 segundos. Es importante que entienda que los cambios que debe realizar son internos al modelo y que en ningún caso debe modificar su interfaz.

Una vez terminado el diseño y depuración del modelo ponga en común con su grupo G4 el resultado obtenido a fin de seleccionar el modelo definitivo que será defendido, en nombre del grupo, en la sesión P10.

1.6.- Prueba en la tarjeta MAX 1000 (individual)

El último paso de esta actividad será la prueba en la tarjeta MAX 1000 del sistema de control de los intermitentes. Para ello, utilizará:

- Un pulsador para la señal de inicialización asíncrona.
- Dos microinterruptores para las señales de activación de los intermitentes.
- Seis LEDs para las luces de los intermitentes.

[2] Un *tic* es un pulso periódico con una duración de 1 ciclo de reloj

Realice la asignación de pines consultando el manual de la tarjeta MAX 1000 o la tabla de asignación de pines que está en Moodle. Programe la tarjeta y compruebe que el diseño funciona correctamente.

Esta tarea deberá ser realizada por cada estudiante de manera individual. Recuerde que para hacer esta prueba es necesario deshacer el escalado que realizó en el apartado anterior antes de hacer la compilación con Quartus.

2.- Circuito complejo

El circuito de la figura 1 enciende 8 LEDs secuencialmente -en cada momento está encendido únicamente un LED, a continuación, como se explicará más adelante, se encenderá el de su izquierda o el de su derecha. Dispone de tres modos de operación que se seleccionan con un pulsador (P_1), y dispone de otro pulsador (P_2) cuya función depende del modo de operación en que se encuentre el circuito. Dispone, además, de lógica que permite que se visualice en un display de 7 segmentos el número del LED que está encendido (del 0 al 7).




Figura 1

Los modos de funcionamiento del circuito son los siguientes:

1.- Secuencia Periódica: Es el modo de funcionamiento inicial del circuito. En este modo el ritmo de la secuencia de encendido lo determina un *tic* de 1 segundo, generado por un *timer* a partir del reloj del circuito (12 MHz). En este modo, cada vez que se pulsa P_2 la secuencia cambia de sentido; inicialmente la secuencia de encendido es *a izquierdas"* -el siguiente LED en encenderse es el que está a la izquierda del encendido-, cada vez que se pulsa P_2 se cambia de sentido. Cuando se

enciende el último LED de la fila (el de la derecha, "*a derechas*" o el de la izquierda "*a izquierdas*", el siguiente LED que se enciende es el del otro extremo).

2.- Secuencia de desplazamiento *"a derechas"* controlada por P_2: En este modo, que se alcanza tras pulsar P_1 en el modo de operación Secuencia Periódica, la secuencia de encendido es "*a derechas*" bajo el control de P_2: cada vez que se pulsa P_2 progresa la secuencia de encendido.

3.- Secuencia de desplazamiento *"a izquierdas"* controlada por P_2: En este modo, que se alcanza tras pulsar P_1 en el modo de operación Secuencia de desplazamiento *"a derechas",* el circuito funciona como en el modo anterior, pero realizando el desplazamiento "a izquierdas". Si se pulsa P_1 en este modo, se vuelve al modo de operación Secuencia Periódica.

En la figura 1 se distinguen los siguientes módulos:

- ✓ Dos conformadores de pulsos que generan un pulso con una duración de un ciclo de reloj, cada vez que su pulsador de entrada (P-1 o P_2) se activa.
- ✓ Un *timer* que genera un *tic* con un periodo de 1 segundo a partir del reloj del circuito (12 MHz)
- ✓ Un autómata que tiene como entradas los dos pulsadores y que genera en su salida las señales de control de un registro de desplazamiento (habilitación de reloj y control del sentido del desplazamiento)
- ✓ Un registro de desplazamiento de 8 bits con entradas síncronas de datos, habilitación y control del sentido del desplazamiento. El reset asíncrono inicializa el bit de menor peso a 1 y el resto de bits a 0.
- ✓ Un multiplexor que selecciona el bit de entrada del registro de desplazamiento en función del nivel del control de sentido de desplazamiento
- ✓ Un codificador binario sin prioridad con 8 líneas de entrada
- ✓ Un decodificador que controla los LEDs de un display de 7 segmentos para representar el valor decimal de un número en binario de tres bits.

En este ejercicio deberá realizar las siguientes tareas:

Tarea 2.1.- Primero deberá realizar un modelo sintetizable VHDL del circuito de la figura 1 que represente *exactamente* la estructura de módulos representada. Tenga en cuenta que los conformadores y el *timer* son, de por sí, circuitos complejos. Esta tarea debe realizarse individualmente.

Tarea 2.2.- En colaboración con su pareja debe determinar las pruebas necesarias para verificar el circuito y realizar un *test-bench*; después, individualmente, debe simular el circuito y comprobar que su modelo es correcto.

Nota: Resulta necesario escalar la simulación, tal y como se hizo en el primer ejercicio

Tarea 2.3.- En colaboración con su grupo G4 y una vez verificada la corrección de los modelos, debe modificarlos para:

- Sustituir los procesos que modelan el codificador y decodificador de binario a siete segmentos por un único proceso que modele la funcionalidad combinada de ambos.

- Sustituir los procesos que modelan el multiplexor y el registro de desplazamiento por un único proceso que modele la funcionalidad combinada de ambos.

De forma individual debe simular el nuevo modelo para verificar su corrección. Una vez terminado la depuración del modelo ponga en común con su grupo G4 el resultado obtenido a fin de seleccionar el modelo definitivo que será defendido, en nombre del grupo, en la sesión P10.

Tarea 2.4.- Por último, de manera individual, debe probar el funcionamiento del circuito en la tarjeta MAX 1000.

Utilice un **interruptor** para el reset asíncrono, un pulsador para el P_1 y otro para el P_2. Asegúrese de que **los dos pulsadores** se configuran con un estándar *3.3-V Schmitt Trigger*,

3.- Segundero

En este ejercicio deberá verificar, y depurar si resulta necesario, el modelo de un segundero para, posteriormente probar su funcionamiento en la tarjeta MAX 1000.

El modelo del circuito se le proporciona en el fichero *segundero.vhd*. La intención del modelo es la obtención de la siguiente funcionalidad:

- Realizar un circuito que cuente segundos en formato sexagesimal –es decir, con módulo 60 en decimal: como el segundero de un reloj digital.

- El circuito cuenta con una entrada de síncrono activa a nivel bajo, *nreset*, que pone a 0 la cuenta de segundos y una entrada *enable* que permite que el segundero cuente.

Debe diseñar las pruebas de test necesarias para verificar el modelo, codificarlas en un *test-bench*, realizar una simulación y verificar los resultados de la misma para dar por bueno el modelo o detectar y corregir los errores que haya podido cometer el diseñador.

Después deberá probar de manera individual el funcionamiento del circuito en la tarjeta MAX 1000. La salida de cuenta del circuito tendrá que conectarla a los 8 LEDs, la entrada de *enable* a un interruptor y la de *nreset* a un pulsador.

Con la ayuda de grupo G4 deberá contrastar los errores detectados en el modelo que se le ha entregado a fin de seleccionar el modelo definitivo que será defendido, en nombre del grupo, en la sesión P10.

Ayudas

1. *El proceso de depuración de modelos de circuitos consiste en:*

   a.- Observar cuidadosamente los resultados de la simulación y comprobar si hay, o no, discrepancias con el funcionamiento esperado.

   b.- Si alguna señal manifiesta un comportamiento anómalo, deducir su origen a partir de los fragmentos de código del modelo que determinen su valor.

   c.- Una vez detectado el origen del funcionamiento incorrecto en el código, debe modificarse para obtener el deseado y repetir la simulación para comprobar que se ha subsanado el problema.

   d.- Cuando se detectan varios errores, resulta aconsejable solucionarlos de uno en uno.

2. *El diseño del circuito combina el uso de un timer y un contador modular. Puede consultar la problemática de diseño de contadores modulares y timers en el material de repaso de estos temas que se le proporciona en Moodle (registros y contadores)*