DISEÑO DIGITAL 1

TÍTULO DE LA ACTIVIDAD: **Ejercicio de análisis y diseño de un circuito combinacional**	**CÓDIGO:** **AIP1**

FECHA:			
NOMBRE:		APELLIDOS:	

MODALIDAD:	Ejercicio guiado. Individual	TIPO:	Presencial	DURACIÓN:	20 minutos

CALENDARIO:	Sesión Presencial S1	REQUISITOS:	Conocimientos adquiridos en Electrónica 2

CRITERIO DE ÉXITO:	

COMENTARIOS E INCIDENCIAS:

TIEMPO DEDICADO:	minutos	AUTOEVALUACIÓN: [entre 0 y 10 puntos]	Entregable

Introducción

Esta actividad está dividida en tres partes. En la primera parte se repasa la estructura genérica del modelo lógico de un sistema digital; en la segunda se resumen las características del modelo de funcionamiento de los sistemas combinacionales, se revisa su modelo lógico y se repasa, en base a un ejemplo, la metodología de síntesis de circuitos combinacionales a partir de la tabla de verdad. En la tercera parte tendrá que realizar un ejercicio en el que deberá obtener el modelo lógico de un sistema combinacional y sintetizar sus ecuaciones.


PARTE I. Modelo lógico de los sistemas digitales

El modelo lógico de un sistema digital describe su función y las características lógicas de su interfaz:

- La interfaz lógica de un sistema caracteriza los *puertos* de entrada y salida de información, lo que supone la determinación de su número y nombre y, para cada uno, del número de bits que los componen y del código que emplean para representar la información que se ingresa o recoge de ellos.

- La función de procesamiento se modela definiendo la relación que existe entre las salidas y entradas del sistema a lo largo del tiempo.

Un ejemplo, conceptualmente sencillo, de sistema digital se muestra en la figura 1a. Se trata de un sumador, un sistema cuya función consiste en sumar. La información de entrada y salida de este circuito (figura 1a) son números, A y B (entradas) y S (salida); el valor de S es la suma de A y B. Observe que las características de la interfaz pueden diferenciar sistemas que realizan el mismo *tipo* de función de procesamiento; en la figura 1b y 1c, por ejemplo, se muestran dos circuitos que, teniendo la misma función, se diferencian por su interfaz: el primero es un sumador de 4 bits, el segundo es un sumador de 8 bits con salida de acarreo.



a) Sumador

b) Sumador de 4 bits

c) Sumador de 8 bits con acarreo de salida

Figura 1.- Sumador

PARTE II. Sistemas combinacionales

Atendiendo a su función de procesamiento, los sistemas digitales se clasifican en dos grupos: los sistemas *combinacionales* y los *secuenciales*. La característica que los diferencia es que los sistemas combinacionales no tienen memoria, mientras que los secuenciales sí.

La carencia de memoria de un sistema combinacional se pone de manifiesto por el hecho de que el valor en la salida del sistema sólo depende del que simultáneamente esté establecido en la entrada, y nunca, por tanto, de valores de entrada en otros instantes de tiempo; una consecuencia de esto es que, ante una determinada combinación de unos y ceros en la entrada un sistema combinacional responde siempre con la misma combinación de unos y ceros en la salida.

En la figura 2, se muestra un sumador en el que las entradas, A y B, toman los valores 2 y 2, respectivamente. Puesto que la función del circuito es calcular la suma de A y B, el valor de salida es 4.




Figura 2.- 2+2 = 4


Para calcular el valor de salida en un instante de tiempo, T, el sistema computa el valor de los sumandos en T, resultando irrelevante el que puedan tener en cualquier otro instante; por tanto, el sistema no necesita tener memoria para realizar la suma. Es evidente también que, por carecer de memoria, a un determinado valor de entrada, 2 y 2, le corresponde siempre el mismo valor de salida, y que mientras las entradas A y B valgan 2 la salida mantendrá el valor 4; sólo cuando cambien las entradas, y su suma sea distinta de 4, cambiará de valor la salida.

Modelo lógico de los sistemas combinacionales

El modelo lógico de un sistema combinacional puede definirse empleando símbolos, para la especificación de la interfaz, y tablas de verdad, funciones o circuitos lógicos para la descripción de la función de procesamiento.

Los símbolos permiten especificar gráficamente cuantas entradas y salidas tiene el sistema, así como el nombre y el número de bits de cada una de ellas. Además, es frecuente que incluyan un nombre para identificar al sistema (sumador, restador, etcétera).

La relación entre las entradas y salidas que define la función de un sistema combinacional puede –y suele– representarse formalmente mediante una tabla de verdad. En la figura 3 se muestra el modelo lógico de un incrementador de 2 bits.



E1	E0	S1	S0
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0

Figura 3.- Modelo lógico de un incrementador

Metodología clásica de síntesis de circuitos combinacionales

La realización hardware de un sistema combinacional a partir de una especificación de su funcionamiento se efectúa ejecutando ordenadamente una serie de tareas; el procedimiento completo constituye una *metodología de diseño*. La figura 4 representa esquemáticamente las tareas básicas que constituyen la metodología clásica de diseño de circuitos combinacionales.




Figura 4.- Metodología clásica de diseño de circuitos combinacionales

La primera operación que debe realizarse consiste en definir el modelo lógico del sistema. Para ello hay que interpretar su especificación y, a partir de ella, determinar qué información procesa y entrega, codificar dicha información y expresar la correspondencia entre las combinaciones de entrada y salida en una tabla de verdad.

Ejemplo

Se desea realizar un circuito que incremente o decremente, en función del nivel lógico de una entrada de control, un número de dos bits expresado en binario natural.

La interfaz del sistema cuenta con dos entradas, el número a incrementar o decrementar y la entrada de control de operación, y una salida donde se obtiene el resultado de la operación. En la figura 5 se muestra el símbolo que representa la interfaz del sistema.




Figura 5.- Símbolo de INC_DEC

Donde:

- INC_DEC es el nombre del sistema.
- E es el número de entrada, de dos bits, codificado en binario natural.
- CTRL es la entrada de control de operación; cuando vale 0 el sistema incrementa el valor de E, cuando vale 1 lo decrementa.
- S es el valor de salida, un número de dos bits codificado en binario natural.

La función de procesamiento se modela construyendo la tabla de verdad; en ella se establece la relación concreta entre las combinaciones de bits de entrada y salida que definen dicha función. En la figura 6 se muestra la tabla de verdad de INC_DEC.

CTRL	E1	E0	S1	S0
0	0	0	0	1
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	1	1
1	0	1	0	0
1	1	0	0	1
1	1	1	1	0

Figura 6.- Tabla de verdad de INC_DEC

Una vez obtenido el modelo lógico del sistema hay que extraer las ecuaciones booleanas que definen, en lenguaje matemático, la función de procesamiento.

Ejemplo

A partir de la tabla de verdad de INC_DEC se puede extraer la forma canónica disyuntiva o conjuntiva de S1 y S0. Utilizando la primera de estas formas, se obtienen las siguientes ecuaciones:

$$S_1 = \overline{CTRL} \cdot \overline{E}_1 \cdot E_0 + \overline{CTRL} \cdot E_1 \cdot \overline{E}_0 + CTRL \cdot \overline{E}_1 \cdot \overline{E}_0 + CTRL \cdot E_1 \cdot E_0$$
$$S_0 = \overline{CTRL} \cdot \overline{E}_1 \cdot \overline{E}_0 + \overline{CTRL} \cdot E_1 \cdot \overline{E}_0 + CTRL \cdot \overline{E}_1 \cdot \overline{E}_0 + CTRL \cdot E_1 \cdot \overline{E}_0$$

Estas ecuaciones pueden simplificarse aplicando los axiomas y teoremas del Algebra de Boole:

$$S_1 = CTRL \oplus E_1 \oplus E_0$$
$$S_0 = \overline{E}_0$$

Para conseguir la realización tecnológica del circuito hay que realizar una última tarea que consiste en la materialización física de las ecuaciones mediante la conexión de células lógicas capaces de ejecutar operaciones booleanas. Cuando la tecnología de realización es un chip configurable, esta tarea debe ser realizada utilizando herramientas de CAD.

PARTE III. Ejercicio

Obtenga el modelo lógico (símbolo y tabla de verdad) de un sistema combinacional que calcula el módulo (valor absoluto) de un número de 3 bits que está codificado en complemento a 2. Obtenga también las ecuaciones booleanas correspondientes a las salidas del circuito.