

ETSIST-UPM
Dpto. de Ingeniería Telemática y Electrónica

Diseño Digital 1

ATGP1
Enunciados

Ejercicios de identificación de modelos (10 minutos)

Modelo 1

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port(
    A  : in     std_logic_vector(3 downto 0);
    B  : in     std_logic_vector(1 downto 0);
     Sal: buffer std_logic
    );
end entity;

architecture rtl of circ is
begin
  process(A, B)
  begin
    if B = "00"  then
      Sal <= A(0);
    elsif B = "01"  then
      Sal <= A(1);
    elsif B = "10"  then
      Sal <= A(2);
    else
      Sal <= A(3);
    end if;
  end process;
end rtl;
```

Ejercicios de identificación de modelos

Modelo 2

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port (
    E       : in     std_logic_vector(3 downto 0);
    S       : buffer std_logic );
end entity;

architecture rtl of circ is
begin
  process (E)
  begin
    if E = "0111" then
      S <= '1';

    else
      S <= '0';

    end if;
  end process;
end rtl;
```

Ejercicios de identificación de modelos

Modelo 3

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port(n_en:  in     std_logic;
       e:     in     std_logic_vector(1 downto 0);
       s:     buffer std_logic_vector(3 downto 0)
     );
  end entity;

architecture rtl of circ is
begin
  process(n_en, e)
    begin
      if n_en = '0' then
        case e is
          when "00" => s <= "0001";
          when "01" => s <= "0010";
          when "10" => s <= "0100";
          when "11" => s <= "1000";
          when others => s <= "XXXX";
        end case;
      else
        s <= (others => '0');
      end if;
    end process;
end rtl;
```

Ejercicios de identificación de modelos

Modelo 4

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port(
    ctrl : in     std_logic;
    ent  : in     std_logic_vector(3 downto 0);
    sal  : buffer std_logic_vector(3 downto 0)
      );
end entity;

architecture rtl of circ is
begin
  process(ctrl, ent)
  begin
    if ctrl = '1'  then
      sal <= not ent;

    else
      sal <= ent;

    end if;
  end process;
end rtl;
```

Ejercicios de análisis de reglas (10 minutos)

Reglas 1

```
library ieee;
use ieee.std_logic_1164.all;

entity entidad_1_7 is
port ( a1, a0       : in    std_logic;
       s3, s2, s1, s0 : buffer std_logic
       );
end;

architecture rtl of entidad_1_7 is
begin
  process (a1, a0)
  begin
    if a1 = '0' and a0 = '0' then
      s0 <= '1';
    elsif a1 = '0' and a0 = '1' then
      s1 <= '1';
    elsif a1 = '1' and a0 = '0' then
      s2 <= '1';
    elsif a1 = '1' and a0 = '1' then
      s3 <= '1';
    end if;
  end process;
end architecture rtl; -- of entidad_1_7
```

Ejercicios de análisis de reglas

Reglas 2

```
process(A, B)
begin
  if A = '0' and B = '0'  then
    S <= S;
    S_neg <= S_neg;
  elsif A = '0' and B = '1'  then
    S <= '1';
    S_neg <= '0';
  elsif A = '1' and B = '0'  then
    S <= '0';
    S_neg <= '1';
  else
    S <= '1';
    S_neg <= '1';
  end if;
end process;
```

Analice cuidadosamente el código para contestar la siguiente cuestión:

a. ¿Cumple el código con las reglas de modelado de circuitos combinacionales simples?

b. ¿El circuito modelado por el proceso es un latch o, por el contrario, un circuito combinacional simple?

Ejercicios de análisis de reglas

Reglas 3

El código del siguiente proceso pretende modelar el funcionamiento de un decodificador binario de 2 a 4 líneas con entrada de habilitación activa a nivel alto. ¿Es correcto el modelo?

```
process(ena, Din)
 begin
   if ena = '1' then
     case Din is
       when "00"   => Dout <= "0001";
       when "01"   => Dout <= "0010";
       when "10"   => Dout <= "0100";
       when others => Dout <= "1000";

     end case;
   end if;
 end process;
```

Ejercicios de modelado y simulación (40 minutos)

Grupos 1 y 2

Modelado y simulación de un circuito combinacional, detector_bcd, cuya salida de un bit, es_bcd, se activa, a nivel alto, cuando la combinación presente en un dato de entrada de cuatro bits, dato_in, corresponde a un código BCD.

Grupos 3 y 4

Modelado y simulación de un circuito combinacional, voter, cuya salida de un bit, S, se activa cuando en su entrada X, de tres bits, hay más unos que ceros.

Realización del modelo y test-bench en grupo

Ejercicios de prototipado (15 minutos)

Realización individual de los modelos del ejercicio anterior en la tarjeta de prototipado MAX1000.

Ejercicios de modelado y simulación (25 minutos)

Grupos 1 y 2

Modelado y simulación de un circuito combinacional, abs_dif, que indique en su salida S, en binario natural, el valor absoluto de la diferencia entre el número de unos y ceros que hay en un dato de entrada, dato_in, de 4 bits

Grupos 3 y 4

Modelado y simulación de un circuito combinacional, llamado incdec, que dispone de una salida, Y, de 3 bits cuyo valor es el de la entrada, X, también de 3 bits, cuando la entrada de control, ctrl, de 2 bits vale “00”, X + 1 cuando ctrl vale “01”, X – 1 cuando ctrl vale “10” y cero (“000”) cuando ctrl vale “11”.

Cada grupo se dividirá en dos parejas. El modelo debe ser realizado por una pareja y el test-bench por la otra. Después debe ser verificado conjuntamente por el grupo completo