

ETSIST-UPM
Dpto. de Ingeniería Telemática y Electrónica

Diseño Digital 1

ATGP2
Enunciados

Ejercicios de identificación de modelos (15 minutos)

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
port(E : in     std_logic_vector(1 downto 0);
     S : buffer std_logic_vector(1 downto 0);
     C:  buffer std_logic);
end entity;

architecture rtl of circ is
begin
  process(E)
  begin
    case(E) is
      when "00"   =>
        S <= "01";
        C <= '0';

      when "01"   =>
        S <= "10";
        C <= '0';

      when "10"   =>
        S <= "11";
        C <= '0';

      when "11"   =>
        S <= "00";
        C <= '1';

      when others => null;
    end case;
  end process;
end rtl;
```

Ejercicios de identificación de modelos

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port(ena  : in     std_logic;
       ent  : in     std_logic_vector(3 downto 0);
       sal  : buffer std_logic_vector(1 downto 0));
end entity;

architecture rtl of circ is
begin
  process(ena, ent)
  begin
    if ent(3) = '1' then
      sal <= ena & ena;

    elsif ent(2) = '1' then
      sal <= ena &'0';

    elsif ent(1) = '1' then
      sal <= '0'& ena;

    else
      sal <= "00";

    end if;
  end process;
end rtl;
```

Ejercicios de identificación de modelos

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port(
    ent0 : in     std_logic_vector(3 downto 0);
    ent1 : in     std_logic_vector(3 downto 0);
    selec: in     std_logic;
    sal  : buffer std_logic_vector(3 downto 0)
      );
end entity;

architecture rtl of circ is
begin
  process(ent0, ent1, selec)
  begin
    if selec = '0'  then
      sal <= ent0;
    elsif selec = '1' then
      sal <= ent1;
    else
      sal <= "XXXX";
    end if;
  end process;
end architecture rtl;
```

Ejercicios de identificación de modelos

```
library ieee;
use ieee.std_logic_1164.all;

entity circ is
  port(sel:   in std_logic_vector(1 downto 0);
       e:     in std_logic_vector(3 downto 0);
       s:     buffer std_logic
     );
  end entity;

architecture rtl of circ is
begin
  process(sel, e)
    begin
      case sel is
        when "00" => s <= e(0);
        when "01" => s <= e(1);
        when "10" => s <= e(2);
        when "11" => s <= e(3);
        when others => s <= 'X';
      end case;
    end process;
  end rtl;
```

Ejercicios de identificación de modelos

```
process(a, b, c)
begin
  if a = '1' and b = '1' and c = '1' then
    x <= '0';
  else
    x <= '1';
end if;
end process;
```

```
process(a, b)
begin
  s0 <= (not a) and (not b);
  s1 <= a and (not b);
  s2 <= (not a) and b;
  s3 <= a and b;
end process;
```

Ejercicios de análisis de reglas (5 minutos)

El código del siguiente modelo de un circuito combinacional presenta una anomalía formal. Identifíquela y explique las consecuencias que tendría al ejecutar una simulación del modelo. Si se corrige la anomalía y se ejecuta una simulación, ¿En que se diferenciarían los resultados de esta simulación respecto a los de otra realizada antes de corregirla?

```
library ieee;
use ieee.std_logic_1164.all;

entity ejemplo is
port(A : in     std_logic;
     B:  in     std_logic;
     S:  buffer std_logic);
end entity;

architecture rtl of ejemplo is
begin
  process(A, B, S)
  begin
    if A = '1' and B = '0' then
      S <= '0';

    else
      S <= '1';
    end if;
  end process;
end rtl;
```

Ejercicios de modelado y simulación (60 minutos)

Grupos 1 y 2

Modelado y simulación de un de un circuito combinacional que activa su salida, **S**, a nivel alto, cuando el valor de su entrada **A**, de 4 bits, es mayor que 10 y el de su entrada **B**, también de 4 bits, es menor que 2. **A** y **B** codifican números en binario natural.

Grupos 3 y 4

Modelado y simulación de un circuito combinacional, **convertidor**, cuya salida de 4 bits, **BCD**, codifica en decimal el valor absoluto de la entrada **ca2** de 4 bits, que codifica números en complemento a 2.

Realización del modelo y test-bench en grupo

Ejercicios de prototipado (20 minutos)

Realización individual de los modelos del ejercicio anterior en la tarjeta de prototipado MAX1000