DISEÑO DIGITAL 1.

TÍTULO DE LA ACTIVIDAD: **Modelado y Simulación de Circuitos Secuenciales (I)**	**CÓDIGO:** **ANP4**

FECHA:			
NOMBRE:		APELLIDOS:	

MODALIDAD:	Libre. Ejercicios.	TIPO:	No presencial	DURACIÓN:	60 minutos

CALENDARIO:	Antes de la sesión presencial S7	REQUISITOS:	Conocimientos adquiridos en Electrónica 2. Modelado VHDL de circuitos secuenciales. ModelSim. Quartus Prime. Testbenches.

CRITERIO DE ÉXITO:	Modelo y *testbench* correctos

COMENTARIOS E INCIDENCIAS:

TIEMPO DEDICADO:	minutos	AUTOEVALUACIÓN: [entre 0 y 10 puntos]	No procede

Introducción


Esta actividad está dividida en dos partes. En la primera modelará en VHDL el comportamiento de un circuito secuencial sencillo. En la segunda simulará, mediante la herramienta *ModelSim*, el modelo anterior, para lo cual deberá escribir el correspondiente *testbench* para el circuito.

PARTE I. Modelo VHDL del Circuito

Deberá escribir el modelo de un circuito secuencial, llamado *reg_bidir*, que es un registro de desplazamiento bidireccional de 4 bits cuyas entradas y salidas son:

- Entrada de *reset* asíncrono *RST_an* activa a nivel bajo
- Entrada de reloj *CLK* activo en flanco de subida
- Entrada de carga en paralelo *LOAD* activa a nivel alto. Cuando esta entrada se activa el registro carga el dato presente en su entrada de datos, en caso contrario el registro desplaza el dato que tiene almacenado
- Entrada de selección de la dirección de desplazamiento *R_L*. Al desplazar, el registro lo hará a izquierdas cuando *R_L* = 0 o a derechas en caso contrario. Se entenderá que los bits más significativos son los que están más a la izquierda y los menos significativos los que están más a la derecha. Al desplazar a izquierdas se cargará un 0 en el LSB y al desplazar a derechas se cargará un 0 en el MSB
- Entrada de datos en paralelo (4 bits) *D*
- Salida de datos en paralelo (4 bits) *Q*

El siguiente cronograma muestra el funcionamiento del registro.



Trabajando siempre dentro del directorio *ANP4* y respetando la estructura de directorios de la asignatura, deberá crear, en la herramienta *ModelSim*, un nuevo proyecto al que llamará *reg_bidir* y al que añadirá el fichero *reg_bidir.vhd* que contendrá la descripción del circuito.

Con esto termina la primera parte de esta actividad.

PARTE II. Simulación

Para simular el circuito deberá generar un *testbench* para el mismo. En este caso se pide que genere un *testbench* para el circuito que aplique la secuencia de test dada en el ejemplo de funcionamiento anterior.

El fichero con el *testbench* debe llamarse *reg_bidir_tb.vhd*. Guarde también el formato del visor de formas de onda en un fichero llamado *wave.do*.

Finaliza aquí la segunda y última parte de esta actividad.