DISEÑO DIGITAL 1.

TÍTULO DE LA ACTIVIDAD: **Modelado y Simulación de Circuitos Secuenciales (II)**	**CÓDIGO:** **ANP5**

FECHA:			
NOMBRE:		APELLIDOS:	

MODALIDAD:	Libre. Ejercicios.	TIPO:	No presencial	DURACIÓN:	90 minutos

CALENDARIO:	Antes de la sesión presencial S7.	REQUISITOS:	Conocimientos adquiridos en Electrónica 2. Modelado VHDL de circuitos secuenciales. ModelSim. Quartus Prime. Testbenches.

CRITERIO DE ÉXITO:	Modelo y *testbench* correctos

COMENTARIOS E INCIDENCIAS:

TIEMPO DEDICADO:	minutos	AUTOEVALUACIÓN: [entre 0 y 10 puntos]	No procede

Introducción

Esta actividad está dividida en dos partes. En la primera modelará en VHDL el comportamiento de un flip-flop tipo T. En la segunda simulará el modelo con un test INCORRECTAMENTE codificado, con el propósito de que asimile la necesidad de emplear sentencias WAIT UNTIL para la definición de estímulos en los test de circuitos secuenciales; tendrá, además, que realizar una versión correcta del test.

PARTE I. Modelo VHDL del Circuito

Deberá escribir el modelo de un circuito secuencial, llamado *tff_s*, que es un *flip-flop* tipo *T* con *set* síncrono cuyas entradas y salidas son:


- Entrada de *reset* asíncrono n*Rst* activa a nivel bajo
- Entrada de reloj *clk* activa en flanco de subida
- Entrada de set síncrono *set* activa a nivel alto.
- Entrada de *toggle t*
- Salida de dato *q*

Trabajando siempre dentro del directorio *ANP5* y respetando la estructura de directorios de la asignatura deberá crear, en la herramienta *ModelSim*, un nuevo proyecto al que llamará *tff_s* y al que añadirá el fichero *tff_s.vhd* que contendrá la descripción del circuito.

Una vez que haya realizado el modelo, compárelo con la solución codificada en *tff_s_sol.vhd* que se le proporciona dentro del fichero comprimido de la actividad (*ANP5.zip*). Emplee el modelo contenido en *tff_s_sol.vhd* para realizar la segunda parte de la actividad.

PARTE II. Simulación

En primer lugar, dibuje, sobre el cronograma adjunto, la señal de salida correspondiente al flip-flop tipo T modelado en la primera parte de la actividad.



A continuación debe simular el modelo del flip-flop tipo T empleando el *test-bench* (*test_tff_s.vhd*) incluido en el fichero comprimido de la actividad: antes de realizar la simulación debe revisar el código que determina la forma de los estímulos de la simulación; dicho código, que pretende reproducir exactamente los estímulos del cronograma que acaba de completar, es INCORRECTO.

Debe realizar la simulación, comparar los resultados de la misma con la respuesta que ha dibujado en el cronograma y determinar la causa de las discrepancias entre ambos resultados; para esto último puede resultarle de ayuda la actividad AIP6, en concreto, la parte en que se discute el uso de sentencias WAIT FOR y WAIT UNTIL para la realización de *test-benches* de circuitos secuenciales.

Para terminar la actividad, modifique el código del *test-bench*, para que la respuesta del modelo en la simulación se corresponda con la obtenida en el cronograma, y realice una simulación para comprobar que ha codificado correctamente las pruebas.