DISEÑO DIGITAL 1.

TÍTULO DE LA ACTIVIDAD: **Ejercicios de repaso de contadores y autómatas.**	**CÓDIGO:** **AR2**

FECHA:			
NOMBRE:		APELLIDOS:	

MODALIDAD:	Individual. Ejercicios.	TIPO:	No presencial	DURACIÓN:	120 minutos

CALENDARIO:	Antes de la sesión presencial S7.	REQUISITOS:	Conocimientos adquiridos en Electrónica 2.

CRITERIO DE ÉXITO:	

COMENTARIOS E INCIDENCIAS:

TIEMPO DEDICADO:	minutos	AUTOEVALUACIÓN: [entre 0 y 10 puntos]	No procede

Introducción

Esta actividad debe servirle para repasar conceptos sobre diagramas de estados y arquitectura de autómatas y contadores que adquirió en la asignatura "Electrónica II". Lea el texto que sigue a continuación, en el que encontrará un resumen muy esquemático de estos conceptos, y realice los ejercicios que se le proponen para comprobar si los domina. De no ser así, debe repasar el material disponible en Moodle junto a este enunciado (transparencias sobre diseño de diagramas de estados y el texto "Contadores") que utilizó en sendas actividades de la asignatura "Electrónica II".

Autómatas. Diagrama de estados y arquitectura general.

Un autómata es un circuito secuencial cuyo *estado* evoluciona en el tiempo de una determinada manera en función de la secuencia de señales de entrada que recibe. El autómata genera además unas señales de salida que pueden ser función únicamente del estado en el que se encuentra, o del estado y de las entradas en cada instante. En el primer caso se dice que estamos ante un *autómata de Moore*, y en el segundo ante un *autómata de Mealy*.

Existen varias formas de representar cuál será la evolución de un autómata (es decir, cuál será su siguiente estado) a partir del estado en que se encuentra y los datos presentes en las entradas. Una de ellas, de tipo gráfico, es el *diagrama de estados*. En la Figura 1 puede ver un ejemplo de diagrama de estados de autómatas de Moore y de Mealy.




Figura 1: Ejemplos de diagrama de estados de Moore (izquierda) y de Mealy (derecha).

Cualquier circuito que implemente un autómata responde a la arquitectura general que se muestra en la Figura 2, compuesta por tres elementos:

1) Una *memoria* que almacena en cada instante la información de estado del autómata.
2) Una *lógica de cálculo del siguiente estado* que calcula cuál será el estado siguiente al actual en función de éste y del valor de las entradas.
3) Una *lógica de cálculo de la salida*en función del estado (autómata de Moore) o del estado y de las entradas (autómata de Mealy).




Figura 2: Arquitectura general de un autómata de Moore (izquierda) y de Mealy (derecha).

Recordará que en la asignatura "Electrónica II" aprendió una metodología para diseñar e implementar un autómata a partir de la especificación de su funcionamiento. Más adelante aprenderá cómo adaptar esta metodología para diseñar e implementar autómatas utilizando VHDL.

Arquitectura de contadores

Un contador es un autómata de Moore diseñado para que recorra una *secuencia* de estados en un orden determinado. El número de estados que componen la secuencia es el *módulo* del contador. El ejemplo clásico es el contador binario, en el que la secuencia de cuenta consiste en los números desde 0 hasta 2^N-1 codificados en binario natural, siendo N el número de bits que contiene la memoria de estado. La Figura 3 muestra un cronograma con un ejemplo de funcionamiento de un contador binario de 2 bits yel diagrama de estados y la interfaz (el símbolo) de dicho contador.




Figura 3: Cronograma, diagrama de estados y símbolo de un contador binario básico de dos bits.

En algunos casos es preferible diseñar un autómata sin utilizar la metodología general que aprendió en "Electrónica II" o, como en el caso de los contadores, es inviable utilizarla salvo en los casos más sencillos. Para diseñar contadores con más estados es posible recurrir a una arquitectura general como la mostrada en la Figura 4, basada en un registro y un incrementador.




Figura 4: Arquitectura general de un contador binario básico.

Es habitual que los contadores tengan algunas entradas y salidas adicionales que permiten modificar o extender su funcionamiento. Algunos de los ejemplos más habituales son:

- Entrada de habilitación. Cuando está inactiva hace que el estado del contador no cambie aunque llegue un flanco activo de reloj. Puede afectar también al funcionamiento de otras entradas.
- Entrada de reset (puesta a cero) síncrono. Al activarse hace que el contador vaya a su estado inicial al llegar el siguiente flanco activo de reloj. Puede requerir o no la activación de la entrada de habilitación, si existe.
- Salida de fin de cuenta. Se activa cuando el contador se halla en su último estado de cuenta. Puede activarse siempre que el contador está en este estado o sólo si además está activa la entrada de habilitación, si esta existe.

La Figura 5 muestra algunas arquitecturas correspondientes a contadores con distintas entradas y salidas adicionales.




Figura 5: Arquitecturas de contadores con entrada de habilitación (a),con reset síncrono (b) y con salida de fin de cuenta controlada (c) y no controlada (d) por una entrada de habilitación.

Es posible también construir a partir de un contador binario de módulo máximo (2N, siendo N el número de bits del contador) un contador de módulo M, con M < 2N. La
Figura 6 muestra las arquitecturas de un contador módulo M y de un contador de módulo programable.




Figura 6: Arquitecturas de contadores módulo M (izquierda) y de módulo programable (derecha).

Es habitual también utilizar varios contadores con entrada de habilitación y salida de fin de cuenta para extender el módulo de cuenta y/o para construir contadores cuya secuencia de cuenta no corresponde a binario natural. Un ejemplo típico es la construcción de contadores decimales (BCD) de varios dígitos a partir de contadores binarios módulo 10 (que también pueden considerarse contadores BCD de un dígito), tal como se muestra en la Figura 7.





Figura 7: Arquitectura de un contador decimal (BCD).

Ejercicios sobre diagramas de estado


Ejercicio 1.

Dado el autómata caracterizado por el diagrama de estados de la figura, complete el cronograma adjunto. El flanco activo para este autómata es el de subida.




Ejercicio 2.

Dado el autómata caracterizado por el diagrama de estados de la figura siguiente, complete el cronograma adjunto. El flanco activo del reloj que gobierna el autómata es el de subida.




Ejercicio 3.

Dibuje el diagrama de estados de un autómata de Moore que tiene una única entrada de un bit (D) y una única salida también de un bit (S). Este autómata deberá activar su salida durante un ciclo de reloj al terminar un pulso a nivel alto de la entrada, siempre que ese pulso haya durado exactamente 2 ó 3 ciclos de reloj. Suponga que la señal de entrada sólo varía en los flancos activos del reloj del sistema. Puede ver un ejemplo del funcionamiento del autómata en el siguiente cronograma:



Ejercicio 4.

Dibuje el diagrama de estados de un autómata de Moore que tiene una entrada síncrona de un bit (E) y una salida también de un bit (S). Este autómata deberá activar su salida (a nivel alto) durante un ciclo de reloj cuando reciba por la entrada E las secuencias “010” ó “011”. El autómata deberá detectar secuencias solapadas; es decir, si se recibe la secuencia “01011” debe detectar tanto la secuencia formada por los tres primeros dígitos como la formada por los tres últimos, de modo que el tercer dígito es a la vez el último de la primera secuencia y el primero de la segunda. Puede ver un ejemplo del funcionamiento del autómata en el siguiente cronograma:





Ejercicios sobre contadores

Ejercicio 5.

El circuito de la figura es un contador binario ascendente de 4 bits de módulo 10, siendo su cuenta de 0 a 9. Este contador posee entradas de habilitación de reloj (CLK_EN) y reset síncrono (RST) de modo que RST **requiere** que el contador esté habilitado para ponerlo a 0. Además el contador posee una salida de fin de cuenta (FDC) que se activa a nivel alto cuando el contador alcanza el valor 9. Esta salida no requiere que el contador esté habilitado para activarse.


Complete el cronograma adjunto correspondiente al funcionamiento del circuito de la figura. Represente la información de los buses en hexadecimal.






Ejercicio 6.

El circuito de la figura está basado en un contador binario ascendente de 4 bits:



Complete el siguiente cronograma, correspondiente al circuito de la figura.



Responda a las siguientes preguntas sobre el circuito:

1) ¿Cuál es el módulo del contador así diseñado?

2) ¿Cuál es el período de la señal EOC?

3) ¿Cuál es el cociente entre el período de la señal EOC y el período del reloj del sistema?


Con relación al contador binario “cont”, indique:


4) ¿Cuál es su módulo?

5) ¿Cuántos flip-flops tiene?

Ejercicio 7.


Diseñe un contador síncrono de 8 bits, con habilitación de reloj y reset síncrono, a partir de dos contadores síncronos de 4 bits, con entradas de habilitación de reloj y de reset síncrono y salida de fin de cuenta (que no requiere habilitación), como los mostrados en la figura. Complete para ello dicha figura.






Ejercicio 8.

El subsistema de la figura es un contador BCD con habilitación de reloj (CK_EN) y salida de fin de cuenta (FDC, **no requiere** habilitación), ambas activas a nivel alto. Utilizándolo como base, diseñe un contador BCD de 3 dígitos con entrada de habilitación (ENA) y salida de fin de cuenta (FDC_BCD, requiere habilitación), ambas activas a nivel alto. Utilice las puertas lógicas que considere necesario y conexiones por etiquetas.




Ejercicio 9.

Complete el cronograma adjunto correspondiente al funcionamiento de un contador reversible de cuatro bits (Q_3 a Q_0), módulo doce (los estados de la cuenta son del cero al once, ambos inclusive), con: entrada de sentido de cuenta (*U/D*, cuenta ascendente si *U/D* = 1 y descendente en caso contrario); entrada de habilitación de reloj (*CKE*); *reset* asíncrono (*anRST*); salida de fin de cuenta (*TC*, requiere ser habilitada por *CKE*) y reloj (*CLK*). Todas las señales son activas a nivel alto, excepto *anRST*. El contador es activo en flanco de subida.




Soluciones


Ejercicio 1




Ejercicio 2




Ejercicio 3




Ejercicio 4



Ejercicio 5



Ejercicio 6



1) ¿Cuál es el módulo del contador así diseñado? **11**

2) ¿Cuál es la el período de la señal EOC? **2,2 µs**


3) ¿Cuál es el cociente entre el período de la señal EOC y el período del reloj del sistema? **11**

Con relación al contador binario “cont”, indique:


4) ¿Cuál es su módulo? **16**

5) ¿Cuántos flip-flops tiene? **4**

Ejercicio 7



Ejercicio 8



Ejercicio 9

