# INC - Návrh číslicových systémov Projekt: UART-přijímací část

Pavel Kratochvíl (xkrato61) April 2021

### 1 Návrh automatu (Finite State Machine)

#### 1.1 Schéma automatu

Legenda:

- Stavy automatu: WAIT\_START, WAIT\_FIRST, RECEIVE\_DATA, WAIT\_STOP, DATA\_VALID
- Vstupné signály: DIN, CLK, RST, CNT, CNT2
- Moorove výstupy: CNT\_EN, RX\_EN, DT\_VLD

#### 1.2 Popis funkcie:

Môj UART receiver pozostáva z konečného automatu popisujúceho zmeny stavov a samotného prijímača, ktorý nachádza štart a stop bit a ukladá prijaté dátove bity do registra. V konečnom automate je definovaných 5 stavov:

- 1. WAIT\_START(begin) očakáva START bit (log. 0)
- 2. WAIT\_FIRST po START bite počíta 16 následujúcich hodinových cyklov do začiatku prenosu
- 3. RECEIVE\_DATA po každých 16 bitoch zaznamená hodnotu DIN vstupu a priradí do DOUT
- 4. WAIT\_STOP po ôsmich dátových bitoch čaká 16 hodinových cyklov
- 5. DATA\_VALID na jeden hodinový cyklus aktivuje výstup DOUT\_VLD a vráti sa do 1. stavu

K automatu je pripojený asynchrónny vstup RST, po ktorého spustení sa počítadlá cyklov vymažú a automat sa vráti do begin stavu.




Figure 1: Graf konečného stavového automatu

# 2 Snímok obrazovky so simuláciou:




Figure 2: Simulácia pribehu v Modelsim-e

## 3 RTL schéma obvodu:




Figure 3: Schéma obvodu