University of Guilan Computer Engineering Department

Advanced VLSI Project Spring 2024

نكات مهم:

- رسم کنید. LEdit چینش مدارهای زیر را به کمک ابزار LEdit
- برای هر مدار تست DRC را انجام دهید و خطاهای احتمالی را رفع کنید.
- ۳) سپس مدار را Extract کنید و توسط ابزار Hspice یا T-spice شبیه سازی کنید.
- ۴) یک فایل گزارش ایجاد نموده و عکس مدار، عکس نتیجه تست DRC و عکس شبیه سازی ها را برای هر مدار در آن قرار دهید.
- ۵) کل پوشههای مربوط به فایلهای پیادهسازی و شبیهسازی و گزارش را در **یک فایل zip** شده قرار دهید، نام آن را به نام "AVLSI_Layout_Name" تغییر دهید.
 - ۶) فقط یک فایل zip شده تا ۱۲ تیر، به آدرس زیر ارسال کنید (زمان تحویل حضوری روز ۱۳ تیر خواهد بود).

https://www.dropbox.com/request/rtuEwimuc9MwJmcIYWSX

مدار زیر را توسط ابزار Ledit طراحی کنید. سپس تست Extract ،DRC و شبیهسازی کنید و موارد خواسته شده را در گزارش قرار دهید.





Figure 2. Logic Diagram of 2-Bit Magnitude Comparator

University of Guilan Computer Engineering Department

برای مثال، پیادهسازی زیر مربوط به یک full_adder میباشد.



مهلت تحویل: ۱۲ تیر ۱۴۰۳، تا ساعت ۵۵:۲۳

ارسال فقط یک فایل zip. با فرمت نام زیر به این لینک (نامتان را فراموش نکنید):

Lastname_Firstname_Layout_VLSI.zip https://www.dropbox.com/request/rtuEwimuc9MwJmcIYWSX

> موفق باشید حسین محمد گنجی، مهسا غلامی مهدی امینیان