TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN – ĐHQG-HCM
KHOA KỸ THUẬT MÁY TÍNH

IT012 – TỔ CHỨC VÀ CẤU TRÚC MÁY TÍNH II

LAB 02

ỨNG DỤNG CỦA MẠCH SỐ

Họ và tên	Nguyễn Công Hùng	**MSSV**	25520635
Lớp	IT012.R11.2	**Ngày thực hành**	12/10/2026
Tự chấm	10/10	**Link git**	https://github.com/rauh2404-ux/IT012

1. Tổng quan buổi thực hành

Sinh viên dùng phần mềm **Logisim** để biến kiến thức Chương 4 (mạch số, mạch tổ hợp, mạch tuần tự, latch, flip-flop, thanh ghi) và Chương 5 (bộ cộng, ALU, bộ chọn, bộ so sánh, bộ giải mã, tập thanh ghi) thành một bài toán xuyên suốt: **tự xây một datapath 8 bit của CPU thu nhỏ**, từng khối một, theo chu trình **dự đoán – dựng mạch – quan sát – giải thích**.

Sau buổi thực hành, Sinh viên có thể:

- Thiết kế và dựng bộ cộng/trừ từ cổng luận lý theo quy trình 4 bước (bảng chân trị → biểu thức → tối ưu → sơ đồ), đọc được các **cờ** Z, N, C, V và phát hiện **tràn số**.
- Dựng **ALU 8 bit** từ bộ chọn (MUX), bộ cộng/trừ và cổng luận lý; dùng ALU để so sánh hai số và chỉ ra **giới hạn** của quy tắc so sánh bằng phép trừ.
- Phân biệt **latch** (tích cực theo mức) với **flip-flop** (tích cực theo cạnh) bằng dạng sóng; tự dựng D latch và ghép hai latch thành D flip-flop.
- Giải thích vì sao thanh ghi dùng flip-flop và vì sao vòng hồi tiếp "thanh ghi → ALU → thanh ghi" vẫn hoạt động đúng.
- Dựng **tập thanh ghi 4 × 8 bit**, ghép với ALU thành đường dữ liệu và điều khiển bằng tay để chạy một chương trình ngắn (C = A + B, hoán đổi hai thanh ghi).

Phần	Nội dung	Thời gian gợi ý	Điểm
Phần 0	Làm quen bus nhiều bit, mạch con, clock; kiểm tra môi trường	15 phút	
TN 1	Bộ cộng/trừ 4 bit	45 phút	2,0
TN 2	ALU 8 bit và bộ so sánh	45 phút	1,5
TN 3	Mạch tuần tự: D latch, D flip-flop	45 phút	3,0
TN 4	Tập thanh ghi và đường dữ liệu 8 bit	60 phút	3,0
Kết	Tổng kết, phản tư, nộp bài	15 phút	0,5
Tổng		**225 phút**	**10,0**

Quy ước làm bài

- **Ô nền vàng nhạt** là chỗ Sinh viên điền hoặc trả lời trực tiếp vào file này (gõ chữ, hoặc dán ảnh chụp màn hình vào khung nét đứt).
- Ký hiệu: NOT là dấu phẩy trên (A'); AND viết liền hoặc A·B; OR là A + B; XOR là A ⊕ B. Số thập lục phân viết 0x3C. Với bus nhiều bit, A[7] là bit trọng số cao nhất (MSB). Số có dấu dùng biểu diễn **bù 2** (Chương 2).
- Mỗi thí nghiệm theo chu trình **DỰ ĐOÁN → QUAN SÁT → GIẢI THÍCH**. Ghi dự đoán **trước** khi mô phỏng; dự đoán sai **không bị trừ điểm**, phần giải thích vì sao sai mới được chấm.
- Các mạch con (subcircuit) tạo ở thí nghiệm trước được **dùng lại** ở thí nghiệm sau. Đặt tên đúng quy ước và không xoá.

PHẦN 0 — Làm quen bus, mạch con và clock (15 phút)

Sinh viên đã dùng Logisim ở Lab 01; phần này chỉ bổ sung các kỹ năng mới cho mạch nhiều bit và mạch tuần tự. Giảng viên hướng dẫn nhanh theo tài liệu *Hướng dẫn sử dụng Logisim*. Sinh viên tự đánh dấu ☑ khi thực hiện được từng kỹ năng (bỏ qua nếu đã thành thạo).

☑	Kỹ năng	Gợi ý
☑	Tạo project mới; đặt tên circuit đầu tiên là **Warmup**; lưu file **IT012_Lab02_<MSSV>.circ**	Mỗi thí nghiệm dùng các circuit riêng trong **cùng một file** (Project ▸ Add Circuit); tên circuit theo quy ước ở đầu mỗi thí nghiệm.
☑	Đặt Input Pin / Output Pin **nhiều bit** (thuộc tính Data Bits); đổi từng bit bằng Poke tool	Pin 8 bit hiển thị 8 ô bit. Dùng **Probe** (thư viện Wiring) và đổi thuộc tính **Radix** để đọc ở dạng nhị phân, thập lục phân, thập phân có dấu.
☑	Dùng **Splitter** để tách bus thành từng dây và ghép các dây thành bus	Fan Out = số dây, Bit Width In = độ rộng bus. Kiểm tra thứ tự bit (bit 0 là LSB).
☑	Tạo **mạch con**: dựng một circuit, rồi kéo circuit đó từ ngăn Explorer vào circuit khác như một linh kiện	Vị trí các pin trong circuit quyết định vị trí các chân của linh kiện; đặt nhãn pin rõ ràng.
☑	Dùng linh kiện có sẵn: **Plexers** (Multiplexer, Decoder), **Arithmetic** (Adder, Subtractor), **Memory** (D Flip-Flop, Register)	Chọn linh kiện rồi chỉnh Data Bits, Select Bits ở ngăn thuộc tính (góc dưới bên trái).
☑	Điều khiển mạch tuần tự: đổi tay một Input Pin **CLK**; dùng **Simulate ▸ Reset Simulation** để đưa mạch về trạng thái ban đầu	Cạnh lên xảy ra khi Poke CLK từ 0 lên 1. Với linh kiện Clock (Wiring), mỗi lần Simulate ▸ Tick Once đổi Clock một nửa chu kỳ.

☑	Kỹ năng	Gợi ý
☑	(Tuỳ chọn) Xem dạng sóng: **Chronogram** (Logisim-evolution) hoặc cửa sổ **Simulate ▸ Logging** (Logisim 2.7.x)	Tuỳ phiên bản; không bắt buộc, dùng để kiểm tra lại Bảng 10 ở TN 3.
☑	Chụp màn hình mạch và dán vào khung ảnh của file này	Chụp cả mạch lẫn nhãn ngõ vào/ngõ ra và giá trị đang hiển thị.

Phiên bản Logisim đang dùng	Logisim-evolution v5.0.0

Đọc màu dây và giá trị trong Logisim

Xanh lá sáng = 1 · **Xanh lá đậm** = 0 · **Xanh dương** = chưa xác định / chưa được điều khiển · **Đỏ** = lỗi/xung đột · **Cam** = hai đầu dây lệch số bit.

Ở mạch **tuần tự**, ngay sau khi mở file hoặc Reset Simulation, giá trị đang lưu có thể **chưa xác định** và hiển thị là **x** (hoặc dây xanh dương) cho đến khi mạch được ghi lần đầu. Đó là hành vi bình thường, không phải lỗi; nếu phiên bản Logisim của Sinh viên hiển thị khác, hãy ghi lại điều quan sát được.

Bước 0 – Kiểm tra nhanh. Trong circuit **Warmup**, đặt hai Input Pin 8 bit **A**, **B**, một **Adder** (Arithmetic, Data Bits = 8), một Output Pin 8 bit **S** và một Probe. **Dự đoán** S (viết hex) bằng tay trước khi Poke, rồi đọc S ở dạng thập phân **không dấu** và **có dấu** (bù 2).

A	B	S = A + B (hex)	S không dấu	S có dấu (bù 2)
0x20	0x0F	0x2F	47	47
0x7F	0x01	0x80	128	-128
0xFF	0x01	0x00	0	0
0x64	0x64	0xC8	200	-56

Circuit Warmup chỉ để làm quen, không nộp. Hãy để ý: cùng một dãy bit, hai cách đọc cho hai giá trị khác nhau; Thí nghiệm 1 sẽ trả lời "phần cứng báo cho phần mềm biết kết quả có đáng tin hay không" bằng cách nào.

THÍ NGHIỆM 1 — Bộ cộng/trừ 4 bit và các cờ trạng thái

Thời lượng gợi ý: 45 phút · Circuit: **FA, ADDSUB4** · Điểm: 2,0

> **Tình huống**
> Phép cộng là phép toán nền tảng của ALU: phép trừ, tăng/giảm và so sánh đều quy về bộ cộng. Sinh viên sẽ tự xây bộ cộng 4 bit từ cổng luận lý, biến nó thành bộ cộng/trừ, rồi tự thiết kế mạch **phát hiện tràn số** để biết khi nào kết quả 4 bit không còn đúng, thông tin mà CPU thật luôn cung cấp dưới dạng các cờ.

A. Bộ cộng toàn phần (FA) từ cổng luận lý

Bước 1.1 – Dự đoán. Cộng ba bit A + B + Cin cho kết quả từ 0 đến 3, viết được bằng hai bit (Cout S). Điền hai cột "dự đoán" của Bảng 1 bằng phép cộng số học, **chưa** dựng mạch.

DỰNG MẠCH **Bước 1.2.** Trong circuit **FA** (circuit mới), đặt 3 Input Pin **A, B, Cin** và 2 Output Pin **S, Cout**. Dựng theo slide: S = A ⊕ B ⊕ Cin; Cout = A·B + Cin·(A ⊕ B), dùng chung cổng A ⊕ B cho cả hai ngõ ra.

QUAN SÁT Dùng Poke tool (hoặc Analyze Circuit ▸ Table) để điền hai cột "đo".

Bảng 1. Bộ cộng toàn phần FA

A	B	Cin	S (dự đoán)	Cout (dự đoán)	S (đo)	Cout (đo)
0	0	0	0	0	0	0
0	0	1	1	0	1	0
0	1	0	1	0	1	0
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	1	0	1
1	1	0	0	1	0	1
1	1	1	1	1	1	1

Câu 1.1 (Phân tích). Cột Cout chính là hàm "có từ 2 ngõ vào trở lên bằng 1" mà slide Chương 4 dùng làm ví dụ thiết kế. Viết SoP tối giản của Cout (gom bìa Karnaugh 3 biến nếu cần) và tính C(B). So sánh với dạng Cout = A·B + Cin·(A ⊕ B) khi cổng A ⊕ B đã có sẵn để tạo S: tổng số cổng của cả mạch FA ở mỗi cách là bao nhiêu?

Trả lời: SoP tối giản của Cout = AB + ACin + BCin. C(B) = 3 + 2 + 2 + 2 = 9.

So sánh với dạng Cout = AB + Cin(A⊕B) khi cổng A⊕B đã có sẵn để tạo S, tổng số cổng của cả mạch FA ở mỗi cách là:
-Cách 1: SoP chuẩn: dùng 3 cổng AND và 1 cổng OR, S dùng 2 cổng XOR => tổng 6 cổng
-Cách 2: Tái sử dụng lại A⊕B: S dùng 2 cổng XOR, Cout dùng thêm 2 cổng AND và 1 cổng OR => tổng 5 cổng
Vậy cách 2 tiết kiệm được 1 cổng so với cách 1

Câu 1.2 (Phân tích). Đếm **số tầng cổng** (độ sâu) của mạch FA ở bước 1.2 trên hai đường đi: (a) từ **Cin** đến **Cout**; (b) từ **A hoặc B** đến **Cout**. Ghi cách đếm.

Trả lời:
Đi từ Cin đến Cout:
+ Số tầng cổng (độ sâu): 2 tầng
+ Cách đếm: Tín hiệu Cin đi trực tiếp qua cổng AND sau đó tới cổng OR và cuối cùng tới Cout

Đi từ A hoặc B đến Cout:
+ Số tầng cổng (độ sâu): 3 tầng
+ Cách đếm: Lấy theo đường đi dài nhất, tín hiệu đi qua cổng XOR, sau đó đi qua cổng AND rồi cuối cùng tới cổng OR để tới Cout.

B. Ghép thành bộ cộng 4 bit nối tiếp

DỰNG MẠCH **Bước 1.3.** Trong circuit **ADDSUB4**: Input Pin **A** (4 bit), **B** (4 bit), **SUB** (1 bit); Output Pin **S** (4 bit), **C** (1 bit). **Lần này chưa dùng SUB:** nối 4 mạch con FA liên tiếp (Cout của tầng i vào Cin của tầng i + 1; Cin của tầng 0 nối hằng 0). Dùng Splitter để tách A, B và gộp S. Đặt Probe (hoặc Output Pin tạm) cho ba dây nhớ **C1, C2, C3** giữa các tầng.

DỰ ĐOÁN Với ba phép cộng ở Bảng 2, dự đoán S, các bit nhớ và **số tầng mà bit nhớ đã lan qua** (bắt đầu đếm từ khi C1 = 1).

Bảng 2. Bit nhớ lan truyền trong bộ cộng 4 bit (Cin = 0)

A	B	S (nhị phân)	C1	C2	C3	Cout	Số tầng bit nhớ lan qua
0001	0001	0010	1	0	0	0	1
0111	0001	1000	1	1	1	0	3
1111	0001	0000	1	1	1	1	4

Câu 1.3 (Đánh giá). Với bộ cộng nối tiếp n bit, bit nhớ có thể phải đi qua tất cả các tầng. Dựa vào Câu 1.2, điền số tầng cổng của đường đi dài nhất (từ A[0]/B[0] đến Cout) ở Bảng 3 và rút ra công thức theo n. Nhận xét: vì sao CPU 32/64 bit thực tế không dùng thuần bộ cộng nối tiếp?

Bảng 3. Độ sâu của bộ cộng nối tiếp

n (số bit)	Số tầng FA mà bit nhớ đi qua	Số tầng cổng đến Cout
4	4	9
8	8	17
32	32	65
n	n	2n+1

Công thức, nhận xét:
Công thức:
+ Số tầng FA mà bit nhớ đi qua là n
+ Số tầng đến cổng Cout là 2n + 1
Nhận xét: Số tầng cổng của đường đi dài nhất (từ A[0]/B[0] đến Cout):
+ Tầng thứ 1: mất 3 cổng XOR, AND, OR.
+ (n-1) tầng tiếp theo: mỗi tầng mất 2 cổng AND, OR.
⇨ Tổng số tầng cổng: 3 + 2*(n-1) = 2n + 1.

CPU 32/64 bit không dùng thuần bộ cộng nối tiếp vì:
+ Độ trễ tăng tuyến tính theo n, khiến tín hiệu qua 65 – 129 tầng cổng gây chậm hệ thống.

C. Biến thành bộ cộng/trừ

Câu 1.4 (Hiểu). A − B có thể viết là A + (−B), mà theo Chương 2, −B = B' + 1 (bù 2). Từ đó giải thích vì sao chỉ cần thêm 4 cổng XOR (mỗi cổng nhận B[i] và SUB) và nối SUB vào Cin của tầng 0 là bộ cộng thành bộ cộng/trừ. Điều gì xảy ra ở hai trường hợp SUB = 0 và SUB = 1?

Trả lời:
A – B = A + (-B) = A + B’ + 1. Tín hiệu của SUB đóng vai trò làm cờ điều khiển.
Khi SUB = 0:
+ Chế độ cộng
+ Cổng XOR B[i] ⊕ 0 = B[i]
+ Cin = SUB = 0
⇨ Mạch thực hiện chế độ cộng: A + B + 0 = A + B.
Khi SUB = 1:
+ Chế độ trừ
+ Cổng XOR B[i] ⊕ 1 = B’[i]
+ Cin = SUB = 1
⇨ Mạch thực hiện: A + B’ + 1 = A + (-B) = A – B.

DỰNG MẠCH **Bước 1.4.** Thêm vào ADDSUB4: 4 cổng XOR cho B'[i] = B[i] ⊕ SUB; nối SUB vào Cin của tầng 0. Kiểm tra nhanh: SUB = 0, A = 0011, B = 0100 → S = 0111; SUB = 1, A = 0111, B = 0011 → S = 0100.


THÍ NGHIỆM 2 — ALU 8 bit và bộ so sánh: quy tắc nào luôn đúng?

Thời lượng gợi ý: 45 phút · Circuit: **ALU8, LT** · Điểm: 1,5

Tình huống

Một CPU chỉ cần **một** khối tính toán dùng chung cho nhiều phép toán: ALU. Sinh viên dựng ALU 8 bit theo bảng Opcode ở slide Chương 5 (Hình 1), rồi dùng chính ALU để **so sánh hai số** thay vì thiết kế bộ so sánh riêng, vì bảng chân trị của bộ so sánh hai số 8 bit có 2^16 hàng. Slide nêu quy tắc: "Y = A − B; Y[MSB] = 1 ⇒ A < B; Y[MSB] = 0 ⇒ A > B". Sinh viên sẽ **kiểm tra** quy tắc này có luôn đúng không.

A. Dựng ALU8 theo cấu trúc AU – LU – MUX



Hình 1. *Cấu trúc ALU 8 bit theo slide Chương 5. Opcode[1:0] chọn phép toán trong từng khối; Opcode[2] chọn khối AU hay LU.*

DỰNG MẠCH **Bước 2.1.** Trong circuit **ALU8**: Input Pin **A, B** (8 bit), **OP** (3 bit); Output Pin **R** (8 bit), **Z**. (a) **AU:** hai Adder (A + B, A + 1) và hai Subtractor (A − B, A − 1); hằng 1 lấy từ Constant 8 bit; chọn kết quả bằng Multiplexer 4:1 (8 bit) với Select = OP[1:0] (dùng Splitter tách OP). (b) **LU:** các cổng AND, OR, NOT, XOR có Data Bits = 8; chọn bằng một Multiplexer 4:1 khác với Select = OP[1:0]. (c) Multiplexer 2:1 (8 bit) chọn giữa AU và LU theo OP[2]. (d) **Z** = NOR của 8 bit R (Splitter + cổng NOR 8 ngõ vào).

Gợi ý: ngõ vào số k của Multiplexer được chọn khi Select = k. Hãy đối chiếu thứ tự nối với bảng Opcode ở slide (000: A + B, 001: A + 1, 010: A − B, 011: A − 1, 100: A & B, 101: A | B, 110: A', 111: A ⊕ B).

DỰ ĐOÁN Điền cột "dự đoán" của Bảng 6 bằng tay (hex, 8 bit) **trước khi** Poke.

QUAN SÁT **Ca 1:** A = 0x3C, B = 0x0F. **Ca 2:** A = 0x00, B = 0x01. Điền cột "đo" và cờ Z của Ca 2.

Bảng 6. Kiểm thử ALU8 với 8 Opcode

Opcode	Phép toán	Ca 1: R dự đoán	Ca 1: R đo	Ca 2: R dự đoán	Ca 2: R đo	Ca 2: Z
000	A + B	0x4B	0x4B	0x01	0x01	0

Opcode	Phép toán	Ca 1: R dự đoán	Ca 1: R đo	Ca 2: R dự đoán	Ca 2: R đo	Ca 2: Z
001	A + 1	0x3D	0x3D	0x01	0x01	0
010	A − B	0x2D	0x2D	0xFF	0xFF	0
011	A – 1	0x3B	0x3B	0xFF	0xFF	0
100	A & B	0x0C	0x0C	0x00	0x00	1
101	A | B	0x3F	0x3F	0x01	0x01	0
110	A'	0xC3	0xC3	0xFF	0xFF	0
111	A ⊕ B	0x33	0x33	0x01	0x01	0

Câu 2.1 (Phân tích). Ở Ca 2, phép nào cho R = 0xFF? Giá trị đó là 255 hay −1? ALU có "biết" điều đó không? Z = 1 ở phép nào, và Z = 1 có đồng nghĩa với "hai toán hạng bằng nhau" không?

Trả lời: Phép cho R = 0xFF là phép A – B, A – 1, A'. Giá trị 0xFF là 255 nếu trong trường hợp unsigned, là -1 nếu trong trường hợp bù 2, ALU không biết điều này, việc biết được giá trị là 255 hay -1 đều do người lập trình quyết định hoặc tầng xử lý ở phía trên.
Z = 1 ở phép A & B, Z = 1 không đồng nghĩa với hai toán hạng bằng nhau, nó chỉ khẳng định phép tính R hiện tại là bằng 0.

Câu 2.2 (Áp dụng). ALU này không có phép "chép" (MOV: R = A). Đề xuất **hai** cách dùng đúng ALU này để có R = A (ghi Opcode và giá trị cần đặt cho B). Cách nào dùng được khi ta **chỉ chọn được thanh ghi** cho A và B, không đặt được hằng số? (Sẽ dùng ở Thí nghiệm 4.)

Trả lời:
Có thể dùng hai cách để có R = A:
- Cách 1: Chọn Opcode 101 (A | B) và đặt B = 0x00. Khi đó R = A | 0 = A.
- Cách 2: Chọn Opcode 111 (A ⊕ B) và đặt B = 0x00. Khi đó R = A ⊕ 0 = A. (Hoặc dùng Opcode 000 (A + B) với B = 0x00).

Cách dùng được khi chỉ chọn thanh ghi cho A và B (không đặt được hằng số):
- Chọn cùng một thanh ghi cho cả A và B (B = A), sau đó chọn Opcode 101 (A | B) hoặc Opcode 100 (A & B). Khi đó R = A | A = A (hoặc R = A & A = A)..

B. So sánh hai số bằng ALU

DỰ ĐOÁN Với 6 cặp (A, B) ở Bảng 7, tính R = A − B trên **8 bit**, rồi điền cột "Quy tắc slide kết luận" (dùng <, =, >). Điền hai cột "Thực tế" theo hai cách hiểu: A, B là số **có dấu** (bù 2) và là số **không dấu**.

QUAN SÁT Đặt Opcode = 010 trên ALU8, ghi R, Z, R[7] của từng cặp. Cột **LT đo** để trống, sẽ điền sau Bước 2.3.

Bảng 7. So sánh bằng phép trừ

A	B	R = A − B (đo)	Z	R[7]	Quy tắc slide kết luận	Thực tế (có dấu)	Thực tế (không dấu)	LT đo
0x05	0x07	0xFE	0	1	A < B	A < B	A < B	1
0x09	0x09	0x00	1	0	A = B	A = B	A = B	0
0x64	0x9C	0xC8	0	1	A < B	A > B	A < B	0
0x9C	0x64	0x38	0	0	A > B	A < B	A > B	1
0xC8	0x0A	0xBE	0	1	A < B	A < B	A > B	1
0x0A	0xC8	0x42	0	0	A > B	A > B	A < B	0

Câu 2.3 (Phân tích). Tìm các dòng mà quy tắc slide cho kết luận **sai**. Với mỗi dòng sai, nêu nguyên nhân (gợi ý: phép trừ 8 bit có bị tràn không? A và B đang được hiểu là số có dấu hay không dấu?). Quy tắc ở slide chỉ đáng tin trong điều kiện nào?

Trả lời:
Quy tắc slide cho kết luận sai ở 4 dòng: 3, 4, 5, 6.

- Nguyên nhân:
  + Với hai dòng 3, 4: Phép trừ số có dấu bị tràn số (Overflow), làm cho bit R[7] bị đảo ngược và không phản ánh đúng dấu thực của kết quả.
  + Với hai dòng 5, 6: Bit R[7] chỉ dùng cho số có dấu, không dùng để so sánh số không dấu. So sánh không dấu cần dựa vào cờ nhớ/mượn (Carry C) thay vì R[7].

- Quy tắc ở slide chỉ đáng tin trong điều kiện:
  A, B là số có dấu (Signed) và phép trừ A - B không xảy ra hiện tượng tràn số.

THIẾT KẾ **Bước 2.2 – Sửa quy tắc cho số có dấu.** Thiết kế mạch **LT** (A < B, số có dấu) chỉ dựa vào ba bit A[7], B[7], R[7] (R = A − B). Gợi ý: nếu A và B cùng dấu thì phép trừ không bao giờ tràn nên LT = R[7]; nếu khác dấu thì LT phụ thuộc dấu của A. Điền Bảng 8, bìa Karnaugh, rồi viết biểu thức tối giản.

Bảng 8. Bảng chân trị của LT(A7, B7, R7)

A7	B7	R7	LT (A < B có dấu)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1

A7	B7	R7	LT (A < B có dấu)
1	0	1	1
1	1	0	0
1	1	1	1

A7 \ B7 R7	00	01	11	10
0		1		
1	1	1	1	

LT tối giản = …	$B'_7R_7 + A_7R_7 + A_7B'_7$
Số cổng cần dùng (kể cả cổng NOT)	5

Câu 2.4 (Phân tích). Biểu thức LT quen thuộc không? (Gợi ý: so sánh với hàm đa số ở slide Chương 4 và với Cout của FA ở Thí nghiệm 1, trong đó một ngõ vào được lấy bù.) Giải thích bằng lời vì sao có sự giống nhau đó (nhớ lại A − B = A + B' + 1).

Trả lời

Biểu thức LT có quen thuộc, nó chính là hàm đa số của 3 biến A7, B7, R7, có cấu trúc tương tự ngõ ra của bit nhớ Cout của bộ cộng toàn phần ở thí nghiệm 1 nhưng chỉ khác là thay biến đầu vào B = B'.

Giải thích:

+ Phép trừ trong ALU thực chất là phép cộng với số bù 2. A – B = A + B' + 1.

+ Tín hiệu so sánh LT (A < B có dấu) bị chi phối bởi 3 thành phần: dấu của A7, dấu của B'7, và dấu của R7.

+ Do bản chất phép trừ là phép cộng với B', điều kiện logic để A < B phụ thuộc vào sự áp đảo giá trị (đa số) giữa 3 biến tín hiệu này, dẫn đến biểu thức logic trùng khớp hoàn toàn với dạng hàm tạo bit nhớ Cout của mạch cộng.

DỰNG MẠCH **Bước 2.3.** Dựng mạch con **LT** (ngõ vào A7, B7, R7; ngõ ra LT), nối vào ALU8 (A[7], B[7], R[7]) và điền cột **LT đo** của Bảng 7. LT có sửa được các dòng sai ở Câu 2.3 không?

Câu 2.5 (Đánh giá – mở rộng). Với số **không dấu**, A < B khi nào? (Gợi ý: ý nghĩa của cờ C khi trừ ở Câu 1.6b.) Kiểm tra điều kiện của Sinh viên trên hai dòng 0xC8 và 0x0A của Bảng 7 bằng


cách tính A − B trên 9 bit. Sau đó, so sánh chi phí: bộ so sánh trực tiếp hai số 8 bit cần bảng chân trị bao nhiêu hàng, so với "ALU + LT"? Khi nào vẫn nên dùng bộ so sánh riêng?

Trả lời:
Mạch con LT đã sửa được các dòng sai ở câu 2.3. Nó khắc phục được tình trạng tràn số khi so sánh số có dấu, giúp sửa lại các trường hợp bị kết luận sai ở câu 2.3 hiển thị lại đúng theo kết quả thực tế có dấu.

Với số không dấu, A < B khi phép trừ A – B có cờ Carry = 0.
Kiểm tra lại điều kiện của Sinh viên trên hai dòng 0xC8 và 0x0A của bảng 7 bằng cách tính A – B trên 9 bit:
A = 0xC8 = 0 1100 1000 (200 trên hệ thập phân)
B = 0x0A = 0 0000 1010 (10 trên hệ thập phân)
Phép trừ 9 bit: 200 – 10 = 190 > 0. Do đó A >= B đúng với thực tế số không dấu.

So sánh chi phí:
+ Bộ so sánh trực tiếp hai số 8 bit cần bảng chân trị 2^{16} = 65536 hàng.
+ So với ALU + LT, tận dụng khối ALU có sẵn và bổ sung thêm một vài mạch logic cho LT (5 cổng), tiết kiệm đáng kể tài nguyên.

Nên dùng bộ so sánh riêng khi hệ thống chỉ cần chức năng so sánh độ lớn mà không cần quan tâm về các phép toán ALU khác, hoặc khi cần tối ưu hóa tốc độ cao cho riêng khối so sánh.




Dán ảnh chụp circuit ALU8 (thấy rõ A, B, OP, R, Z) và mạch con LT

THÍ NGHIỆM 3 — Mạch tuần tự: D latch và D flip-flop

Thời lượng gợi ý: 45 phút · Circuit: **TN3 (mạch con: DLATCH, DFF_MS)** · Điểm: 3,0

Tình huống

ALU ở Thí nghiệm 2 là mạch tổ hợp: ngõ ra đổi ngay khi ngõ vào đổi và **không nhớ** gì. Muốn CPU giữ lại kết quả để dùng cho lệnh sau, cần **thiết bị lưu trữ** (slide Chương 4). Sinh viên sẽ tự dựng D latch từ bảng trạng thái ở slide, so sánh nó với D flip-flop có sẵn, rồi ghép hai latch thành một flip-flop và tìm hiểu vì sao thanh ghi phải dùng flip-flop.



Hình 2. *(a) D latch dựng từ MUX 2:1 có hồi tiếp; (b) D flip-flop ghép từ hai latch (master – slave).*

A. D latch dựng từ bảng trạng thái

Slide Chương 4 mô tả D latch bằng bảng trạng thái kế tiếp: **Q+ = Q khi E = 0** (giữ), **Q+ = D khi E = 1** (nhận). Đó chính là một **MUX 2:1** mà ngõ vào "giữ" được nối với **ngõ ra Q của chính nó** (Hình 2a).

DỰNG MẠCH **Bước 3.1.** Trong circuit **DLATCH**: Input Pin **D, E**; Output Pin **Q**; một Multiplexer 1 bit (Select = E, ngõ vào 1 = D, ngõ vào 0 = **Q nối ngược về**).

DỰ ĐOÁN Chọn **Simulate ▸ Reset Simulation**, rồi thực hiện lần lượt các thao tác ở Bảng 9 (đổi E và D bằng Poke). Điền Q dự đoán **trước**; nếu Q chưa xác định thì ghi **x**.

QUAN SÁT Sau đó điền cột "Q đo".

Bảng 9. Chuỗi thao tác trên DLATCH

Bước	E	D	Q dự đoán	Q đo
1	0	0	U	U
2	0	1	U	U
3	1	1	1	1
4	0	1	1	1
5	0	0	1	1
6	1	0	0	0
7	1	1	1	1
8	1	0	0	0
9	0	0	0	0

Bước	E	D	Q dự đoán	Q đo
10	0	1	0	0

Câu 3.1 (Hiểu). Vì sao ở bước 1–2 Q chưa xác định dù đã có D? Điều đó nói gì về việc phải **khởi tạo** (reset) thiết bị lưu trữ trong mạch thật?

Trả lời:
Ở bước 1-2, Q chưa xác định dù đã có D là do E vẫn đang là giá trị 0, Mux chọn ngõ vào số 0 là tín hiệu từ ngõ ra Q nối ngược về. Mạch vừa mới reset lại và chưa có giá trị hợp lệ trước đó nên giá trị mà tín hiệu Q nối ngược về sẽ ở trạng thái chưa xác định dù ngõ vào D có thay đổi.

Điều này nói lên việc phải reset thiết bị lưu trữ trong mạch thật là bắt buộc để đưa thiết bị lưu trữ về trạng thái ngay khi khởi động, tránh bị lỗi.

Câu 3.2 (Phân tích). Slide Chương 4 định nghĩa mạch tổ hợp là mạch **không có hồi tiếp**; DLATCH có đường hồi tiếp từ Q về MUX. Khi E = 0, mô tả đường đi của tín hiệu để giải thích vì sao hồi tiếp làm mạch "nhớ". Khi E = 1 thì hồi tiếp còn tác dụng không?

Trả lời:
Khi E = 0, tín hiệu select sẽ chọn input 0 của MUX. Đường tín hiệu xuất phát từ ngõ ra Q của MUX sẽ quay trở về input 0 của MUX, rồi từ MUX đưa ra ngõ ra Q. Quá trình này tuần hoàn khép kín, nó giữ cho giá trị logic tại ngõ ra được duy trì liên tục và ổn định theo thời gian, tạo nên cơ chế trạng thái nhớ của mạch.

Khi E = 1, tín hiệu select sẽ chọn input 1 của MUX, hồi tiếp lúc này sẽ không còn tác dụng. Ngõ vào lúc này sẽ chọn input 1, tức là dữ liệu vào D sẽ đi vào MUX rồi đi ra ngõ ra Q, không có đường hồi tiếp vòng về trở lại nên lúc này đường hồi tiếp sẽ bị vô hiệu hóa, ngõ ra lúc này sẽ thay đổi theo giá trị của D.

B. Latch và flip-flop: cùng ngõ vào, khác kết quả

DỰNG MẠCH **Bước 3.2.** Trong circuit **TN3**: Input Pin **D** và **CLK** (đổi bằng Poke, **không** dùng Clock tự chạy); một DLATCH với E = CLK (ngõ ra **Q1**); một **D Flip-Flop** (Memory, kích cạnh lên – Rising Edge) với ngõ vào D, CLK (ngõ ra **Q2**).

DỰ ĐOÁN Bảng 10 cho CLK và D theo từng **khe thời gian** (mỗi cột một khe; tại ranh giới giữa hai khe chỉ đổi **một** tín hiệu: CLK hoặc D, không bao giờ cả hai). Giả sử ban đầu Q1 = Q2 = 0. Điền hàng dự đoán Q1, Q2. Đây là bài "hoàn thành dạng sóng" ở slide Chương 4.

QUAN SÁT Đưa mạch về Q1 = Q2 = 0 (Reset Simulation; D = 0; CLK 0 → 1 → 0). Sau đó Poke từng khe theo bảng và ghi Q1, Q2 đo được. Hàng Q3 để trống đến Bước 3.3.

Bảng 10. Dạng sóng theo khe thời gian

Khe	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
CLK	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
D	0	1	1	0	0	1	1	1	1	0	0	1	1	0	0	0
Q1 dự đoán	0	0	1	0	0	0	1	1	1	1	0	1	1	1	0	0
Q1 đo	0	0	1	0	0	0	1	1	1	1	0	1	1	1	0	0
Q2 dự đoán	0	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0
Q2 đo	0	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0
Q3 đo (DFF_MS)																

Câu 3.3 (Phân tích). Liệt kê các khe mà Q1 ≠ Q2. Với từng khe, giải thích bằng định nghĩa "tích cực theo **mức**" (latch) và "tích cực theo **cạnh**" (flip-flop) ở slide. Trong khoảng CLK = 1, D đổi một lần và Q1 đổi theo, còn Q2 thì không: vì sao?

Trả lời:

Các khe mà Q1 khác Q2 là: Khe 3, 4, 5, 11, 12, 13

Giải thích bằng định nghĩa tích cực theo mức (latch): Ngõ ra thay đổi tùy thuộc theo ngõ vào, và trạng thái của xung nhịp CLK.

Giải thích bằng định nghĩa tích cực theo cạnh (flip-flop): Ngõ ra thay đổi khi thời điểm cạnh đi lên (hoặc đi xuống tùy theo cài đặt) của xung nhịp CLK.

Trong khoảng CLK = 1, D đổi một lần và Q1 đổi theo, còn Q2 thì không, vì:

+ Q1 hoạt động theo mức (high- level), khi CLK = 1 thì ngõ ra Q1 sẽ được cập nhật theo giá trị của ngõ vào D

+ Q2 hoạt động theo cạnh (rising egde) nên giá trị của ngõ ra Q2 sẽ thay đổi khi mạch di chuyển cạnh lên. Khi CLK đã ổn định với giá trị 1, thì mọi thay đổi giá trị của ngõ vào D đều không ảnh hưởng tới giá trị của ngõ ra Q2, Q2 giữ nguyên giá trị cũ.

C. Vì sao thanh ghi dùng flip-flop mà không dùng latch?

DỰNG MẠCH **Bước 3.4.** Trong circuit TN3, dựng hai chuỗi hai tầng: **(i)** hai DLATCH nối tiếp (Q của latch 1 vào D của latch 2), cả hai có E = CLK; **(ii)** hai D Flip-Flop nối tiếp cùng CLK. Cả hai chuỗi dùng chung ngõ vào D.

DỰ ĐOÁN Ban đầu mọi Q = 0. Mỗi **xung** là CLK: 0 → 1 → 0, D giữ nguyên trong xung. Điền Q1, Q2 (viết dạng "Q1 Q2") sau mỗi xung, rồi đo.

Bảng 12. Chuỗi hai tầng: latch và flip-flop

Xung	D	2 latch: dự đoán	2 latch: đo	2 flip-flop: dự đoán	2 flip-flop: đo
1	1	1 1	1 1	1 0	1 0
2	0	0 0	0 0	0 1	0 1
3	0	0 0	0 0	0 0	0 0

Câu 3.5 (Đánh giá). Từ Bảng 12, dữ liệu đi qua mấy tầng trong **một** xung ở mỗi cấu hình? Từ đó dự đoán điều gì xảy ra với lệnh **R1 ← R1 + R0** (ngõ ra ALU quay lại ngõ vào chính thanh ghi R1) khi R1 được làm bằng latch trong suốt lúc CLK = 1, và khi R1 làm bằng flip-flop. (Sinh viên sẽ kiểm chứng ở Thí nghiệm 4.)

Trả lời:


Số tầng mà dữ liệu đi qua ở mỗi xung cấu hình là:

- Xung 1:
  + 2 Latch: đi qua 2 tầng
  + 2 Flip-flop: đi qua 1 tầng
- Xung 2:
  + 2 Latch: đi qua 2 tầng
  + 2 Flip-flop: đi qua 2 tầng
- Xung 3:
  + 2 Latch: đi qua 0 tầng
  + 2 Flip-flop: đi qua 1 tầng

Dự đoán với lệnh **R1 ← R1 + R0:**

+ Dùng Latch: Do Latch mở liên tục trong khoảng CLK = 1, ngõ ra vừa tính xong giá trị thì ngay lập tức quay vòng trở lại vào ngõ R1, làm cho ngõ ra thay đổi ngay lập tức, rồi giá trị mới đó lại tiếp tục chạy qua ALU trong cùng một xung nhịp CLK. Điều này khiến mạch bị lặp vô hạn, mất kiểm soát dữ liệu và không thể tính toán đúng kết quả R1 + R0.

+ Dùng Flip-flop: Giá trị chỉ thay đổi khi CLK đi lên (0 -> 1). Trong suốt chu kỳ còn lại, ngõ ra được giữ cố định cho đến khi gặp khung sườn CLK đi lên (0 -> 1) tiếp theo, làm cho giá trị cũ vẫn được dùng để cộng dồn qua ALU, kết quả mới được chốt vào R1 an toàn, tránh hiện tượng xung đột, lặp vô hạn.




Dán ảnh chụp circuit TN3 (Q1, Q2, Q3 và hai chuỗi hai tầng); nếu có, kèm ảnh Chronogram / Logging

THÍ NGHIỆM 4 — Tập thanh ghi và đường dữ liệu 8 bit

Thời lượng gợi ý: 60 phút · Circuit: **REGFILE, DATAPATH** · Điểm: 3,0

> **Tình huống**
> Slide Chương 5 minh hoạ lệnh **C = A + B**: đưa A, B từ bộ nhớ vào **tập thanh ghi**, **ALU** tính, kết quả ghi lại vào tập thanh ghi. Sinh viên ghép các khối đã dựng thành **đường dữ liệu** của một CPU thu nhỏ và điều khiển nó bằng tay: mỗi "lệnh" là một bộ tín hiệu điều khiển cộng với một xung CLK.



Hình 3. *Đường dữ liệu mini: REGFILE (decoder 2:4 + 4 thanh ghi + 2 MUX đọc) → ALU8 → MUX chọn nguồn ghi (SRC).*

A. Tập thanh ghi 4 × 8 bit

Slide Chương 5 vẽ tập thanh ghi với một cổng đọc. ALU cần **hai toán hạng cùng lúc** nên REGFILE ở đây có **hai cổng đọc** (RA, RB) và **một cổng ghi** (RD).

DỰNG MẠCH **Bước 4.1.** Trong circuit **REGFILE**: Input Pin **CLK, WE** (1 bit), **RD** (2 bit, địa chỉ ghi), **DIN** (8 bit), **RA, RB** (2 bit, địa chỉ đọc); Output Pin **QA, QB** (8 bit) và **R0 … R3** (8 bit, để theo dõi). Dùng: một **Decoder 2:4** (Select = RD; nối WE vào ngõ Enable nếu có, hoặc dùng 4 cổng

AND với WE), **4 Register** 8 bit (D = DIN, En = ngõ ra thứ k của decoder, Clock = CLK) và **2 Multiplexer 4:1** 8 bit chọn Rk theo RA và theo RB.

DỰ ĐOÁN Với các bước 5–8 của Bảng 13, điền cột "R1 dự đoán" **trước** khi Poke. Mỗi bước kết thúc bằng một xung CLK (0 → 1 → 0) trừ khi ghi chú khác.

QUAN SÁT Ghi R0 … R3 (hex) sau từng bước.

Bảng 13. Ghi và đọc trên REGFILE

Bước	Thao tác	R1 dự đoán	R0	R1	R2	R3
0	Vừa Reset Simulation (WE = 0)	0x00	0x00	0x00	0x00	0x00
1	RD = 0, WE = 1, DIN = 0x11, xung CLK	–	0x11	0x00	0x00	0x00
2	RD = 1, WE = 1, DIN = 0x22, xung CLK	–	0x11	0x22	0x00	0x00
3	RD = 2, WE = 1, DIN = 0x33, xung CLK	–	0x11	0x22	0x33	0x00
4	RD = 3, WE = 1, DIN = 0x44, xung CLK	–	0x11	0x22	0x33	0x44
5	RD = 1, **WE = 0**, DIN = 0x99, xung CLK	0x22	0x11	0x22	0x33	0x44
6	RD = 1, WE = 1, DIN = 0x99, **CLK vẫn = 0**	0x22	0x11	0x22	0x33	0x44
7	CLK: 0 → 1 (giữ CLK = 1)	0x99	0x11	0x99	0x33	0x44
8	CLK: 1 → 0	0x99	0x11	0x99	0x33	0x44

Câu 4.1 (Hiểu). Vì sao cần tín hiệu WE ngoài CLK? Điều gì xảy ra nếu bỏ WE (mỗi xung CLK đều ghi DIN vào thanh ghi do RD chọn) khi ta chỉ muốn **so sánh** hai thanh ghi mà không muốn ghi kết quả?

Trả lời:
Cần tín hiệu của WE ngoài CLK vì WE đóng vai trò cho phép hoặc cấm thao tác ghi vào tập thanh ghi tại thời điểm xuất hiện sườn đi lên của xung CLK.
Nếu bỏ WE, tại sườn lên của mọi xung CLK giá trị bus của DIN sẽ tự động bị ghi đè vào thanh ghi đang được chọn bởi RD. Do đó khi ta thực hiện thao tác đọc dữ liệu hoặc thực hiện các phép toán so sánh, kiểm tra cờ Z mà không có nhu cầu cập nhật giá trị mới, dữ liệu cũ trong thanh ghi sẽ bị ghi đè và làm mất mát dữ liệu.

Câu 4.2 (Phân tích). Khi RD = RA = 2, WE = 1 và DIN thay đổi: QA đổi **ngay khi DIN đổi** hay **chỉ sau cạnh lên**? Vì sao điều này quan trọng cho lệnh R2 ← R2 + R1 (liên hệ Bảng 12)?

Trả lời:

Khi RD = RA = 2, WE = 1 và DIN thay đổi, ngõ ra QA sẽ thay đổi sau sườn lên của xung CLK chứ không thay đổi ngay khi DIN thay đổi.
Vì sao điều này quan trọng cho lệnh R2 ← R2 + R1:
+ Do các thanh ghi được xây dựng từ Egde-Trigger D Flip-flop kích hoạt theo sườn xung CLK
+ Khi thực hiện lệnh trên, giá trị của R2 và R1 sẽ được đưa qua ALU để tính tổng, kết quả của phép cộng sẽ xuất hiện ở DIN và sẵn sàng chờ ở ngõ vào thanh ghi. Ngõ ra QA (R2) chỉ cập nhập khi có sườn đi lên của xung CLK, điều này ngăn chặn việc kết quả vừa tính xong lại quay ngược trở về làm thay đổi toán hạng vào ALU ngay trong cùng chu kỳ xung CLK, giúp cho các phép toán được thực hiện chính xác.

B. Ghép đường dữ liệu

DỰNG MẠCH **Bước 4.2.** Trong circuit **DATAPATH**: dùng mạch con REGFILE, mạch con ALU8 và một Multiplexer 2:1 (8 bit) chọn DIN: **SRC = 0 → R** (kết quả ALU), **SRC = 1 → IMM** (hằng số). Input Pin: **IMM** (8 bit), **SRC**, **OP** (3 bit), **RA, RB, RD** (2 bit), **WE**, **CLK**; Output Pin: **R0 … R3**, **R**, **Z**. Nối theo Hình 3 (A ← QA, B ← QB).

Quy ước "một lệnh"

- Một lệnh = đặt đúng các tín hiệu điều khiển (SRC, OP, RA, RB, RD, WE, IMM) **rồi** tạo một xung CLK (0 → 1 → 0).
- Lệnh **nạp hằng**: SRC = 1. Lệnh **ALU**: SRC = 0. Lệnh **chỉ kiểm tra** (không ghi): WE = 0, đọc cờ Z.
- Ô không dùng đến ghi dấu "–".

DỰ ĐOÁN Điền **từ vựng điều khiển** của 5 lệnh ở Bảng 14 (số thanh ghi viết dạng thập phân, OP dạng nhị phân, IMM dạng hex).

Bảng 14. Tín hiệu điều khiển của từng lệnh

Lệnh	SRC	OP	RA	RB	RD	WE	IMM
(1) R0 ← 0x05	1	-	-	-	0	1	0x05
(2) R1 ← 0x07	1	-	-	-	1	1	0x07
(3) R2 ← R0 + R1 (C = A + B ở slide)	0	000	0	1	2	1	-
(4) R3 ← R2 − R0	0	010	2	0	3	1	-
(5) So sánh R3 với R1 (không ghi)	0	010	3	1	-	-	-

QUAN SÁT Chạy lần lượt 5 lệnh (từ trạng thái Reset Simulation) và ghi R0 … R3 (hex) và cờ Z sau mỗi lệnh.

Bảng 15. Kết quả chạy chương trình (1)–(5)

Sau lệnh	R0	R1	R2	R3	Z
(1)	0x05	0x00	0x00	0x00	–
(2)	0x05	0x07	0x00	0x00	–
(3)	0x05	0x07	0x0c	0x00	0
(4)	0x05	0x07	0x0c	0x07	0
(5)	0x05	0x07	0x0c	0x07	1

Câu 4.3 (Hiểu). Lệnh (5) không ghi gì nhưng vẫn hữu ích. Z = 1 cho biết điều gì? So với quy tắc "MSB" ở Thí nghiệm 2, kết luận "bằng nhau" từ Z có luôn đúng không? Vì sao?

Trả lời:
Z = 1 cho biết phép toán thực hiện trong ALU vừa rồi cho kết quả bằng 0. Khi thực hiện phép toán trừ: A – B không ghi kết quả, mà Z = 1 thì nó khẳng định 2 toán hạng A và B bằng nhau. So với quy tắc MSB ở thí nghiệm 2, kết luận bằng nhau từ Z luôn đúng trong mọi trường hợp (có dấu và không dấu). Phép toán A – B = 0 đồng nghĩa với việc 8 bit của A và B giống nhau hoàn toàn từng cặp bit. Nó khẳng định rằng không phụ thuộc vào việc quy tắc biểu diễn số có dấu bù 2 hay số không dấu, do đó không xảy ra hiện tượng tràn số gây sai lệch như cờ dấu R[7] trong thí nghiệm 2.

TỔNG KẾT VÀ NỘP BÀI

Danh sách kiểm tra trước khi nộp

☑	Nội dung
☑	File **IT012_Lab02_<MSSV>.circ** có đủ các circuit **FA, ADDSUB4, ALU8, LT, DLATCH, DFF_MS, TN3, REGFILE, DATAPATH**; mọi Input/Output Pin đều có nhãn.
☑	File báo cáo này đã điền đầy đủ các bảng, câu hỏi và dán ảnh chụp mạch vào các khung nét đứt.
☑	Số liệu trong báo cáo khớp với mạch nộp; sau khi sửa mạch con (FA, ALU8…) đã kiểm tra lại các mạch dùng nó.
☑	Đặt tên file báo cáo: **IT012_Lab02_<MSSV>_BaoCao**; nộp cả hai file theo hướng dẫn của giảng viên.

Phản tư

Câu R1. Từ Thí nghiệm 1 và 2, Sinh viên rút ra điều gì về sự khác nhau giữa "kết quả **đúng về mặt bit**" và "kết quả **đúng về mặt ý nghĩa**" (có dấu / không dấu)? Phần cứng giúp phần mềm phân biệt hai điều đó bằng cách nào?

Trả lời:
Kết quả đúng về mặt bit: là kết quả tính toán thuần túy về mặt nhị phân mà mạch logic thực hiện theo đúng các quy luật cổng Boole.
Ví dụ: 0xFF + 0x01 = 0x00 trên 8 bit.
Kết quả đúng về mặt ý nghĩa: nó phụ thuộc vào việc dữ liệu đang được hiểu là số có dấu bù 2 hay là số không dấu.
Phần cứng giúp phần mềm phân biệt hai điều này bằng cách cung cấp các cờ trạng thái ví dụ như cờ Z, cờ C, cờ V,… Và dựa vào các cờ này phần mềm do người lập trình sẽ đưa ra cách xử lý chính xác theo đúng kiểu dữ liệu.

Câu R2. Từ Thí nghiệm 3 và 4: trong DATAPATH, khối nào là mạch **tổ hợp**, khối nào là mạch **tuần tự**? Chỉ ra một vòng hồi tiếp (từ ngõ ra thanh ghi, qua ALU, quay về ngõ vào thanh ghi) và giải thích vì sao vòng này không gây hỗn loạn.

Trả lời:
Khối mạch tổ hợp là khối: ALU8, Decoder 2:4, Mux 4:1, Mux 2:1.
Khối mạch tuần tự là khối: Tập thanh ghi REGFILE.
Vòng hồi tiếp: ở trong ciruit DATAPATH, ngõ ra QA, QB của REGFILE đi vào ngõ vào A, B của ALU8, sau đó ngõ ra của ALU8 đi vào MUX 2:1, ngõ ra MUX 2:1 vòng ngược trở lại vào DIN của REGFILE.
Vòng này không gây hỗn loạn vì trong chuỗi phản hồi có sự xuất hiện của thanh ghi tuần tự hoạt động theo sườn xung CLK (edge trigger). Dữ liệu mới được tính ở ngõ ra ALU8 đứng chờ vào ngõ vào D của thanh ghi và chỉ được chốt lưu vào thời điểm sườn lên của xung CLK. Sự ngắt quãng này giúp ngăn chặn tín hiệu chạy liên tục nhiều vòng trong cùng một thời điểm.

Câu R3. Nêu **một** lỗi hoặc nhầm lẫn Sinh viên đã gặp trong buổi thực hành, Sinh viên phát hiện ra bằng cách nào và bài học rút ra là gì?

Trả lời:
Ở ciruit DATAPATH của TN4, kết quả ghi vào thanh ghi bị sai hoặc ghi đè.
Phát hiện: kiểm tra cờ ngõ ra, khi xung CLK thanh ghi R0 luôn bị đổi dữ liệu mặc dù địa chỉ RD để là thanh ghi R1 hoặc R2.
Bài học rút ra: Phải để ý tín hiệu WE vào ngõ enable của decoder để xem xét việc ghi dữ liệu hay là tính toán các phép toán ALU.

Câu R4 (mở, không chấm). Để DATAPATH chạy được một chương trình có vòng lặp hay rẽ nhánh ("nếu Z = 1 thì làm A, ngược lại làm B") mà **không cần người đặt tín hiệu bằng tay**, Sinh viên cần thêm những khối nào? Ghi ý tưởng, chưa cần vẽ mạch.

Trả lời:

Tài liệu tham khảo

- Slide bài giảng Chương 4 – Mạch số và Chương 5 – Ứng dụng mạch số (IT012, Khoa Kỹ thuật Máy tính, UIT).
- Slide bài giảng Chương 2 – Biểu diễn thông tin trong máy tính (số có dấu bù 2) và Chương 3 – Đại số Boole (bìa Karnaugh, chi phí C(B)).
- Tài liệu *Hướng dẫn sử dụng Logisim* do giảng viên cung cấp.