

# Trabajo práctico final Microarquitecturas y softcores Carrera de Especialización en Sistemas Embebidos

#### Contador BCD comandado por instrucciones desde microcontrolador

Alumno: Raúl Emilio Romero

### Introducción

En este trabajo se implementa un bloque de hardware digital que consiste en un contador BCD comandado por un microcontrolador integrado en una FPGA. Un contador BCD sigue una secuencia desde 0 incrementando la cuenta de a 1. Al llegar al 9 pasa del 9 al 0 y continúa contando. Para este tipo de contador en sistema binario se requieren 4 bits. El comando del contador se realiza por medio un pequeño set de instrucciones que definen el comportamiento del contador.

### Requerimientos

El contador que aquí se describe se diseñó e implementó siguiendo los lineamientos definidos en el documento del trabajo final y considerando los siguientes requerimientos. Estos, se definieron teniendo en cuenta los alcances del curso y el tiempo para la realización de este trabajo.


## El diseño deberá:

- El contador BCD se comandará por medio de el envío de comandos desde un microcontrolador integrado en la FPGA.
- El software del microcontrolador deberá permitir realizar una secuencia de comandos automática que permita observar y analizar el comportamiento completo del contador.
- El contador contará de 0-9, es decir será un contador del tipo BCD.
- Al enviar el carácter "r" (reset) el contador deberá reiniciar su cuenta.
- Al enviar el carácter "a" (ascendente) el contador deberá sumar el valor "1" a la cuenta desde la posición actual en que se encuentre el contador.
- Al enviar el carácter "d" (descendente) el contador deberá restar el valor "1" a la cuenta desde la posición actual en que se encuentre el contador.
- Al enviar el carácter "p" (pausa) el contador pausará su cuenta dejando el valor actual en la pantalla.
- Al enviar cualquier otro carácter (diferente a los anteriores) el contador reiniciará su cuenta.
- Luego de un carácter "p" si se presiona "a" o "d" el contador deberá seguir su cuenta normalmente.
- Iniciada la cuenta se realizará indefinidamente.
- La frecuencia de contador deberá ser de 1 Hz para que pueda visualizarse en pantalla.
- El valor actual de la cuenta se mostrará en un visualizador VIO del hardware.

## Diagrama en bloques

El siguiente diagrama muestra los bloques y subsistemas generales del dispositivo implementado.






El sistema está formado por cuatro módulos principales. El módulo counter\_ip es el contador BCD propiamente dicho integrado en un paquete IP. Este es el desarrollo de hardware principal. Counter\_ip es comandado por medio de comandos cargados en registros desde un microcontrolador de Zynq integrado en la FPGA. El desarrollo del software del proyecto se realiza principalmente sobre el microcontrolador. El módulo uart se utiliza para mostrar información por terminal desde el microcontrolador y el módulo VIO se utiliza para visualizar la salida del contador, es decir, para observar el comportamiento del sistema.

El sistema se comanda de forma remota a través de un terminal remoto conectándose por SSH. Dentro del servidor remoto, donde está alojada la placa de desarrollo que contiene la FPGA y la interfaz de comunicación serie, la comunicación con el microcontrolador de la familia Zynq se realiza por medio de minicom. El desarrollo de hardware implementado se programa y se visualiza desde la herramienta de desarrollo Vivado 2018.3. Por otro lado, el desarrollo de software se realiza con la herramienta SDK 2018.3 . Con la misma herramienta se carga el software desarrollado sobre el microcontrolador integrado en la FPGA.

## Diagrama de componentes de counter\_ip

El desarrollo que aquí se describe surge del proyecto desarrollado en el trabajo final de la materia Circuitos Lógicos Programables. Los cambios que se realizaron se orientan principalmente a reemplazar el módulo Uart para el envío de los comandos por un microcontrolador que realice la misma función y el empaquetado de toda la lógica programable referida al contador BCD en en una IP de usuario.



Counter\_ip cuenta con los siguientes componentes principales:

- and\_bit\_component: componente and que sirve para sincronizar la frecuencia en la que el contador actualiza su valor y el comando recibido.
- bcd\_up\_down\_counter: contador BCD con posibilidad de cuenta ascendente y descendente.
- caracter\_detector: componente que se utiliza para detectar los caracteres a,d,p y r.



- enable\_generator: componente para generar a la frecuencia de 1 Hz la habilitación del componente bcd\_up\_down\_counter
- meta\_harden: componente que se utiliza para evitar inestabilidades o metas estados en el pin de entrada asicrónica reset.
- counter: componente principal del sistema.

## El funcionamiento del sistema es el siguiente:

- Se envía por medio de un registro un comando por ejemplo el carácter "a".
- La instancia meta\_harden reduce la meta-estabilidad en la entrada de rst. De esta manera la entrada de reset de todos los módulos es la señal rst\_o. La entrada de reset del módulo BCD\_counter (el nombre real se describe arriba, aquí se pone un nombre reducido para simplificar la explicación) viene del módulo caracter\_detector y no es la señal rst\_o.
- El módulo caracter\_detector se encarga de identificar si el dato ingresado corresponde a alguno de los comandos esperados (a, d, p y r). Si es el caso, el módulo genera tres señales de 1 bit que entran componente contador.

caracter_detector (out)	Reset (r)	Ascendente (a)	Descendente (d)	Pausa (p)	Otros caracteres
reset	1	0	0	0	0
up_down	0	1	0	0	0
detect	0	1	1	0	0

• El módulo BCD\_counter se configura con las salidas del módulo caracter\_detector, sin embargo como se pretende que la frecuencia de operación del módulo sea de 1 Hz (para que pueda visualizarse adecuadamente) la habilitación se realiza de forma sincronizada por medio del módulo and\_bit y el generador de habilitación (gen\_ena) a 1 Hz.

### Simulaciones del módulo counter\_ip


Se muestran las simulaciones mas relevantes para este trabajo y que no necesariamente se incluyeron en el diseño final:

- Módulo enable generador
- Módulo caracter\_detector
- Módulo bcd\_up\_down\_counter

#### enable generador


En este caso se puede observar como el periodo de la señal de salida del módulo es 10 veces mas grande que el periodo de la señal de reloj. Además lo que diferencia a un generador de habilitación de un divisor de frecuencias es que el ciclo de actividad del generador de habilitación es de ancho igual a un ciclo de la señal de clock.





## caracter\_detector


En la siguiente imagen se observa que luego de la habilitación del módulo por la señal de reset se activa la cuenta ascendente por 4 ciclos y luego como la señal up\_down cambia las señales de salida del módulo. Queda así, configurado para que el contador quede en cuenta descendente permanentemente.



## bcd\_up\_down\_counter

En las imágenes siguientes se muestran como la señal de cuenta se mantiene en cero mientras el reset vale 1 y la señal de up\_down esta en modo ascendente (estado 1). Luego en la siguiente imagen se muestra el cambio a cuenta descendente. Se debe aclarar que para la simulación la señal de reloj y la señal de habilitación tienen la misma frecuencia.








## **Block design**

En la figura se muestra el diagrama del sistema que integra el microcontrolador Zunq7, el counter\_ip y la salida vio.






## Instancia de counter\_ip

En la figura se muestra la declaración de counter\_ip donde se muestran las señales y registros involucrados.

```
).vhd x counter_ip_vl_0.vhd x counter_ip_vl_0_S_AXI.vhd x ← → ≡ ? □ □
 me/rome/Escritorio/cese/cursos/5B/MYS/proyectos/contador/sintesis/contador.srcs/sourc ×
 Q | 🛗 | ← | → | % | 🖹 | 📠 | × | // | 🖩 | ♀ |
                                                                       Read-only
                                                                                   ∧■
             - Add user logic here
 397
 398
           count_inst: counter
 399
           port map(
               clk_in
                              => S_AXI_ACLK,
401
               rst_in
                              => slv_reg0(0),
               valid_data_in => slv_reg1(0),
data_in => slv_reg2(7 downto 0),
 402
 404
               count_o
                             => sal_count
 405
               ):
           -- User logic ends
 407
 408
       end arch_imp;
409
```

## Vista del board y Address Editor

En la figura de muestra la configuración y definición del micro utilizado Arty Z7-10 (con sus periféricos) y la dirección asignada para la instancia counter ip 0 (0x43C00000).



### Vista de jerárquica de módulos y archivos

```
Q | 🛨 | 💠 | + | 🛽 | 💿 0

√ 

□ Design Sources (1)

✓ ● ∴ system wrapper(STRUCTURE) (system wrapper.vhd) (1)

      ∨ ∴ ■ system_i: system (system.bd) (1)
           system(STRUCTURE) (system.vhd) (6)

√ 

□ counter_ip_0: system_counter_ip_0_0 (system_counter_ip_0_0.xci) (1)

                v ● system_counter_ip_0_0(system_counter_ip_0_0_arch) (system_counter_ip_0_0.vhd) (1)
v ● U0: counter_ip_v1_0(arch_imp) (counter_ip_v1_0.vhd) (1)
                       > counter_ip_v1_0_S_AXI_inst : counter_ip_v1_0_S_AXI(arch_imp) (counter_ip_v1_0_S_AXI.vhd) (1)
             > 🕫 processing_system7_0 : system_processing_system7_0_0 (system_processing_syst
             > ps7_0_axi_periph: system_ps7_0_axi_periph_0(STRUCTURE) (system.vhd) (1)

₱ ps7 0 axi periph: system ps7 0 axi periph 0

             > 1 system_rst_ps7_0_100M: system_rst_ps7_0_100M_0 (system_rst_ps7_0_100M_0.xci)
             > 🖓 🔳 vio_0 : system_vio_0_0 (system_vio_0_0.xci)
> Constraints

∨ 

□ Simulation Sources (1)

      > • system_wrapper(STRUCTURE) (system_wrapper.vhd) (1)
> 🗀 Utility Sources
```




## Estructura de archivos en el proyecto de software (en SDK)

```
    Counter_app
    Counter_app_bsp
    system_wrapper_hw_platform_0
```

## Archivo system.hdf

En la figura de la dirección base de counter\_ip\_0. Esto es importante para poder utilizar las funciones de escritura o lectura de los registros.



#### Archivo counter.c.

```
🔯 contador.c 🛭
   #include "xparameters.h"
   #include "xil io.h"
   #include "counter ip.h"
 ⊕ // Comandos para trabajar con counter ip "r", "a", "d", "p"...
   #define RESET REG
                              0 // reset por registro
   #define AVAILABLE DATA
                          1 // Dato disponible para ser leido
   #define NOT AVAILABLE DATA 0 // Dato no disponible
   #define RESET COMAND
                              114 // reset de la cuenta por comando
   #define PAUSE
                              112 // pausa la cuenta
   #define ASC COUNT
                              97 // habilitación y cuenta ascendente
   #define DES COUNT
                              100 // habilitación y cuenta descendente
   #define INVALID COMAND
                              120 // comando inválido
```



```
int main (void)
     int i = 0; // variable auxiliar para recorrer la secuencia de prueba
int data[5]={ASC_COUNT,DES_COUNT,PAUSE,ASC_COUNT,RESET_COMAND}; // secuencia de prueba
char ComandDataName[5][14]={"ASC_COUNT","DES_COUNT","PAUSE","ASC_COUNT","RESET_COMAND"};// secuencia de prueba. Etiquetas
     xil_printf("-- START PROGRAM COUNTER --\r\n");
xil_printf("-- ALUMNO: RAUL ROMERO --\r\n");
xil_printf("-----\r\n");
      // INTCTALTZACTÓN
     // INICTALIZACION

COUNTER_IP_mWriteReg(XPAR_COUNTER_IP_0_S_AXI_BASEADDR,COUNTER_IP_S_AXI_SLV_REG0_0FFSET, RESET_REG); // reset count

COUNTER_IP_mWriteReg(XPAR_COUNTER_IP_0_S_AXI_BASEADDR,COUNTER_IP_S_AXI_SLV_REG1_0FFSET, NOT_AVAILABLE_DATA); // dato no disponible

COUNTER_IP_mwriteReg(XPAR_COUNTER_IP_0_S_AXI_BASEADDR,COUNTER_IP_S_AXI_SLV_REG2_0FFSET, INVALID_COMAND); // dato inválido

xil_printf("-- INICIALIZACIÓN --> RESET_REG --%d\r\n",RESET_REG);

xil_printf("-- INICIALIZACIÓN --> NOT_AVAILABLE_DATA --%d\r\n",NOT_AVAILABLE_DATA);


xil_printf("-- INICIALIZACIÓN --> INVALID_COMAND --%d\r\n",INVALID_COMAND);
  while (1)
         if(i>4){
                i=0:
         xil printf("----\r\n");
          // Dato válido disponible
         COUNTER IP mWriteReg(XPAR COUNTER IP 0 S AXI BASEADDR, COUNTER IP S AXI SLV REG2 OFFSET, data[i]);
         xil printf("-- Comando enviado-dato: %s --> %d\r\n", ComandDataName[i],data[i]);
         // habilitación de dato disponible
         {\tt COUNTER\_IP\_mWriteReg(XPAR\_COUNTER\_IP\_0\_S\_AXI\_BASEADDR,COUNTER\_IP\_S\_AXI\_SLV\_REG1\_OFFSET,\ AVAILABLE\ DATA);}
         xil_printf("-- Dato habilitado --\r\n");
          // disponibilidad del dato por 1 segundos
         sleep(1);
          // dato de entrada no disponible
         COUNTER IP mWriteReg(XPAR COUNTER IP 0 S AXI BASEADDR, COUNTER IP S AXI SLV REG1 OFFSET, NOT AVAILABLE DATA);
         xil printf("-- Dato deshabilitado --\r\n");
          // delay <u>para visualizar</u> el <u>comportamiento</u> <u>del contador</u>
         xil_printf("-- sleep --\r\n");
         sleep(10);
         i++:
  }
```


## Archivo counter\_ip.h




### xparameters.h


## Capturas generales de la implementación











#### VIO (Virtual Input/Output) (3.0)

