# Tema 8. Excepcions i interrupcions

Curs 2019-20 Primavera
Grup 30
Joan Manuel Parcerisa






# Introducció

- Tipologia d'interrupcions i excepcions
- Cronologia d'una excepció

### Concepte

- Interrupcions: mecanisme del processador que altera el flux de control normal del programa sense intervenir cap instrucció de salt
  - Degut a un event inesperat o rar (extern o intern)
  - Necessita ser tractat per una Rutina de Servei del Sistema Operatiu



### Tipologia d'interrupcions i excepcions

- Excepcions (o interrupcions síncrones)
  - Excepcions per violació d'una restricció
    - Instrucció privilegiada, opcode invàlid
    - Overflow aritmètic, divisió per zero, adreça no-alineada
  - Fallades de memòria virtual
    - Fallada de pàgina, fallada de TLB, violació de proteccions
  - o Causades expressament per una instrucció
    - Crides al sistema (invocades amb syscall)
    - Traps: breakpoint, debug

### Tipologia d'interrupcions i excepcions

- Excepcions (o interrupcions síncrones)
  - Excepcions per violació d'una restricció
    - Instrucció privilegiada, opcode invàlid
    - Overflow aritmètic, divisió per zero, adreça no-alineada
  - Fallades de memòria virtual
    - Fallada de pàgina, fallada de TLB, violació de proteccions
  - Causades expressament per una instrucció
    - Crides al sistema (invocades amb syscall)
    - Traps: breakpoint, debug
- Interrupcions (o interrupcions asíncrones)
  - Degudes a events externs al processador
    - Petició de servei d'un dispositiu d'E/S
    - Expiració del temporitzador
    - Anomalia del hardware, tall d'energia

#### 1. Es detecta una excepció o interrupció

- o Al decodificador: opcode il·legal, instruc. privilegiada, syscall
- A la MMU: fallades de memòria virtual
- A la ALU: adreça no-alineada, overflow, divisió per zero
- Un dispositiu d'E/S ha activat el senyal extern INT: interrupció

#### 1. Es detecta una excepció o interrupció

- Al decodificador: opcode il·legal, instruc. privilegiada, syscall
- A la MMU: fallades de memòria virtual
- o A la ALU: adreça no-alineada, overflow, divisió per zero
- Un dispositiu d'E/S ha activat el senyal extern INT: interrupció

#### 2. La Unitat de Control de la CPU decideix...

- Si és una excepció: avorta la instrucció en curs, inhibint l'escriptura en registres, memòria, etc.
- En cas d'interrupció: espera que finalitzi la instrucció en curs

#### 1. Es detecta una excepció o interrupció

- o Al decodificador: opcode il·legal, instruc. privilegiada, syscall
- A la MMU: fallades de memòria virtual
- o A la ALU: adreça no-alineada, overflow, divisió per zero
- Un dispositiu d'E/S ha activat el senyal extern INT: interrupció

#### 2. La Unitat de Control de la CPU decideix...

- Si és una excepció: avorta la instrucció en curs, inhibint l'escriptura en registres, memòria, etc.
- En cas d'interrupció: espera que finalitzi la instrucció en curs

#### 3. A continuació, salta a la RSE

- És la Rutina de Servei d'Excepcions o Exception Handler
- Es el codi del SO que fa el tractament d'excepcions i interrupcions
- Com se salta? → Posant al PC l'adreça inicial de la RSE

#### 1. Es detecta una excepció o interrupció

- o Al decodificador: opcode il·legal, instruc. privilegiada, syscall
- A la MMU: fallades de memòria virtual
- o A la ALU: adreça no-alineada, overflow, divisió per zero
- Un dispositiu d'E/S ha activat el senyal extern INT: interrupció

#### 2. La Unitat de Control de la CPU decideix...

- Si és una excepció: avorta la instrucció en curs, inhibint l'escriptura en registres, memòria, etc.
- En cas d'interrupció: espera que finalitzi la instrucció en curs

#### 3. A continuació, salta a la RSE

- És la Rutina de Servei d'Excepcions o Exception Handler
- És el codi del SO que fa el tractament d'excepcions i interrupcions
- Com se salta? → Posant al PC l'adreça inicial de la RSE

#### 4. I un cop acaba la RSE

o Pot retornar al programa o avortar-lo, segons el tipus d'excepció

- Excepcions per violació d'una restricció
  - Instrucció privilegiada, opcode invàlid
  - Overflow aritmètic, divisió per zero, adreça no-alineada
- Normalment no hi ha tractament
  - La RSE avorta l'execució del programa
- En alguns casos la RSE pot resoldre el problema
  - o Per exemple, si el SO emula per software la instrucció
  - Llavors es dóna per executada i se salta a la instrucció següent a la que ha causat l'excepció

- Excepcions de fallada de pàgina o de TLB
  - Es produeixen quan es tradueix una adreça lògica a física
- Fallada de TLB
  - Causa excepció en processadors com MIPS (altres ho resolen per hw)
  - La RSE copia l'entrada de la TP a una entrada lliure del TLB
- Fallada de pàgina
  - La RSE copia la pàgina del disc a un marc lliure en MP, i actualitza la TP i el TLB
- Un cop finalitza la RSE, en els 2 casos
  - Se salta a la instrucció que ha causat l'excepció (es reexecutarà)

- Excepcions de crida al sistema i trap
  - Es produeixen en executar una instrucció syscall o trap
- És similar a una crida a subrutina
  - Amb pas de paràmetres i retorn de resultats
  - La RSE executa el servei sol·licitat del SO
- Un cop finalitza la RSE
  - La instrucció causant es dóna per executada i se salta a la següent

#### Interrupcions


- Causades per l'activació del senyal INT (petició d'interrupció) d'algun dispositiu d'E/S
- La petició no s'atén fins que acaba la instrucció en curs
  - Queda registrada en un registre de peticions pendents
  - Quan s'atén, la RSE sol transferir dades al/del dispositiu
  - El SO pot planificar altres processos mentre dura l'operació d'E/S
- Un cop finalitza la RSE
  - El programa continúa l'execució a partir de la següent instrucció

# Implementació en MIPS

- El coprocessador de sistema CP0
- Accions del hardware en una excepció
- Accions del software (RSE) en una excepció

- Coprocessador del sistema CP0
  - Controla el tractament d'excepcions i la traducció amb TLB
- Afegeix instruccions addicionals
  - Privilegiades: sols es poden executar en mode sistema
- Té un banc de registres específic
  - Només són accessibles per les instruccions privilegiades
  - Per exemple, per copiar-los de CP0 a CPU o viceversa:

```
mfc0 rt, rd_c0 # rt \leftarrow rd_c0
mtc0 rt, rd_c0 # rt \rightarrow rd_c0
```




```
EPC ($14) Adreça (PC) de la instrucció interrompuda
```

- Registre EPC (Exception Program Counter, \$14)
  - Registre de lectura/escriptura
  - Abans d'invocar la RSE, el processador guarda el valor actual del PC en EPC, serà l'adreça de retorn
- Una pregunta de test...
  - Per què no es pot guardar l'adreça de retorn en \$ra?



- On apunta el PC que es guarda a l'EPC?
  - Excepció: com que la instrucció en curs s'avorta
    - → el PC no s'ha incrementat i apunta a la instrucció en curs
  - Interrupció: com que la instrucció en curs ja ha finalitzat
    - → el PC s'ha incrementat i apunta a la següent




- Registre Status (\$12):
- Bit EXL (Exception Level), té 2 funcions:
  - Mode usuari / mode sistema
    - Si EXL=0, el processador està en mode usuari
    - Si EXL=1, el processador està en mode sistema, té accés a les adreces del SO, i pot executar instruccions privilegiades
    - S'activa quan es produeix una excepció o interrupció
  - Si EXL=1, totes les interrupcions estan inhibides i s'ignoren (però no es poden inhibir les excepcions!)
- 8 bits de IM (Interrupt Mask)
  - 1 bit per a cada tipus d'interrupció
  - Si el bit val 1, les interrupcions d'aquest tipus estan habilitades



- Registre Cause (\$13), de sols lectura
- Camp ExcCode, codifica la causa de l'excepció, p.ex:

Núm	Nom	Causa
0	Int	interrupció d'un dispositiu hardware d'E/S
1	Mod	fallada de TLB per pàgina modificada (primera escriptura a pàgina)
2	TLBL	fallada de TLB (o fallada de pàgina) per lectura
3	TLBS	fallada de TLB (o fallada de pàgina) per escriptura
4	AdEL	error d'adreça per lectura (accés mal alineat, o a espai de sistema no permès)
5	AdES	error d'adreça per escriptura (accés mal alineat, o a espai de sistema no permès)
6	IBE	error de bus (instruction fetch), p.ex. adreça física inexistent
7	DBE	error de bus (dades de load/store), p.ex. adreça fisica inexistent
8	Sys	crida al sistema (causada per la instrucció syscall)
9	Bp	breakpoint (causada per la instrucció break)
10	RI	instrucció reservada. p.ex. codis d'operació inexistents
11	CpU	coprocessador no implementat, p.ex. accés a CP0 en mode usuari
12	Ov	overflow aritmètic d'enters (instruccions add, sub, addi)
13	Tr	trap (causada per una instrucció de trap)
15	FPE	excepció de coma flotant: consultar detalls als registres del coprocessador CP1



- 8 bits de IP (Interrupt Pending)
  - Un per cada tipus d'interrupció
  - o Quan es rep una petició d'interrupció s'activa el bit corresponent
  - El bit roman activat mentre el dispositiu mantingui el senyal de petició activat

- 1. Quan el hardware detecta...
  - ... una excepció
    - La instrucció en curs s'avorta: no escriu en registres o memòria
    - No s'incrementa el PC

#### 1. Quan el hardware detecta...

- ... una excepció
  - La instrucció en curs s'avorta: no escriu en registres o memòria
  - No s'incrementa el PC
- una interrupció (i les interrupcions estan permeses, EXL=0)
  - Finalitza la instrucció en curs
  - Es comproven les peticions pendents (IP<sub>i</sub>=1) i habilitades (IM<sub>i</sub>=1)
  - Si n'hi ha més d'una, se selecciona la més prioritària

- 1. Quan el hardware detecta...
  - ... una excepció
    - La instrucció en curs s'avorta: no escriu en registres o memòria
    - No s'incrementa el PC
  - una interrupció (i les interrupcions estan permeses, EXL=0)
    - Finalitza la instrucció en curs
    - Es comproven les peticions pendents (IP<sub>i</sub>=1) i habilitades (IM<sub>i</sub>=1)
    - Si n'hi ha més d'una, se selecciona la més prioritària
- 2. Guarda el PC en el registre EPC
- 3. Escriu la causa en el camp ExcCode del registre Cause
- 4. Posa a 1 el bit EXL (mode sistema, interrupc. inhibides)

- 1. Quan el hardware detecta...
  - ... una excepció
    - La instrucció en curs s'avorta: no escriu en registres o memòria
    - No s'incrementa el PC
  - una interrupció (i les interrupcions estan permeses, EXL=0)
    - Finalitza la instrucció en curs
    - Es comproven les peticions pendents (IP<sub>i</sub>=1) i habilitades (IM<sub>i</sub>=1)
    - Si n'hi ha més d'una, se selecciona la més prioritària
- 2. Guarda el PC en el registre EPC
- 3. Escriu la causa en el camp ExcCode del registre Cause
- 4. Posa a 1 el bit EXL (mode sistema, interrupc. inhibides)
- 5. Escriu en el PC l'adreça base de la rutina de servei (en MIPS, hi ha 2 rutines de servei diferents)
  - RSE (genèrica), PC = 0x800000180
  - TLBmiss (sols fallades de TLB), PC = 0x80000000

- 1. La RSE ha de preservar l'estat del programa interromput
  - Salva TOTS els registres (\$0 \$31) a la pila (excepte \$k0, \$k1)
  - No cal salvar els registres de coma flotant (\$f0 \$f31)
    - Sols si invoca alguna subrutina específica on es modifiquin

- 1. La RSE ha de preservar l'estat del programa interromput
  - Salva TOTS els registres (\$0 \$31) a la pila (excepte \$k0, \$k1)
  - No cal salvar els registres de coma flotant (\$f0 \$f31)
    - Sols si invoca alguna subrutina específica on es modifiquin
- 2. Identificar la causa (ExcCode en el registre Cause)

- 1. La RSE ha de preservar l'estat del programa interromput
  - Salva TOTS els registres (\$0 \$31) a la pila (excepte \$k0, \$k1)
  - No cal salvar els registres de coma flotant (\$f0 \$f31)
    - Sols si invoca alguna subrutina específica on es modifiquin
- 2. Identificar la causa (ExcCode en el registre Cause)
- 3. Saltar a una subrutina específica, la qual pot...
  - o ... avortar el programa
  - o ... bloquejar-lo temporalment, donant pas a altres programes
  - o ... o solucionar el problema i continuar l'execució del programa


- 1. La RSE ha de preservar l'estat del programa interromput
  - Salva TOTS els registres (\$0 \$31) a la pila (excepte \$k0, \$k1)
  - No cal salvar els registres de coma flotant (\$f0 \$f31)
    - Sols si invoca alguna subrutina específica on es modifiquin
- 2. Identificar la causa (ExcCode en el registre Cause)
- 3. Saltar a una subrutina específica, la qual pot...
  - o ... avortar el programa
  - o ... bloquejar-lo temporalment, donant pas a altres programes
  - o ... o solucionar el problema i continuar l'execució del programa
- 4. En cas de syscall, sumar 4 a EPC per no reexecutar-la

- 1. La RSE ha de preservar l'estat del programa interromput
  - Salva TOTS els registres (\$0 \$31) a la pila (excepte \$k0, \$k1)
  - No cal salvar els registres de coma flotant (\$f0 \$f31)
    - Sols si invoca alguna subrutina específica on es modifiquin
- 2. Identificar la causa (ExcCode en el registre Cause)
- 3. Saltar a una subrutina específica, la qual pot...
  - o ... avortar el programa
  - ... bloquejar-lo temporalment, donant pas a altres programes
  - o ... o solucionar el problema i continuar l'execució del programa
- 4. En cas de syscall, sumar 4 a EPC per no reexecutar-la
- 5. Restaurar tots els registres salvats a la pila

- 1. La RSE ha de preservar l'estat del programa interromput
  - Salva TOTS els registres (\$0 \$31) a la pila (excepte \$k0, \$k1)
  - No cal salvar els registres de coma flotant (\$f0 \$f31)
    - Sols si invoca alguna subrutina específica on es modifiquin
- 2. Identificar la causa (ExcCode en el registre Cause)
- 3. Saltar a una subrutina específica, la qual pot...
  - o ... avortar el programa
  - o ... bloquejar-lo temporalment, donant pas a altres programes
  - o ... o solucionar el problema i continuar l'execució del programa
- 4. En cas de syscall, sumar 4 a EPC per no reexecutar-la
- 5. Restaurar tots els registres salvats a la pila
- 6. Retornar, usant la instrucció eret (exception return)
  - Posa EXL=0 (mode usuari, interrupcions permeses)
  - Copia EPC en el PC (salta a l'adreça de retorn)

#### Canvis al camí de dades del MIPS

Possible disseny d'un MIPS incloent suport d'excepcions



# Un exemple senzill de RSE (1)

```
.ktext 0x80000180
                       # secció "kernel text"
RSE:
    # Salvar TOTS els registres incloent $hi, $lo però no $k0, $k1, $sp
    addiu $sp, $sp, -128
       $1, 0($sp)
    SW
    sw $2, 4($sp)
    sw $3, 8($sp)
    sw $4, 12($sp)
          $31, 124($sp)
    SW
    # Passar paràmetres Cause i EPC a una rutina específica
    mfc0 $a0, $13 # Passa Cause Register (amb ExcCode)
    mfc0 $a1, $14 # Passa EPC
    jal handler dispatcher # invocarà el handler que correspongui
                           # i decidirà on ha de retornar la RSE
    mtc0 $v0, $14 # copiar resultat a EPC
```

### Un exemple senzill de RSE (2)

```
sw $3, 8($sp)
sw $4, 12($sp)
sw $31, 124($sp)
# Passar paràmetres Cause i EPC a una rutina específica
mfc0 $a0, $13
                     # Passa Cause Register (amb ExcCode)
                    # Passa EPC
mfc0 $a1, $14
jal handler dispatcher # invocarà el handler que correspongui
                       # i decidirà on ha de retornar la RSE
mtc0 $v0, $14
                   # copiar resultat a EPC
# Restaurar registres i pila
addiu $sp, $sp, -128
lw $1, 0($sp)
lw $2, 4($sp)
lw $3, 8($sp)
lw $4, 12($sp)
lw $31, 124($sp)
addiu $sp, $sp, 128
```

### Un exemple senzill de RSE (3)

```
# Passar paràmetres Cause i EPC a una rutina específica
mfc0 $a0, $13 # Passa Cause Register (amb ExcCode)
mfc0 $a1, $14 # Passa EPC
jal handler dispatcher # invocarà el handler que correspongui
                       # i decidirà on ha de retornar la RSE
mtc0 $v0, $14 # copiar resultat a EPC
# Restaurar registres i pila
addiu $sp, $sp, -128
lw $1, 0($sp)
lw $2, 4($sp)
lw $3, 8($sp)
lw $4, 12($sp)
. . .
     $31, 124($sp)
lw
addiu $sp, $sp, 128
```

### Un exemple senzill de RSE (4)

```
# Restaurar registres i pila
addiu $sp, $sp, -128
lw $1, 0($sp)
lw $2, 4($sp)
lw $3, 8($sp)
lw $4, 12($sp)
lw $31, 124($sp)
addiu $sp, $sp, 128
# Retornar al programa d'usuari, posant EXL=0 i PC=EPC
eret
```

# Tres exemples concrets

- L'excepció de fallada de TLB
- L'excepció de crida al sistema
- Les interrupcions d'E/S

#### Fallada de TLB


#### Fallada de TLB

La CPU accedeix a una adreça i el TLB no en té la traducció


#### Tractament

- Buscar entrada lliure al TLB (o seleccionar-ne una a reemplaçar)
- Copiar-hi l'entrada corresponent de la TP (PTE)
- Inclou els bits: Marc de pàgina (PPN), Presència (V) i Dirty (D)
- Afegir-hi el número de pàgina VPN (etiqueta de la traducció)

- En MIPS, les fallades de TLB causen excepció
  - Les tracta una subrutina del SO (software)
- Relativament frequents -> convé tractar-les eficientment
  - RSE genèrica (@ = 0x80000180): massa complexa i lenta
  - Es tracten amb la rutina TLBmiss (@ = 0x80000000)
    - Molt ràpida (menys de 13 cicles)
    - No salva registres a la pila (sols modifica \$k1, que no cal salvar perquè està reservat al SO)
- Registres del CP0 per a la gestió del TLB



- Quan el hardware detecta la fallada de TLB...
  - ... copia el PC en EPC, i posa el bit EXL=1
  - ... escriu en ExcCode el codi TLBL (fetch o load) o TLBS (store)
     (com s'ha explicat abans)
- I a més a més...
  - ... escriu en el PC l'adreça base de TLBmiss (= 0x8000000)
  - ... escriu l'adreça de l'entrada de la TP (PTE) al registre Context
  - ... Escriu els 20 bits del VPN al registre EntryHi




#### Exemple de rutina TLBmiss

```
.ktext 0x80000000
TLBmiss:

mfc0 $k1, $4  # Copia Context (adreça de la PTE) en $k1
lw $k1, 0($k1)  # Llegeix la PTE (traducció) en $k1
mtc0 $k1, $2  # Copia la traducció a EntryLo
tlbwr  # Escriu EntryHi|EntryLo al TLB
eret  # Retorna al programa
```

Fa còpia de la PTE (32 bits) al registre EntryLo



#### Exemple de rutina TLBmiss

```
.ktext 0x80000000
TLBmiss:

mfc0 $k1, $4  # Copia Context (adreça de la PTE) en $k1
lw $k1, 0($k1)  # Llegeix la PTE (traducció) en $k1
mtc0 $k1, $2  # Copia la traducció a EntryLo
tlbwr  # Escriu EntryHi|EntryLo al TLB
eret  # Retorna al programa
```

Fa còpia de la PTE (32 bits) al registre EntryLo

```
EntryLo ($2)

núm. marc de pàgina física (PPN)

V (presència)
D (modificada)
```

- TLBWR = "TLB Write Random"
  - Selecciona una entrada del TLB aleatòriament
  - Hi escriu el contingut de EntryHi (VPN) i EntryLo (traducció)

#### Exemple de rutina TLBmiss

```
.ktext 0x80000000
TLBmiss:

mfc0 $k1, $4  # Copia Context (adreça de la PTE) en $k1
lw $k1, 0($k1)  # Llegeix la PTE (traducció) en $k1
mtc0 $k1, $2  # Copia la traducció a EntryLo
tlbwr  # Escriu EntryHi|EntryLo al TLB
eret  # Retorna al programa
```

Fa còpia de la PTE (32 bits) al registre EntryLo

```
EntryLo ($2)

| Description | Property | Pro
```

- TLBWR = "TLB Write Random"
  - Selecciona una entrada del TLB aleatòriament
  - Hi escriu el contingut de EntryHi (VPN) i EntryLo (traducció)
- ERET = "Exception Return"
  - Copia PC = EPC, i posa el bit EXL=0

#### Què passa si en una fallada el bit V val 0?

- Durant una fallada de TLB
  - La rutina TLBmiss no comprova el bit de presència V
  - Quan TLBmiss acaba, retorna a la instrucció que ha fallat
- Quan la instrucció es reexecuta
  - El TLB (resulta un hit) comprova el bit de presència V
  - Si V=1, la instrucció s'executa normalment
  - Si V=0, produeix excepció de fallada de pàgina, i s'invoca la RSE

### El TLB de MIPS (recordatori)

#### Funció del bit V del TLB

- És una còpia del bit de presència (P) de la TP
- Indica si la pàgina està en MP o solament en disc
- No intervé per determinar si és fallada de TLB o no
  - La fallada de TLB sols depèn de si es troba el VPN o no
- El bit V intervé quan reemplacem una entrada del TLB
  - L'algorisme dóna preferència a ocupar entrades amb V=0

### El TLB de MIPS (recordatori)

#### Funció del bit D del TLB

- Quan en una fallada de pàgina la copiem del disc a MP
  - S'inicialitza el bit D a la TP (0 si és lectura, 1 si és escriptura)
  - El bit D indica si la pàgina en MP s'ha modificat respecte al disc
    - L'escriptura de pàgines de MP té política d'escriptura retardada
- En una fallada de TLB
  - Copiem la PTE al TLB, incloent el bit D

### El TLB de MIPS (recordatori)

#### Funció del bit D del TLB

- Quan en una fallada de pàgina la copiem del disc a MP
  - S'inicialitza el bit D a la TP (0 si és lectura, 1 si és escriptura)
  - El bit D indica si la pàgina en MP s'ha modificat respecte al disc
    - L'escriptura de pàgines de MP té política d'escriptura retardada
- En una fallada de TLB
  - Copiem la PTE al TLB, incloent el bit D
- Quan un store fa un encert al TLB
  - Si D = 0 (primer store a la pàgina) es posa D=1
     (és l'únic bit del TLB modificable per l'execució del programa)
  - També es posa D=1 a la TP (per mantenir-la actualitzada)
    - L'escriptura del bit D del TLB té política d'escriptura immediata
    - Simplifica el posterior reemplaçament d'entrades al TLB
  - Per posar D=1 a la TP es genera l'excepció "pàgina modificada"
    - El SO comprova els permisos d'escriptura, i actualitza el bit D

- El sistema operatiu
  - Proporciona accés segur i eficient als recursos compartits
    - Memòria física
    - Dispositius d'E/S
    - Processador (execució concurrent de múltiples programes)

- El sistema operatiu
  - Proporciona accés segur i eficient als recursos compartits
    - Memòria física
    - Dispositius d'E/S
    - Processador (execució concurrent de múltiples programes)
- La gestió dels recursos es fa en mode sistema (EXL=1)
  - Permet accedir a la regió de memòria (codi/dades) del SO
    - Adreces virtuals amb bit 31 igual a 1
    - L'accés en mode usuari causa l'excepció ExcCode=AdEL o AdES
  - Permet executar instruccions privilegiades
    - Com les que operen sobre el CP0
    - L'execució en mode usuari causa l'excepció ExcCode=CpU

- L'accés als serveis del SO es fa amb una excepció
  - En MIPS, amb la instrucció syscall
  - L'excepció (codi ExcCode=Sys) canvia a mode sistema (EXL=1)
  - I salta a la RSE, que és part del SO

- L'accés als serveis del SO es fa amb una excepció
  - En MIPS, amb la instrucció syscall
  - L'excepció (codi ExcCode=Sys) canvia a mode sistema (EXL=1)
  - I salta a la RSE, que és part del SO
- Funciona com una crida a subrutina...
  - Es posa en \$v0 el codi del servei que es sol·licita
    - El SO té una subrutina per a cada servei
  - Els paràmetres, en \$a0-\$a3 (\$f12, \$f14 els de coma flotant)
  - Es fa la crida amb syscall (no pas amb jal!)
  - El valor de retorn (si n'hi ha) es passa en \$v0 (o \$f0 en c.f)

- L'accés als serveis del SO es fa amb una excepció
  - En MIPS, amb la instrucció syscall
  - L'excepció (codi ExcCode=Sys) canvia a mode sistema (EXL=1)
  - I salta a la RSE, que és part del SO
- Funciona com una crida a subrutina...
  - Es posa en \$v0 el codi del servei que es sol·licita
    - El SO té una subrutina per a cada servei
  - Els paràmetres, en \$a0-\$a3 (\$f12, \$f14 els de coma flotant)
  - Es fa la crida amb syscall (no pas amb jal!)
  - El valor de retorn (si n'hi ha) es passa en \$v0 (o \$f0 en c.f)
- A diferència de les subrutines...
  - L'excepció salta a un punt d'entrada únic del SO (la RSE)
  - L'excepció activa el mode sistema, i inhibeix interrupcions

#### • Alguns codis de servei del SO

Servei	Codi	Paràm etres Paràm etres	Resultat
print_int	1	\$a0 = int	
print_float	2	\$f12 = float	
print_double	3	\$f12 = double	
print_string	4	\$a0 = string	
read_int	5		\$v0 = integer
read_float	6		\$f0 = float
read_double	7		\$f0 = double
read_string	8	\$a0 = buffer, \$a1 = length	
sbrk	9	\$a0 = amount	\$v0 = address
exit	10		
print_char	11	\$a0 = char	
read_char	12		\$v0 = char
open	13	\$a0 = filename (string) \$a1 = flags, \$a2 = mode	\$a0 = file descriptor
read	14	\$a0 = file descriptor, \$a1 = buffer, \$a2 = length	\$a0 = num chars read
write	15	<pre>\$a0 = file descriptor, \$a1 = buffer, \$a2 = length</pre>	\$a0 = num chars written
close	16	\$a0 = file descriptor	
exit2	17	\$a0 = result	

Exemple amb crides al sistema

```
.data
cadena: .asciiz "Introdueix una frase\n"
    .text
    ...
    li $v0, 4  # crida num 4: print_string(char *p)
    la $a0, cadena
    syscall

li $v0, 10  # crida num 10: exit()
    syscall
```

### Les interrupcions d'E/S

- Els dispositius d'E/S només són accessibles per al SO
  - o Els programes d'usuari hi poden accedir sol·licitant-ho al SO
  - o Per mitjà d'una crida al sistema

# Les interrupcions d'E/S

- Els dispositius d'E/S només són accessibles per al SO
  - o Els programes d'usuari hi poden accedir sol·licitant-ho al SO
  - Per mitjà d'una crida al sistema
- Les operacions d'E/S tenen latències enormes
  - La comunicació amb la CPU requereix sincronització
- Dos tipus de sincronització
  - Per enquesta: el programa espera que el dispositiu estigui llest, consultant repetidament el seu estat (espera activa)

```
do {
          estat = consultar_estat_dispositiu();
while (estat != READY);
```

# Les interrupcions d'E/S

- Els dispositius d'E/S només són accessibles per al SO
  - Els programes d'usuari hi poden accedir sol·licitant-ho al SO
  - Per mitjà d'una crida al sistema
- Les operacions d'E/S tenen latències enormes
  - La comunicació amb la CPU requereix sincronització
- Dos tipus de sincronització
  - Per enquesta: el programa espera que el dispositiu estigui llest, consultant repetidament el seu estat (espera activa)

```
do {
          estat = consultar_estat_dispositiu();
while (estat != READY);
```


- Per interrupcions: el SO executa altres programes mentre el dispositiu estigui ocupat (millor utilització de la CPU)
  - Quan el dispositiu està llest, avisa a la CPU, activant un senyal de petició d'interrupció (INT)

### Les interrupcions d'E/S en MIPS



- Quan un dispositiu finalitza l'operació o necessita atenció
  - Sol·licita interrupció activant el senyal INT (asíncron)
  - La instrucció en curs d'execució no es pot interrompre
  - La petició queda pendent i anotada al bit IP<sub>i</sub> associat al dispositiu
- Quan finalitza la instrucció en curs i s'incrementa el PC
  - o El processador comprova les peticions pendents del camp IP
  - Si hi ha algun bit IP<sub>i</sub>=1, es genera una excepció (ExcCode=Int)
- Quan la RSE fa el tractament de la interrupció
  - Ho notifica al dispositiu (senyal INTA)
  - El dispositiu desactiva la petició (senyal INT)
  - El bit IP<sub>i</sub> es desactiva

### Les interrupcions d'E/S en MIPS



- Quan s'invoca la RSE
  - Es posa el bit EXL=1, i la rutina s'executa en mode sistema
  - Amb EXL=1, quedan totes les interrupcions deshabilitades
- El SO pot deshabilitar les interrupcions del dispositiu i
  - Posant a 0 el bit i de l'Interrupt Mask (IM<sub>i</sub>) del registre Status
- Si el dispositiu i sol·licita interrupció, sols genera excepció
  - $\circ$  Si IM<sub>i</sub> = 1 i EXL=0

### Les interrupcions d'E/S en MIPS

- Identificació del dispositiu per software
  - La RSE comprova els camps IP i IM per determinar quin dispositiu ha d'atendre
  - Si hi ha múltiples peticions, estableix un sistema de prioritats
  - També pot passar que no hi hagi cap petició
    - Si el dispositiu no ha mantingut la petició activa prou temps
    - P.ex. si les interrupcions han estat massa temps inhibides

# 20 Preguntes de Test

(dels exàmens 2016-2019)

- 1. Si el bit EXL val 1, les interrupcions seran ignorades
- 2. L'excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask
- 3. Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.
- 4. Un accés a memòria mai canviarà l'estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.
- 5. La rutina RSE de tractament d'excepcions del MIPS segueix les regles de l'ABI que s'estableixen per programar les subrutines

- Si el bit EXL val 1, les interrupcions seran ignorades Veritat
- L'excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask
- 3. Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.
- 4. Un accés a memòria mai canviarà l'estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.
- 5. La rutina RSE de tractament d'excepcions del MIPS segueix les regles de l'ABI que s'estableixen per programar les subrutines

- Si el bit EXL val 1, les interrupcions seran ignorades Veritat
- L'excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask
   Fals, les exepcions no poden ser inhibides
- 3. Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.
- 4. Un accés a memòria mai canviarà l'estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.
- 5. La rutina RSE de tractament d'excepcions del MIPS segueix les regles de l'ABI que s'estableixen per programar les subrutines

- Si el bit EXL val 1, les interrupcions seran ignorades Veritat
- L'excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask
   Fals, les exepcions no poden ser inhibides
- 3. Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.
  - Fals, les excepcions sempre interrompen la instrucció en curs
- 4. Un accés a memòria mai canviarà l'estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.
- 5. La rutina RSE de tractament d'excepcions del MIPS segueix les regles de l'ABI que s'estableixen per programar les subrutines

- 1. Si el bit EXL val 1, les interrupcions seran ignorades Veritat
- L'excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask
   Fals, les exepcions no poden ser inhibides
- 3. Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.
  - Fals, les excepcions sempre interrompen la instrucció en curs
- 4. Un accés a memòria mai canviarà l'estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.
  - Fals, si és la primera escriptura en una pàgina, cal posar D=1
- 5. La rutina RSE de tractament d'excepcions del MIPS segueix les regles de l'ABI que s'estableixen per programar les subrutines

- 1. Si el bit EXL val 1, les interrupcions seran ignorades Veritat
- L'excepció per accés no alineat a memòria pot ser inhibida a través del camp Interrupt Mask
   Fals, les exepcions no poden ser inhibides
- 3. Una excepció no pot ser atesa fins que la instrucció en curs hagi finalitzat.
  - Fals, les excepcions sempre interrompen la instrucció en curs
- 4. Un accés a memòria mai canviarà l'estat de la taula de pàgines si es produeix un encert al TLB a una entrada amb el bit de validesa a 1.
  - Fals, si és la primera escriptura en una pàgina, cal posar D=1
- 5. La rutina RSE de tractament d'excepcions del MIPS segueix les regles de l'ABI que s'estableixen per programar les subrutines Fals, la RSE ha de retornar TOTS els registres intactes

- 6. Al MIPS es detecta que un accés a memòria causa una fallada de pàgina consultant el bit V en el TLB
- 7. Si l'accés a dades d'una instrucció produeix un encert al TLB, però el bit V val 0, llavors la instrucció causarà una excepció de fallada de página
- 8. Una mateixa instrucció pot causar durant la seva execució 2 fallades de página
- 9. Una fallada al TLB no implica que hi hagi una fallada de página
- Quan hi ha una fallada de pàgina hi haurà un o dos accessos a disc depenent del valor del Dirty Bit de la pàgina a substituir

- Al MIPS es detecta que un accés a memòria causa una fallada de pàgina consultant el bit V en el TLB Veritat
- 7. Si l'accés a dades d'una instrucció produeix un encert al TLB, però el bit V val 0, llavors la instrucció causarà una excepció de fallada de página
- 8. Una mateixa instrucció pot causar durant la seva execució 2 fallades de página
- 9. Una fallada al TLB no implica que hi hagi una fallada de página
- Quan hi ha una fallada de pàgina hi haurà un o dos accessos a disc depenent del valor del Dirty Bit de la pàgina a substituir

- Al MIPS es detecta que un accés a memòria causa una fallada de pàgina consultant el bit V en el TLB Veritat
- 7. Si l'accés a dades d'una instrucció produeix un encert al TLB, però el bit V val 0, llavors la instrucció causarà una excepció de fallada de página Veritat
- 8. Una mateixa instrucció pot causar durant la seva execució 2 fallades de página
- 9. Una fallada al TLB no implica que hi hagi una fallada de página
- 10. Quan hi ha una fallada de pàgina hi haurà un o dos accessos a disc depenent del valor del Dirty Bit de la pàgina a substituir

- Al MIPS es detecta que un accés a memòria causa una fallada de pàgina consultant el bit V en el TLB Veritat
- 7. Si l'accés a dades d'una instrucció produeix un encert al TLB, però el bit V val 0, llavors la instrucció causarà una excepció de fallada de página Veritat
- 8. Una mateixa instrucció pot causar durant la seva execució 2 fallades de página Veritat
- 9. Una fallada al TLB no implica que hi hagi una fallada de página
- 10. Quan hi ha una fallada de pàgina hi haurà un o dos accessos a disc depenent del valor del Dirty Bit de la pàgina a substituir

- Al MIPS es detecta que un accés a memòria causa una fallada de pàgina consultant el bit V en el TLB Veritat
- 7. Si l'accés a dades d'una instrucció produeix un encert al TLB, però el bit V val 0, llavors la instrucció causarà una excepció de fallada de página Veritat
- 8. Una mateixa instrucció pot causar durant la seva execució 2 fallades de página Veritat
- Una fallada al TLB no implica que hi hagi una fallada de página Veritat
- 10. Quan hi ha una fallada de pàgina hi haurà un o dos accessos a disc depenent del valor del Dirty Bit de la pàgina a substituir

- Al MIPS es detecta que un accés a memòria causa una fallada de pàgina consultant el bit V en el TLB Veritat
- 7. Si l'accés a dades d'una instrucció produeix un encert al TLB, però el bit V val 0, llavors la instrucció causarà una excepció de fallada de página Veritat
- 8. Una mateixa instrucció pot causar durant la seva execució 2 fallades de página Veritat
- Una fallada al TLB no implica que hi hagi una fallada de página Veritat
- Quan hi ha una fallada de pàgina hi haurà un o dos accessos a disc depenent del valor del Dirty Bit de la pàgina a substituir Veritat

- 11. A l'inici de la rutina genèrica de servei d'excepcions de MIPS (RSE) aquesta sols ha de salvar a la pila aquells registres segurs que es modifiquin durant l'execució de la RSE
- 12. Un programa en mode usuari pot copiar un registre qualsevol de la CPU al coprocessador CP0 per mitjà de la instrucció mtc0
- 13. En el MIPS, el camp IM (Interrupt Mask) del registre Status usat en la gestió de les interrupcions serveix per indicar les peticions d'interrupció que no han de ser ateses quan s'acabi l'execució de la instrucció actual
- 14. La primera vegada que s'escriu a una pàgina es genera una excepció, el tractament de la qual consisteix en escriure la pàgina modificada al disc
- 15. Quan cerquem la traducció d'un número de pàgina (VPN) al TLB, perquè hi hagi un encert de TLB cal trobar una entrada amb el mateix VPN i que tingui el bit de presència V=1

- 11. A l'inici de la rutina genèrica de servei d'excepcions de MIPS (RSE) aquesta sols ha de salvar a la pila aquells registres segurs que es modifiquin durant l'execució de la RSE Fals, els ha de salvar tots (excepte \$k0, \$k1 i els de coma flotant)
- 12. Un programa en mode usuari pot copiar un registre qualsevol de la CPU al coprocessador CP0 per mitjà de la instrucció mtc0
- 13. En el MIPS, el camp IM (Interrupt Mask) del registre Status usat en la gestió de les interrupcions serveix per indicar les peticions d'interrupció que no han de ser ateses quan s'acabi l'execució de la instrucció actual
- 14. La primera vegada que s'escriu a una pàgina es genera una excepció, el tractament de la qual consisteix en escriure la pàgina modificada al disc
- 15. Quan cerquem la traducció d'un número de pàgina (VPN) al TLB, perquè hi hagi un encert de TLB cal trobar una entrada amb el mateix VPN i que tingui el bit de presència V=1

- 11. A l'inici de la rutina genèrica de servei d'excepcions de MIPS (RSE) aquesta sols ha de salvar a la pila aquells registres segurs que es modifiquin durant l'execució de la RSE Fals, els ha de salvar tots (excepte \$k0, \$k1 i els de coma flotant)
- 12. Un programa en mode usuari pot copiar un registre qualsevol de la CPU al coprocessador CP0 per mitjà de la instrucció mtc0 Fals, la instrucció mtc0 és privilegiada
- 13. En el MIPS, el camp IM (Interrupt Mask) del registre Status usat en la gestió de les interrupcions serveix per indicar les peticions d'interrupció que no han de ser ateses quan s'acabi l'execució de la instrucció actual
- 14. La primera vegada que s'escriu a una pàgina es genera una excepció, el tractament de la qual consisteix en escriure la pàgina modificada al disc
- 15. Quan cerquem la traducció d'un número de pàgina (VPN) al TLB, perquè hi hagi un encert de TLB cal trobar una entrada amb el mateix VPN i que tingui el bit de presència V=1

- 11. A l'inici de la rutina genèrica de servei d'excepcions de MIPS (RSE) aquesta sols ha de salvar a la pila aquells registres segurs que es modifiquin durant l'execució de la RSE Fals, els ha de salvar tots (excepte \$k0, \$k1 i els de coma flotant)
- 12. Un programa en mode usuari pot copiar un registre qualsevol de la CPU al coprocessador CP0 per mitjà de la instrucció mtc0 Fals, la instrucció mtc0 és privilegiada
- 13. En el MIPS, el camp IM (Interrupt Mask) del registre Status usat en la gestió de les interrupcions serveix per indicar les peticions d'interrupció que no han de ser ateses quan s'acabi l'execució de la instrucció actual Veritat
- 14. La primera vegada que s'escriu a una pàgina es genera una excepció, el tractament de la qual consisteix en escriure la pàgina modificada al disc
- 15. Quan cerquem la traducció d'un número de pàgina (VPN) al TLB, perquè hi hagi un encert de TLB cal trobar una entrada amb el mateix VPN i que tingui el bit de presència V=1

- 11. A l'inici de la rutina genèrica de servei d'excepcions de MIPS (RSE) aquesta sols ha de salvar a la pila aquells registres segurs que es modifiquin durant l'execució de la RSE Fals, els ha de salvar tots (excepte \$k0, \$k1 i els de coma flotant)
- 12. Un programa en mode usuari pot copiar un registre qualsevol de la CPU al coprocessador CP0 per mitjà de la instrucció mtc0 Fals, la instrucció mtc0 és privilegiada
- 13. En el MIPS, el camp IM (Interrupt Mask) del registre Status usat en la gestió de les interrupcions serveix per indicar les peticions d'interrupció que no han de ser ateses quan s'acabi l'execució de la instrucció actual Veritat
- 14. La primera vegada que s'escriu a una pàgina es genera una excepció, el tractament de la qual consisteix en escriure la pàgina modificada al disc Fals, consisteix a posar el bit D=1 a la TP
- 15. Quan cerquem la traducció d'un número de pàgina (VPN) al TLB, perquè hi hagi un encert de TLB cal trobar una entrada amb el mateix VPN i que tingui el bit de presència V=1

- 11. A l'inici de la rutina genèrica de servei d'excepcions de MIPS (RSE) aquesta sols ha de salvar a la pila aquells registres segurs que es modifiquin durant l'execució de la RSE Fals, els ha de salvar tots (excepte \$k0, \$k1 i els de coma flotant)
- 12. Un programa en mode usuari pot copiar un registre qualsevol de la CPU al coprocessador CP0 per mitjà de la instrucció mtc0 Fals, la instrucció mtc0 és privilegiada
- 13. En el MIPS, el camp IM (Interrupt Mask) del registre Status usat en la gestió de les interrupcions serveix per indicar les peticions d'interrupció que no han de ser ateses quan s'acabi l'execució de la instrucció actual Veritat
- 14. La primera vegada que s'escriu a una pàgina es genera una excepció, el tractament de la qual consisteix en escriure la pàgina modificada al disc Fals, consisteix a posar el bit D=1 a la TP
- 15. Quan cerquem la traducció d'un número de pàgina (VPN) al TLB, perquè hi hagi un encert de TLB cal trobar una entrada amb el mateix VPN i que tingui el bit de presència V=1 Fals, el bit V no intervé per determinar un encert de TLB

- 16. Les escriptures del bit de Dirty del TLB segueixen una política d'escriptura inmediata
- 17. En MIPS, una instrucció lb mai pot produir una excepció per accés no alineat a la dada
- Les fallades de TLB en el MIPS provoquen una excepció i s'executa la RSE genérica
- En MIPS, quan s'acaba d'executar la RSE, es torna a la instrucció següent a la que ha provocat l'excepció o la interrupció
- 20. La sincronització dels dispositius d'entrada/sortida en un computador, es gestiona exclusivament per interrupcions

- 16. Les escriptures del bit de Dirty del TLB segueixen una política d'escriptura inmediata Veritat
- 17. En MIPS, una instrucció 1b mai pot produir una excepció per accés no alineat a la dada
- Les fallades de TLB en el MIPS provoquen una excepció i s'executa la RSE genérica
- En MIPS, quan s'acaba d'executar la RSE, es torna a la instrucció següent a la que ha provocat l'excepció o la interrupció
- 20. La sincronització dels dispositius d'entrada/sortida en un computador, es gestiona exclusivament per interrupcions

- 16. Les escriptures del bit de Dirty del TLB segueixen una política d'escriptura inmediata Veritat
- 17. En MIPS, una instrucció 1b mai pot produir una excepció per accés no alineat a la dada Veritat
- Les fallades de TLB en el MIPS provoquen una excepció i s'executa la RSE genérica
- En MIPS, quan s'acaba d'executar la RSE, es torna a la instrucció següent a la que ha provocat l'excepció o la interrupció
- 20. La sincronització dels dispositius d'entrada/sortida en un computador, es gestiona exclusivament per interrupcions

- 16. Les escriptures del bit de Dirty del TLB segueixen una política d'escriptura inmediata Veritat
- 17. En MIPS, una instrucció 1b mai pot produir una excepció per accés no alineat a la dada Veritat
- 18. Les fallades de TLB en el MIPS provoquen una excepció i s'executa la RSE genérica Fals, s'executa la rutina TLBmiss específica
- 19. En MIPS, quan s'acaba d'executar la RSE, es torna a la instrucció següent a la que ha provocat l'excepció o la interrupció
- 20. La sincronització dels dispositius d'entrada/sortida en un computador, es gestiona exclusivament per interrupcions

- 16. Les escriptures del bit de Dirty del TLB segueixen una política d'escriptura inmediata Veritat
- 17. En MIPS, una instrucció 1b mai pot produir una excepció per accés no alineat a la dada Veritat
- 18. Les fallades de TLB en el MIPS provoquen una excepció i s'executa la RSE genérica Fals, s'executa la rutina TLBmiss específica
- 19. En MIPS, quan s'acaba d'executar la RSE, es torna a la instrucció següent a la que ha provocat l'excepció o la interrupció Fals, alguns cops es reexecuta la mateixa instrucció
- 20. La sincronització dels dispositius d'entrada/sortida en un computador, es gestiona exclusivament per interrupcions

- 16. Les escriptures del bit de Dirty del TLB segueixen una política d'escriptura inmediata Veritat
- 17. En MIPS, una instrucció 1b mai pot produir una excepció per accés no alineat a la dada Veritat
- 18. Les fallades de TLB en el MIPS provoquen una excepció i s'executa la RSE genérica Fals, s'executa la rutina TLBmiss específica
- 19. En MIPS, quan s'acaba d'executar la RSE, es torna a la instrucció següent a la que ha provocat l'excepció o la interrupció Fals, alguns cops es reexecuta la mateixa instrucció
- 20. La sincronització dels dispositius d'entrada/sortida en un computador, es gestiona exclusivament per interrupcions Fals, es pot gestionar també per enquesta

## FI

# Gràcies a tots Ha estat un plaer estar amb vosaltres Espero que tingueu un bon aprofitament del curs

Joan Manuel Parcerisa