Tema 6. Memòria Cache

Joan Manuel Parcerisa






Memòria Cache

- Introducció
- Aspectes de disseny
- Impacte en el rendiment
- Millores de rendiment

Memòria Cache


- Introducció
 - "Gap" entre els rendiments de CPU i memòria
 - Principi de localitat
 - Memòria cache. Terminologia
 - La jerarquia de memòria
- Aspectes de disseny
- Impacte en el rendiment
- Millores de rendiment

El "gap" de rendiment entre CPU i memòria




○ Actualment t_{accés_memòria} > 100 × t_{exec_aritmètica}

El "gap" de rendiment entre CPU i memòria



- Actualment t_{accés memòria} > 100 × t_{exec aritmètica}
- → 99% del temps d'execució dedicat a accedir a memòria
 - fetch de cada instrucció
 - accés a dades (loads i stores)


El "gap" de rendiment entre CPU i memòria




- Actualment t_{accés memòria} > 100 × t_{exec aritmètica}
- → 99% del temps d'execució dedicat a accedir a memòria
 - fetch de cada instrucció
 - accés a dades (loads i stores)
- $_{\circ}$ \rightarrow La millora de $t_{accés\ memòria}$ és imprescindible!

- Requisits de la memòria
 - o Ràpida: temps d'accés curt
 - Gran capacitat: encabir tots els programes
 - Baix cost: \$ per GB


- Requisits de la memòria
 - Ràpida: temps d'accés curt
 - Gran capacitat: encabir tots els programes
 - Baix cost: \$ per GB
- Tecnologia SRAM
 - o ràpida
 - costosa (+6T/bit)
 - Baixa capacitat



- Requisits de la memòria
 - Ràpida: temps d'accés curt
 - Gran capacitat: encabir tots els programes
 - Baix cost: \$ per GB
- Tecnologia SRAM
 - o ràpida
 - costosa (+6T/bit)
 - Baixa capacitat



- Tecnologia DRAM
 - lenta
 - barata (1T+ 1C/bit)
 - Gran capacitat



Cap tecnologia reuneix tots els requisits

Tecnologia	Temps d'accés	Cost
SRAM	0,25 – 2,5 ns	\$2000/GB
DRAM	50 -100 ns	\$10/GB
Disc magnètic	5,000.000 – 20,000.000 ns	\$0.02/GB

- Una memòria petita es pot accedir més ràpidament
- Però no podem renunciar a una memòria més gran

La clau: principi de localitat

Observació

- Els programes accedeixen a una porció relativament petita de l'espai d'adreces en cada instant de temps
 - ⇒ No totes les adreces tenen la mateixa probabilitat de ser accedides

La clau: principi de localitat

Observació

- Els programes accedeixen a una porció relativament petita de l'espai d'adreces en cada instant de temps
 - ⇒ No totes les adreces tenen la mateixa probabilitat de ser accedides

Localitat temporal

- Alta probabilitat d'accedir a les mateixes dades repetidament

La clau: principi de localitat

Observació

- Els programes accedeixen a una porció relativament petita de l'espai d'adreces en cada instant de temps
 - ⇒ No totes les adreces tenen la mateixa probabilitat de ser accedides

Localitat temporal

- Alta probabilitat d'accedir a les mateixes dades repetidament

Localitat espacial

- Alta probabilitat d'accedir a dades pròximes a les ja accedides

Localitat: exemple 1

o Un programa realitza la següent seqüencia d'accessos:

accés	Adreça de memòria
1	0
2	1024
3	0
4	1024
5	0
6	1024
7	0
8	1024
	-

O Quina mena de localitat té aquest programa?

Localitat: exemple 2

Un programa realitza la següent seqüencia d'accessos:

accés	Adreça de memòria
1	0
2	4
3	8
4	12
5	16
6	20
7	24
8	28
	-

Quina mena de localitat té aquest programa?

Localitat: exemple 3

Un programa realitza la següent seqüencia d'accessos:

Adreça de memòria
0
4
8
12
0
4
8
12

o Quina mena de localitat té aquest programa?

Origen de la localitat

Localitat temporal

- → Degut als bucles
- Probablement accedirem a les mateixes dades i instruccions en cada iteració

Origen de la localitat


Localitat temporal

- → Degut als bucles
- Probablement accedirem a les mateixes dades i instruccions en cada iteració


Localitat espacial

- → Degut a vectors (dades) i al seqüenciament implícit (instruccions)
- Probablement accedim a elements pròxims als ja accedits
- Executarem les instruccions següents (excepte si saltem)


Idea: interposar la memòria cache (MC)




- És una memòria petita i ràpida (SRAM)
- Entre la CPU i la memòria principal (MP), gran i lenta (DRAM)



- La MC aprofita la localitat
 - Guarda dades amb més probabilitat de ser accedides en el futur
 - Per accedir-hi amb més rapidesa
 - La majoria dels accessos són servits per la MC



- La MC aprofita la localitat
 - Guarda dades amb més probabilitat de ser accedides en el futur
 - Per accedir-hi amb més rapidesa
 - La majoria dels accessos són servits per la MC
- Localitat temporal
 - Per cada dada accedida, en guarda una còpia, per si la torna a accedir



La MC aprofita la localitat

- Guarda dades amb més probabilitat de ser accedides en el futur
- Per accedir-hi amb més rapidesa
- La majoria dels accessos són servits per la MC

Localitat temporal

 Per cada dada accedida, en guarda una còpia, per si la torna a accedir

Localitat espacial

- Per cada dada accedida, en guarda el bloc sencer on pertany, per si accedim a una dada pròxima
- La unitat de transferència entre MP i MC és sempre 1 bloc

Terminologia


- Referència a memòria = accés a memòria
- Encert (hit)
 - La dada accedida per la CPU està present a la MC
- Fallada (miss)
 - La dada accedida per la CPU no està present a la MC
 - Cal portar (copiar) un bloc de la MP a la MC
 - Si el bloc no hi cap a la MC, reemplaçarà un altre bloc

Terminologia


- Referència a memòria = accés a memòria
- Encert (hit)
 - La dada accedida per la CPU està present a la MC
- Fallada (miss)
 - La dada accedida per la CPU no està present a la MC
 - Cal portar (copiar) un bloc de la MP a la MC
 - Si el bloc no hi cap a la MC, reemplaçarà un altre bloc
- Taxa d'encerts (hit ratio)
 - Percentatge d'accessos a memòria que esdevenen encerts
 h = núm_encerts / núm_referències
- Taxa de fallades (miss ratio)
 - Percentatge d'accessos a memòria que esdevenen fallades
 m = núm_fallades / núm_referències
 m = 1 h


Organització de la memòria en blocs


- L'espai d'adreçament es divideix en blocs
 - o Bloc: la mínima unitat d'informació que pot estar o no a la cache





































Jerarquia de memòria

- Generalitzant i fent abstracció de la idea
 - o El subsistema de memòria és una jerarquia de diversos nivells
 - Cada nivell guarda un subconjunt de les dades del nivell inferior
 - Les que tindran més probabilitat de ser accedides




Memòria Cache


- Introducció
- Aspectes de disseny
 - Organització de la memòria i la cache en blocs
 - Correspondència directa
 - Mida òptima del bloc
 - Polítiques d'escriptura
- Impacte en el rendiment
- Millores de rendiment




- L'espai d'adreçament es subdivideix en blocs, de mida fixa B = 2^b
 - Suposem B=4 bytes





- L'espai d'adreçament es subdivideix en blocs, de mida fixa B = 2^b
 - Suposem B=4 bytes
 - Numerem els blocs des de 0



- L'espai d'adreçament es subdivideix en blocs, de mida fixa B = 2^b
 - Suposem B=4 bytes
 - Numerem els blocs des de 0
- Suposem que accedim a l'adreça A=9
 - o A quin bloc pertany?







- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A
 num_bloc = A div B
 offset = A mod B

- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

```
num\_bloc = A \underline{div} B

offset = A \mod B
```

- En binari, sols cal fer una selecció de bits
 - Suposem B=16 (= 2⁴)
 - Executem un load byte a A = 0x100100F8


- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

$$num_bloc = A \underline{div} B$$

 $offset = A \mod B$

- En binari, sols cal fer una selecció de bits
 - Suposem B=16 (= 2⁴)
 - Executem un load byte a A = 0x100100F8

$$num_bloc = 0 \times 100100F8$$
 div 16
= $0 \times 100100F$ (descartem 4 bits de menor pes)



- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

$$num_bloc = A \underline{div} B$$

 $offset = A \underline{mod} B$

- En binari, sols cal fer una selecció de bits
 - Suposem B=16 (= 2⁴)
 - Executem un load byte a A = 0x100100F8

```
num\_bloc = 0 \times 100100 \text{F8}  div 16
= 0 \times 100100 \text{F}  (descartem 4 bits de menor pes)
```

offset = $0 \times 100100 F8 \mod 16$ = 0×8 (4 bits de menor pes)

Línies, etiquetes i bits de validesa


- La cache és com una taula
 - Cada entrada (anomenada línia) conté 1 bloc (o cap)
- Cada línia conté
 - o bit de validesa V: indica si la línia conté un bloc o cap
 - V=0 (línia buida)
 - V=1 (línia conté un bloc vàlid)
 - Etiqueta (o tag): identifica el num_bloc de cada bloc guardat
 - Dades: conté els bytes del bloc

línia V	Etiqueta	Dades
0		Bloc
1		Bloc
2		Bloc
3		Bloc


- o Donat un num_bloc, a quina línia guardar-lo?
 - Depèn de l'algorisme d'emplaçament (placement)

- Donat un num_bloc, a quina línia guardar-lo?
 - Depèn de *l'algorisme d'emplaçament*
- o Cas més simple: cache de correspondència directa
 - Cada bloc de memòria es "mapeja" a una línia fixa, i sols es pot guardar en aquesta línia

- o Donat un num_bloc, a quina línia guardar-lo?
 - Depèn de l'algorisme d'emplaçament
- o Cas més simple: cache de correspondència directa
 - Cada bloc de memòria es "mapeja" a una línia fixa, i sols es pot guardar en aquesta línia
 - L'index de línia és funció de l'adreça, i.e. del número de bloc index = num_bloc mod (número de línies de cache)




Exemple anterior: accés a A = 0x100100F8




- Exemple anterior: accés a A = 0x100100F8
 - Blocs de B=16 bytes $num_bloc = A \underline{div} 16 = 0x100100F$
 - Cache de 8 línies

```
index = num_bloc mod 8 = 7 → el buscarem a la línia 7!
```



Correspondència directa: etiqueta

- Com sabem quin bloc hi ha guardat en una línia particular?
 - L'etiqueta que l'identifica podria ser el num_bloc?



Correspondència directa: etiqueta

- Com sabem quin bloc hi ha guardat en una línia particular?
 - L'etiqueta que l'identifica podria ser el num_bloc
 - Però tots els blocs que mapegen la mateixa línia tenen el mateix *índex*!
 - → L'etiqueta sols ha d'incloure els bits més alts del *num_bloc*, prescindint dels bits que indiquen l'*índex*



Exercici

- Suposant una mida de bloc B = 64 bytes, i una cache amb 32 blocs, indica l'*índex de línia*, l'*etiqueta*, i l'*offset* per a cada una de les adreces de memòria:
 - \circ A = 0x100101C0


 \circ A = 0x1001060F

Exercici


 Suposant una mida de bloc B = 64 bytes, i una cache amb 32 blocs, indica l'índex de línia, l'etiqueta, i l'offset per a cada una de les adreces de memòria:

○ A = 0x100101C0 = 0001 0000 0000 0001 0000 0001 1100 0000

Índex = 0x07Offset = 0x00Etiqueta = 0x020020



 \circ A = 0x1001060F




Exercici

 Suposant una mida de bloc B = 64 bytes, i una cache amb 32 blocs, indica l'índex de línia, l'etiqueta, i l'offset per a cada una de les adreces de memòria:


 \circ A = 0x100101C0

Index = 0x07 Offset = 0x00 Etiqueta = 0x020020




A = 0x1001060F = 0001 0000 0000 0001 0000 0110 0000 1111

Index = 0x18 Offset = 0x0F Etiqueta = 0x020020




Esquema d'una lectura



Mida òptima del bloc (a igual capaciat total)

。 Què és millor? ┌			
Doble núm de línies	o doble llarg de blocs?		

Mida òptima del bloc (a igual capaciat total)




- Llargades majors...
 - ... permetem aprofitar millor la localitat espacial \rightarrow major hit rate




Mida òptima del bloc (a igual capaciat total)

Què és millor?
 Doble núm de línies...




- Llargades majors...
 - ... permetem aprofitar millor la localitat espacial \rightarrow major hit rate
 - ... però hi ha menys línies → més competició → major miss rate 🥠





- Què fer en cas d'encert d'escriptura?
 - o Podríem actualitzar només el bloc a MC, i no a MP?
 - → MC i MP quedarien inconsistents
 - → Si un accés posterior reemplaça el bloc inconsistent: Error!


- Què fer en cas d'encert d'escriptura?
 - Podríem actualitzar només el bloc a MC, i no a MP?
 - → MC i MP quedarien inconsistents
 - → Si un accés posterior reemplaça el bloc inconsistent: Error!
- Escriptura immediata (write-through)
 - Actualitza MC i també MP
 - Però les escriptures a MP tarden molt més!



- Què fer en cas d'encert d'escriptura?
 - Podríem actualitzar només el bloc a MC, i no a MP?
 - → MC i MP quedarien inconsistents
 - → Si un accés posterior reemplaça el bloc inconsistent: Error!

Escriptura immediata (write-through)

- Actualitza MC i també MP
- Però les escriptures a MP tarden molt més!
- Solució: Escrivim en un buffer d'escriptura
 - Conté dades pendents d'escriure a memòria
 - I la CPU pot continuar immediatament 😥
 - Només es bloqueja si el buffer està ple



- Escriptura retardada (write-back)
 - Actualitza només MC
 - Escriptura ràpida 🙂
 - Però el bloc en MP queda inconsistent!



- Escriptura retardada (write-back)
 - Actualitza només MC
 - Escriptura ràpida 😧
 - Però el bloc en MP queda inconsistent!
 - Solució: afegim un Dirty Bit (D) a cada línia
 - Indica si el bloc és inconsistent (D=1) o no s'ha modificat (D=0)






Escriptura retardada (write-back)

- Actualitza només MC
 - Escriptura ràpida 😧
- Però el bloc en MP queda inconsistent!
- Solució: afegim un Dirty Bit (D) a cada línia
 - Indica si el bloc és inconsistent (D=1) o no s'ha modificat (D=0)



- Un bloc modificat no s'escriurà a MP fins que sigui reemplaçat
 - Pot ser degut a un miss de lectura o d'escriptura
 - Vàries escriptures al mateix bloc requereixen 1 sol accés a MP 🙂



Polítiques d'escriptura en cas de fallada

- Què fer en cas de fallada d'escriptura?
- Alternatives per a escriptura immediata
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert, és a dir, escrivint als dos llocs
 - (és l'única que implementa Mars)

Polítiques d'escriptura en cas de fallada

- Què fer en cas de fallada d'escriptura?
- Alternatives per a escriptura immediata
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert, és a dir, escrivint als dos llocs
 - (és l'única que implementa Mars)
 - Escriptura sense assignació (write no-allocate)
 - Sols s'escriu la dada en MP (posteriors accessos seguiran fallant)
 - Alguns programes escriuen molts blocs sencers abans de llegirlos (inicialització)


Polítiques d'escriptura en cas de fallada

- Què fer en cas de fallada d'escriptura?
- Alternatives per a escriptura immediata
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert, és a dir, escrivint als dos llocs
 - (és l'única que implementa Mars)
 - Escriptura sense assignació (write no-allocate)
 - Sols s'escriu la dada en MP (posteriors accessos seguiran fallant)
 - Alguns programes escriuen molts blocs sencers abans de llegirlos (inicialització)
- Per a escriptura retardada
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert

Exemple

Processador de 8 bits Mida de bloc B = 4 bytes

- → 2 bits d'offset
- → 6 bits de *num_bloc*



Exemple

Processador de 8 bits Mida de bloc B = 4 bytes


- → 2 bits d'offset
- → 6 bits de *num_bloc*


Cache de 2 línies (corresp. directa)


→ 1 bit d'*index*


Memòria cache


Index línia	V	Etiqueta		Dao	des	
mma	Dades					
0	0					
1	0					




























Escriptura immediata amb assignació















Escriptura immediata sense assignació














Escriptura retardada amb assignació




















Memòria Cache

- Introducció
- Aspectes de disseny
- Impacte en el rendiment
 - Temps d'accés a memòria
 - Model de temps simplificat
 - Impacte de la cache en el rendiment
 - Temps d'accés mitjà
- Millores de rendiment

- En cas de hit
 - $\circ t_{accés} = t_h$
 - *t_h*: temps d'encert, que inclou:
 - comprovar l'etiqueta (hit/miss)

- En cas de hit
 - $\circ t_{accés} = t_h$
 - *t_h*: temps d'encert, que inclou:
 - comprovar l'etiqueta (hit/miss)
 - llegir o escriure la dada a la MC (al mateix temps)


- En cas de hit
 - $\circ t_{accés} = t_h$
 - o t_h: temps d'encert, que inclou:
 - comprovar l'etiqueta (hit/miss)
 - llegir o escriure la dada a la MC (al mateix temps)
- En cas de miss
 - $t_{accés} = t_h + t_p$
 - ∘ *t_h*: comprovació de l'etiqueta

- En cas de hit
 - $\circ t_{accés} = t_h$
 - o t_h: temps d'encert, que inclou:
 - comprovar l'etiqueta (hit/miss)
 - llegir o escriure la dada a la MC (al mateix temps)
- En cas de miss
 - $\circ t_{accés} = t_h + t_p$
 - o t_h: comprovació de l'etiqueta
 - t_p: temps de penalització, que inclou:
 - copiar blocs de MP a MC o viceversa

- En cas de hit
 - $\circ t_{accés} = t_h$
 - o t_h: temps d'encert, que inclou:
 - comprovar l'etiqueta (hit/miss)
 - llegir o escriure la dada a la MC (al mateix temps)
- En cas de miss
 - $\circ t_{accés} = t_h + t_p$
 - o t_h: comprovació de l'etiqueta
 - t_p: temps de penalització, que inclou:
 - copiar blocs de MP a MC o viceversa
 - llegir o escriure la dada a la MC


Model de temps simplificat

- Escriptura immediata: assumirem que
 - Hi ha un buffer d'escriptura de mida il·limitada amb totes les escriptures pendents d'anar a MP




Model de temps simplificat

- Escriptura immediata: assumirem que
 - Hi ha un buffer d'escriptura de mida il·limitada amb totes les escriptures pendents d'anar a MP
 - Un cop ha escrit al buffer, la CPU prossegueix, en paral·lel a les escriptures a MP




Model de temps simplificat

- Escriptura immediata: assumirem que
 - Hi ha un buffer d'escriptura de mida il·limitada amb totes les escriptures pendents d'anar a MP
 - Un cop ha escrit al buffer, la CPU prossegueix, en paral·lel a les escriptures a MP
 - Cap accés posterior entra en conflicte amb escriptures pendents




Per tal de modelar t_p, definim
 t_{bloc}: Copiar un bloc de MP a MC o viceversa



Per tal de modelar t_p, definim

t_{bloc}: Copiar un bloc de MP a MC o viceversa


t_h: Transferir la dada de MC a CPU o viceversa



Per tal de modelar t_p, definim

t_{bloc}: Copiar un bloc de MP a MC o viceversa


t_h: Transferir la dada de MC a CPU o viceversa



t_p depèn de la política d'escriptura

- Escriptura immediata sense assignació
 - o Fallada de lectura

 $t_p = t_{bloc} + t_h$: Copiar el bloc de MP a MC i servir la dada a la CPU




- Escriptura immediata sense assignació
 - o Fallada de lectura

 $t_p = t_{bloc} + t_h$: Copiar el bloc de MP a MC i servir la dada a la CPU

Fallada d'escriptura

 $t_{\rm p} = 0$


: S'escriu al buffer en paral·lel a comprovar etiqueta



MP


- Escriptura immediata amb assignació
 - o Fallada de lectura o escriptura

 $\mathbf{t_p} = \mathbf{t_{bloc}} + \mathbf{t_h}$: Copiar bloc de MP a MC i transferir la dada a la CPU




- Escriptura retardada (amb assignació)
 - o Igual per a fallades de lectura o d'escriptura
 - Si el bloc reemplaçat està no-modificat (D=0)

 $t_p = t_{bloc} + t_h$: Copiar el bloc de MP a MC i servir la dada a la CPU



- Escriptura retardada (amb assignació)
 - Igual per a fallades de lectura o d'escriptura
 - Si el bloc reemplaçat està no-modificat (D=0)

 $t_p = t_{bloc} + t_h$: Copiar el bloc de MP a MC i servir la dada a la CPU




Si el bloc reemplaçat està modificat (D=1)

t_{bloc}: Escriure el bloc modificat en MP



- Escriptura retardada (amb assignació)
 - Igual per a fallades de lectura o d'escriptura
 - Si el bloc reemplaçat està no-modificat (D=0)

 $t_p = t_{bloc} + t_h$: Copiar el bloc de MP a MC i servir la dada a la CPU




Si el bloc reemplaçat està modificat (D=1)

t_{bloc}: Escriure el bloc modificat en MP

 t_{bloc} + t_{h} : Copiar el bloc de MP a MC i servir la dada a la CPU

$$t_p = 2 \times t_{bloc} + t_h$$



Model de temps simplificat: tp

En resum:


t _p	Immediata sense assignació	Immediata amb assignació
Lectura	t _{bloc} + t _h	t _{bloc} + t _h
Escriptura	0	t _{bloc} + t _h

t _p	Retardada amb assignació
Bloc NO modificat	t _{bloc} + t _h
Bloc modificat	2 × t _{bloc} + t _h

Exemple: lw - addu - lw

(ignorem el fetch d'instruccions)


- Cas 1: cache ideal, sense fallades




Exemple: lw - addu - lw

(ignorem el fetch d'instruccions)


- Cas 1: cache ideal, sense fallades
- Cas 2: cache real




- Components del temps d'execució (de CPU)
 - Cicles executant-se el programa (part blanca)
 - Inclou tot el processament: decodificació, registres, ALU, etc.



- Components del temps d'execució (de CPU)
 - Cicles executant-se el programa (part blanca)
 - Inclou tot el processament: decodificació, registres, ALU, etc.
 - Inclou el temps d'encert t_n



- Components del temps d'execució (de CPU)
 - Cicles executant-se el programa (part blanca)
 - Inclou tot el processament: decodificació, registres, ALU, etc.
 - Inclou el temps d'encert t_n
 - Cicles de penalització esperant la memòria (part ratllada)
 - Consisteix només en les penalitzacions t_p



- Components del temps d'execució (de CPU)
 - Cicles executant-se el programa (part blanca)
 - Inclou tot el processament: decodificació, registres, ALU, etc.
 - Inclou el temps d'encert t_h
 - Cicles de penalització esperant la memòria (part ratllada)
 - Consisteix només en les penalitzacions $t_{
 ho}$
- Definim alguns termes:

```
o n<sub>cicles</sub> = els que tarda l'execució en el cas real
```

o n_{cicles ideal} = els que tarda l'execució del cas ideal

```
o n<sub>cicles penal</sub> = cicles de penalització per fallades
```

n_{ins} = instruccions executades


nr = referències a memòria (per instrucció)

= num_referencies / n_{ins}

Temps d'execució (recordem el tema 1)

$$\circ$$
 t_{exe} = $n_{\text{cicles}} \times t_{\text{c}}$

Cicles d'execució




Temps d'execució (recordem el tema 1)

$$\circ t_{\text{exe}} = n_{\text{cicles}} \times t_{\text{c}}$$

Temps d'execució (recordem el tema 1)

Temps d'execució (recordem el tema 1)

• Cicles d'execució per instrucció



Temps d'execució (recordem el tema 1)

• Cicles d'execució per instrucció

o CPI =
$$(n_{cicles_ideal} + n_{cicles_penal}) / n_{ins}$$

= $CPI_{ideal} + CPI_{penal}$

Temps d'execució (recordem el tema 1)

Cicles d'execució per instrucció

$$\circ CPI = (n_{cicles_ideal} + n_{cicles_penal}) / n_{ins}$$

$$= CPI_{ideal} + CPI_{penal}$$

• Cicles de penalització per instrucció

$$\circ$$
 CPI_{penal} = $n_{cicles_penal} / n_{ins}$

Temps d'execució (recordem el tema 1)

Cicles d'execució per instrucció

```
\circ CPI = (n_{cicles\_ideal} + n_{cicles\_penal}) / n_{ins}
= CPI_{ideal} + CPI_{penal}
```

• Cicles de penalització per instrucció

Temps d'execució (recordem el tema 1)

Cicles d'execució per instrucció

o CPI =
$$(n_{cicles_ideal} + n_{cicles_penal}) / n_{ins}$$

= $CPI_{ideal} + CPI_{penal}$

• Cicles de penalització per instrucció

```
 \begin{array}{ll} \circ & \mathsf{CPI}_{\mathsf{penal}} & = \mathsf{n}_{\mathsf{cicles\_penal}} \, / \, \mathsf{n}_{\mathsf{ins}} \\ & = \mathsf{t}_{\mathsf{p}} \times \mathsf{num\_fallades} \, / \, \mathsf{n}_{\mathsf{ins}} \\ & = \mathsf{t}_{\mathsf{p}} \times \mathsf{m} \times \mathsf{num\_referencies} \, / \, \mathsf{n}_{\mathsf{ins}} \end{array}
```

t_p expressat en cicles

Temps d'execució (recordem el tema 1)

Cicles d'execució per instrucció

o CPI =
$$(n_{cicles_ideal} + n_{cicles_penal}) / n_{ins}$$

= $CPI_{ideal} + CPI_{penal}$

• Cicles de penalització per instrucció

```
 \begin{array}{ll} \circ & \mathsf{CPI}_{\mathsf{penal}} & = \mathsf{n}_{\mathsf{cicles\_penal}} \, / \, \mathsf{n}_{\mathsf{ins}} \\ & = \mathsf{t}_{\mathsf{p}} \times \mathsf{num\_fallades} \, / \, \mathsf{n}_{\mathsf{ins}} \\ & = \mathsf{t}_{\mathsf{p}} \times \mathsf{m} \times \mathsf{num\_referencies} \, / \, \mathsf{n}_{\mathsf{ins}} \\ & = \mathsf{t}_{\mathsf{p}} \times \mathsf{m} \times \mathsf{nr} \end{array}
```

t_p expressat en cicles

Temps d'execució (recordem el tema 1)

• Cicles d'execució per instrucció

o CPI =
$$(n_{cicles_ideal} + n_{cicles_penal}) / n_{ins}$$

= $CPI_{ideal} + CPI_{penal}$

• Cicles de penalització per instrucció

```
 \begin{array}{ll} \circ \;\; \mathsf{CPI}_{\mathsf{penal}} &= \mathsf{n}_{\mathsf{cicles\_penal}} \, / \, \mathsf{n}_{\mathsf{ins}} \\ &= \mathsf{t}_{\mathsf{p}} \times \mathsf{num\_fallades} \, / \, \mathsf{n}_{\mathsf{ins}} \\ &= \mathsf{t}_{\mathsf{p}} \times \mathsf{m} \times \mathsf{num\_referencies} \, / \, \mathsf{n}_{\mathsf{ins}} \\ &= \mathsf{t}_{\mathsf{p}} \times \mathsf{m} \times \mathsf{nr} \end{array}
```


t_p expressat en cicles

Resumint, t_{exe} depèn de t_p i m

$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

• Donat el sistema

- Cache d'instruccions (i-cache): m_i = 2%
- Cache de dades (d-cache): m_d = 4%



Donat el sistema

- Cache d'instruccions (i-cache): m_i = 2%
- Cache de dades (d-cache): m_d = 4%
- $_{\circ}$ t_p = 100 cicles
- \circ CPI_{ideal} = 2,5
- 36% de les instruccions accedeixen d-cache (loads/stores)
- 100% de les instruccions fan "fetch" a la i-cache

- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%
 - $_{\circ}$ t_p = 100 cicles
 - \circ CPI_{ideal} = 2,5
 - 36% de les instruccions accedeixen d-cache (loads/stores)
 - 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - CPI_{penal} (i-cache) =
 - CPI_{penal} (d-cache) =

- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%
 - $_{\circ}$ t_p = 100 cicles -
 - \circ CPI_{ideal} = 2,5
 - 36% de les instruccions accedeixen d-cache (loads/stores)
 - 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - \circ CPI_{penal} (i-cache) = $(100 \times 0.02 \times 1.00) = 2$
 - CPI_{penal} (d-cache) =

$$CPI_{penal} = t_p \times m \times nr$$

- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%
 - $_{\circ}$ t_p = 100 cicles -
 - \circ CPI_{ideal} = 2,5
 - 36% de les instruccions accedeixen d-cache (loads/stores)
 - o 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - CPI_{penal} (i-cache) = $(100 \times 0,02 \times 1,00) = 2$
 - \circ CPI_{penal} (d-cache) = (100 × 0,04 × 0,36) = 1,44

$$CPI_{penal} = t_p \times m \times nr$$

- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%
 - $_{\circ}$ t_p = 100 cicles
 - \circ CPI_{ideal} = 2,5
 - 36% de les instruccions accedeixen d-cache (loads/stores)
 - 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - $_{\circ}$ CPI_{penal} (i-cache) = $(100 \times 0.02 \times 1.00) = 2$
 - $_{\circ}$ CPI_{penal} (d-cache) = (100 × 0,04 × 0,36) = 1,44
- Calcular els cicles d'execució (per instrucció)
 - ∘ CPI =

- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%
 - $_{\circ}$ t_p = 100 cicles
 - $_{\circ}$ CPI_{ideal} = 2,5
 - 36% de les instruccions accedeixen d-cache (loads/stores)
 - 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)

 - o CPI_{penal} (i-cache) = $(100 \times 0.02 \times 1.00) = 2$ o CPI_{penal} (d-cache) = $(100 \times 0.04 \times 0.36) = (1.44)$
- Calcular els cicles d'execució (per instrucció)

$$\circ$$
 CPI = CPI_{ideal} + CPI_{penal i} + CPI_{penal d} = 2,5 + 2 + 1,44 = 5,94

Temps d'accés mitjà

- Hem vist que t_{exe} depèn de m i t_p
 - o Ens interesa reduir la taxa de fallades m augmentant la capacitat?

- Hem vist que t_{exe} depèn de m i t_p
 - o Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - Sí i no: Reduiríem m però augmentaríem el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?

- Hem vist que t_{exe} depèn de m i t_p
 - Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - Sí i no: Reduiríem m però augmentaríem el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?
 - $_{\circ}\,$ Està inclòs dins $n_{cicles\,\,ideal}\!
 ightarrow$ no sabem com influeix
 - Ens cal una mètrica que tingui en compte m, t_p i també t_h

- Hem vist que t_{exe} depèn de m i t_p
 - Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - Sí i no: Reduiríem m però augmentaríem el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?
 - $_{\circ}\:$ Està inclòs dins $n_{cicles\:ideal}\!\rightarrow$ no sabem com influeix
 - Ens cal una mètrica que tingui en compte m, t_p i també t_h
- Temps d'accés mitjà a memòria t_{am} (=AMAT en anglès) $t_{am} = h \times t_{encert} + m \times t_{fallada}$

- Hem vist que t_{exe} depèn de m i t_p
 - Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - Sí i no: Reduiríem m però augmentaríem el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?
 - $_{\circ}\:$ Està inclòs dins $n_{cicles\:ideal}\!\rightarrow$ no sabem com influeix
 - Ens cal una mètrica que tingui en compte m, t_p i també t_h
- Temps d'accés mitjà a memòria t_{am} (=AMAT en anglès)

$$t_{am} = h \times t_{encert} + m \times t_{fallada}$$

$$t_{am} = (1 - m) \times t_{h} + m \times (t_{h} + t_{p})$$

$$t_{am} = t_{h} + m \times t_{p}$$

Exemple

Suposem un sistema amb

$$t_c = 0.75 \text{ ns}$$
 $t_h = 1 \text{ cicle}$
 $t_p = 20 \text{ cicles}$
 $m = 5 \%$

Calcular el temps d'accés mitjà: en cicles, i en ns

Exemple

Suposem un sistema amb

```
    t<sub>c</sub> = 0,75 ns
    t<sub>h</sub> = 1 cicle
    t<sub>p</sub> = 20 cicles
    m = 5 %
```

Calcular el temps d'accés mitjà: en cicles, i en ns

$$t_{am} = t_h + m \times t_p$$

$$t_{am} = 1 + 0.05 \times 20 = 2 \text{ cicles}$$

Exemple

Suposem un sistema amb

```
    t<sub>c</sub> = 0,75 ns
    t<sub>h</sub> = 1 cicle
    t<sub>p</sub> = 20 cicles
    m = 5%
```

Calcular el temps d'accés mitjà: en cicles, i en ns

$$t_{am}$$
 = $t_h + m \times t_p$
 t_{am} = 1 + 0,05 × 20 = 2 cicles
 t_{am} = 2 × 0,75 = 1,5 ns

Observacions sobre el rendiment

$$t_{\text{exe}} = (CPI_{\text{ideal}} + CPI_{\text{penal}}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Observacions
 - Les millores en microarquitectura han reduït CPI_{ideal}

Observacions sobre el rendiment

$$t_{\text{exe}} = (CPI_{\text{ideal}} + CPI_{\text{penal}}) \times n_{\text{ins}} \times t_{\text{c}}$$

Observacions

- Les millores en microarquitectura han reduït CPI_{ideal}
- ⇒ Ha augmentat la importància relativa de CPI_{penal} 😟
- ⇒ És imprescindible millorar el comportament de la cache

Observacions sobre el rendiment

$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + \text{CPI}_{\text{penal}}) \times n_{\text{ins}} \times t_{\text{c}}$$

= $(\text{CPI}_{\text{ideal}} + t_{\text{p}} \times m \times nr) \times n_{\text{ins}} \times t_{\text{c}}$

Observacions

- Les millores en microarquitectura han reduït CPI_{ideal}
- ⇒ Ha augmentat la importància relativa de CPI_{penal} 😟
- ⇒ És imprescindible millorar el comportament de la cache
 - Com millorar m ? → associativitat
 - Com millorar t_p ? → caches multinivell

- Introducció
- Aspectes de disseny
- Impacte en el rendiment
- Millores de rendiment
 - Associativitat
 - Caches multinivell
 - Tipologia de les fallades

- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - o Blocs de 16 bytes
 - o Cache de 16 línies


Índex de línia	V	Etiqueta	Dades
0	0		
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	
15	0		

- Problema de la correspondència directa: conflictes
- Suposem
 - o Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies

24 4 4 etiqueta index offset


Índex de línia	V	Etiqueta	Dades
0	0		
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	•••
15	0		

- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




Índex de línia	V	Etiqueta	Dades
ac iiiia			Jaces
0	0		
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	•••
15	0		


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - o Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - o Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




Índex			
de línia	V	Etiqueta	Dades
0	1	100100	
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	•••
15	0		


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




Índex			
de línia	V	Etiqueta	Dades
0	1	100135	
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	•••
15	0		


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



$$t_{\text{exe}} = (CPI_{\text{ideal}} + t_{\text{p}} \times m \times nr) \times n_{\text{ins}} \times t_{\text{c}}$$

Com reduir la taxa de fallades (m) per conflictes?

$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Com reduir la taxa de fallades (m) per conflictes?
- Cache completament associativa
 - Un bloc es pot guardar en qualsevol línia de MC

$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Com reduir la taxa de fallades (m) per conflictes?
- Cache completament associativa
 - Un bloc es pot guardar en qualsevol línia de MC
 - Més flexible ⇒ menor taxa de fallades

$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Com reduir la taxa de fallades (m) per conflictes?
- Cache completament associativa
 - Un bloc es pot guardar en qualsevol línia de MC
 - Més flexible ⇒ menor taxa de fallades
 - Cal comprovar totes les línies alhora, amb un comparador per línia ⇒ major cost en hardware

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies


28 4 etiqueta offset

línia	V	Etiqueta	Dades
0	0		
1	0		
2	0		
2 3 4 5	0		
4	0		
5	0		
	•••	•••	•••
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




línia	V	Etiqueta	Dades
0	0		
1	0		
2	0		
2 3 4 5	0		
4	0		
5	0		
	•••	•••	•••
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies




cache Buida!


línia	V	Etiqueta	Dades
0	0		
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	•••
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




línia	V	Etiqueta	Dades
0	1	1001000	
1	0		
2	0		
3	0		
4	0		
5	0		
	•••	•••	
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies





línia	V	Etiqueta	Dades
0	1	1001000	
1	0		
2	0		
3	0		
4 5	0		
5	0		
	•••	•••	•••
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies





línia	V	Etiqueta	Dades
0	1	1001000	
1	1	1001350	
2	0		
3	0		
4	0		
5	0		
	•••	•••	•••
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies





línia	V	Etiqueta	Dades
0	1	1001000	
1	1	1001350	
2	0		
3	0		
4	0		
5	0		
	•••	•••	•••
15	0		

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem el mateix exemple
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies




línia	V	Etiqueta	Dades
0	1	1001000	
1	1	1001350	
2	0		
3	0		
4	0		
5	0		
	•••	•••	•••
15	0		


- Millor taxa d'encerts
- Però major cost en hardware

• La cache és com una taula amb n columnes on

Cada fila és un conjunt




- La cache és com una taula amb n columnes on
 - Cada fila és un conjunt
 - Cada columna és una via




- La cache és com una taula amb n columnes on
 - Cada fila és un conjunt
 - Cada columna és una via
- Cada conjunt pot guardar n blocs (un a cada via)
 - o n és fix (i no li cal ser potència de 2)

		Via 0				Via 1				Via 2
conj	Etique				Etique				Etique	
unt <u>V</u>	<u>ta</u>	Dades		V	ta	Dades	_	V	ta	Dades
0										
1]]							
2			1 1							
3										
4										
5										
6										
7										1

- La cache és com una taula amb n columnes on
 - Cada fila és un conjunt
 - Cada columna és una via
- Cada conjunt pot guardar n blocs (un a cada via)
 - o n és fix (i no li cal ser potència de 2)
- Cada bloc de memòria mapeja a un únic conjunt
 - L'index del conjunt és funció de l'adreça



- La cache és com una taula amb n columnes on
 - Cada fila és un conjunt
 - Cada columna és una via
- Cada conjunt pot guardar n blocs (un a cada via)
 - o n és fix (i no li cal ser potència de 2)
- Cada bloc de memòria mapeja a un únic conjunt
 - L'índex del conjunt és funció de l'adreça
- Dins del conjunt podem guardar el bloc a qualsevol via
 - L'algorisme de reemplaçament selecciona la via



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

•			_
25	3	3	4
etiqueta	ín	dex	offset
0.4004000	0		
UX1UU1000	U		
	etiqueta		etiqueta <mark>índex</mark>

Cada bloc es mapeja en un únic conjunt

Via 0

Es pot guardar en qualsevol via del conjunt


Memòria Cache

Via 1

Via U					VId	1 1
Conjunt	V	Etiqueta	Dades	V	Etiqueta	Dades
0	0			0		
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		


- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt

	25		3	4
(etiqueta	ín	dex	offset
load	0x1001000	0	mi	ss
load	0x1001350	0		

Via 0 Via 1 Conjunt V Etiqueta Etiqueta Dades Dades 200200 0 0 1 0 0 3 5 0 6 0


- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

Cada bloc es mapeja en un únic conjunt

Via 0

• Es pot guardar en qualsevol via del conjunt

25	3	4
etiqueta	índex	offset

load	0x1001000 0	miss
load	0x1001350 0	miss
load	0x1001000 4	


Memòria Cache

Via 1

via U					Via	· T
Conjunt	V	Etiqueta	Dades	V	Etiqueta	Dades
0	1	200200		1	20026A	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

Cada bloc es mapeja en un únic conjunt

Via 0

• Es pot guardar en qualsevol via del conjunt

25	3	4
etiqueta	índex	offset

load	0x1001000 0	miss
load	0x1001350 0	miss
load	0x1001000 4	hit
load	0x1001350 4	


Memòria Cache

Via 1

via o					VIG 1			
Conjunt V		Etiqueta	Dades	V	Etiqueta	Dades		
0	1	200200		1	20026A			
1	0			0				
2	0			0				
3	0			0				
4	0			0				
5	0			0				
6	0			0				
7	0			0				

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- Millor taxa d'encerts
- Amb poc hardware addicional

Via 0

25	3	4
etiqueta	índex	offset

load	0x1001000 0	miss
load	0x1001350 0	miss
load	0x1001000 4	hit
load	0x1001350 4	hit

Memòria Cache

\/in 1

Via U					Via 1			
Conjunt V		Etiqueta	Dades	V	Etiqueta	Dades		
0	1	200200		1	20026A			
1	0			0				
2	0			0				
3	0			0				
4	0			0				
5	0			0				
6	0			0				
7	0			0				

- Correspondència directa
 - No hi ha alternativa


- Correspondència directa
 - No hi ha alternativa
- Totalment associativa
 - Cas particular d'associativa per conjunts, però amb un sol conjunt

- Correspondència directa
 - No hi ha alternativa
- Totalment associativa
 - o Cas particular d'associativa per conjunts, però amb un sol conjunt
- Associativa per conjunts: triar dins el conjunt corresponent
 - Preferiblement un bloc invàlid (V=0)


- Correspondència directa
 - No hi ha alternativa
- Totalment associativa
 - o Cas particular d'associativa per conjunts, però amb un sol conjunt
- Associativa per conjunts: triar dins el conjunt corresponent
 - Preferiblement un bloc invàlid (V=0)
 - Si no n'hi ha cap (el conjunt està ple)
 - **LRU**: (Least Recently Used): triar el bloc que fa més temps que no es referencia

- Correspondència directa
 - No hi ha alternativa
- Totalment associativa
 - Cas particular d'associativa per conjunts, però amb un sol conjunt
- Associativa per conjunts: triar dins el conjunt corresponent
 - Preferiblement un bloc invàlid (V=0)
 - Si no n'hi ha cap (el conjunt està ple)
 - **LRU**: (Least Recently Used): triar el bloc que fa més temps que no es referencia
 - Random: triar un bloc a l'atzar (menys efectiu, però molt simple)
 - LRU pot ser complex per a més de 4 vies. Random és simple

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt




- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


	25			3	4
(etiqueta			ndex offset	
load	0x1001000	C)	mi	SS
load	0x1001350	C)	mi	ss!

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem


Memòria Cache Via 0




- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

•	Cada	bloc es	mapeja	en un	únic	conjunt
---	------	---------	--------	-------	------	---------

- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem




Memòria Cache Via 0



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem




- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

	25			4
(etiqueta	ín	dex	offset
load	0x1001000 0	1	mis	66
luau	0.0000000000000000000000000000000000000	,	11118	55
load	0x1001350 0)	mi	SS
load	0x1001000 4	ļ	hit	
load	0x7FF0010 ()	mi	SS

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem




Cache amb 256 conjunts (de 4 bytes), associativa per conjunts de 4 vies Quants comparadors fan falta?



Ref. Patterson & Hennesy

Caches multinivell


Al principi, $t_{\rm acc\acute{e}s}$ era curt



Amb el progrés de la CPU, t_{accés} es fa molt llarg



Solució amb MC: Encerts ràpids (t_h), les fallades tarden un temps extra (t_p)



Amb el progrés de la CPU, t_p es fa molt més llarg en comparació a t_h



$$t_{\text{exe}} = (CPI_{\text{ideal}} + t_{\text{p}} \times m \times nr) \times n_{\text{ins}} \times t_{\text{c}}$$

- A mesura que es redueix CPI_{ideal}, t_p és més important
 - o Com reduir el temps de penalització t_p ?

Amb el progrés de la CPU, t_p es fa molt més llarg en comparació a t_h



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- A mesura que es redueix CPI_{ideal}, t_p és més important
 - Com reduir el temps de penalització t_p ?

Veiem que t_p sols afecta a les fallades!



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$


- A mesura que es redueix CPI_{ideal}, t_p és més important
 Com reduir el temps de penalització t_p ?
- Solució: caches multinivell

Apliquem la mateixa solució: una segona cache per a les fallades de L1




$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$


- A mesura que es redueix CPI_{ideal}, t_p és més important
 - Com reduir el temps de penalització t_p ?
- Solució: caches multinivell
- La cache de segon nivell (L2)
 - És més gran, més lenta que la de primer nivell (L1)
 - Però si falla L1, podem trobar el bloc a L2, sense anar a MP



- Els computadors poden tenir més nivells: L1, L2, L3 ...
 - Solen integrar-se al mateix xip que la CPU
- Exemple: AMD Zen3 (8 cores)




- Els computadors poden tenir més nivells: L1, L2, L3 ...
 - Solen integrar-se al mateix xip que la CPU
- Exemple: AMD Zen3 (8 cores)
 - L1 de 32 KB (per core), 8 vies





- Els computadors poden tenir més nivells: L1, L2, L3 ...
 - Solen integrar-se al mateix xip que la CPU
- Exemple: AMD Zen3 (8 cores)
 - ∘ **L1** de 32 KB (per core), 8 vies
 - o L2 de 512 KB (per core), 8 vies






• Els computadors poden tenir més nivells: L1, L2, L3 ...


1 MiB L3\$ Array

1 MiB L3\$ Array

L3\$ Tags

- Solen integrar-se al mateix xip que la CPU
- Exemple: AMD Zen3 (8 cores)
 - L1 de 32 KB (per core), 8 vies
 - o L2 de 512 KB (per core), 8 vies
 - L3 de 32 MB (compartida), 16 vies





Tipologia de les fallades (CCC)

- Arrancada en fred o Obligatòria (Cold o Compulsory)
 - o Primer cop que es referencia el bloc

Tipologia de les fallades (CCC)

- Arrancada en fred o Obligatòria (Cold o Compulsory)
 - Primer cop que es referencia el bloc
- Per Conflicte
 - Blocs ja visitats anteriorment
 - Blocs que es mapegen a la mateixa línia de MC i s'expulsen mútuament
 - Es poden evitar augmentant el grau d'associativitat (num vies)

Tipologia de les fallades (CCC)


- Arrancada en fred o Obligatòria (Cold o Compulsory)
 - Primer cop que es referencia el bloc
- Per Conflicte
 - Blocs ja visitats anteriorment
 - Blocs que es mapegen a la mateixa línia de MC i s'expulsen mútuament
 - Es poden evitar augmentant el grau d'associativitat (num vies)
- Per Capacitat
 - Blocs ja visitats anteriorment
 - No es poden evitar augmentant l'associativitat, només augmentant la capacitat

Conflict misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (correspondència directa)


```
int A[8], B[8];
int i, s=0;
for (i=0; i<8; i++)
    s = s + A[i] * B[i];</pre>
```

	V	etiqueta	Dade	es
0	0			
1	0			
2	0			
3	0			



Conflict misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (correspondència directa)




num

bloc

MP


Conflict misses

- Processador de 32 bits




Conflict misses

- Processador de 32 bits



Conflict misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)




num

MP

Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Dad	des
0	0			
1	0			
2	0			
3	0			



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Da	des
0	1		V[0]	V[1]
1	0			
2	0			
3	0			



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Da	des
0	1		V[0]	V[1]
1	0			
2	0			
3	0			



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Dades		
0	1		V[0]	V[1]	
1	1		V[2]	V[3]	
2	0				
3	0				



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Dades	
0	1		V[0]	V[1]
1	1		V[2]	V[3]
2	1		V[4]	V[5]
3	0			



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Dades		
0	1		V[0]	V[1]	
1	1		V[2]	V[3]	
2	1		V[4]	V[5]	
3	1		V[6]	V[7]	



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)

	V	etiqueta	Dades		
0	1		V[8]	V[9]	
1	1		V[2]	V[3]	
2	1		V[4]	V[5]	
3	1		V[6]	V[7]	



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


	V	etiqueta	Dades		
0	1		V[8]	V[9]	
1	1		V[10]	V[11]	
2	1		V[12]	V[13]	
3	1		V[14]	V[15]	

	MP	num
		bloc
Cold miss \rightarrow V:	V[0]	0
Hit →	V[1]	
Cold miss →	V[2]	1
Hit →	V[3]	
Cold miss →	V[4]	2
Hit →	V[5]	
Cold miss →	V[6]	3
Hit →	V[7]	
Cold miss →	V[8]	4
Hit →	V[9]	
Cold miss →	V[10]	5
Hit →	V[11]	
Cold miss →	V[12]	6
Hit →	V[13]	
Cold miss →	V[14]	7
Hit →	V[15]	
	• • •	

Capacity misses


- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)

V etiqueta			Dad	Dades	
0	1		V[8]	V[9]	
1	1		V[10]	V[11]	
2	1		V[12]	V[13]	
3	1		V[14]	V[15]	




Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)




V etiqueta			Dades	
0	1		V[0]	V[1]
1	1		V[10]	V[11]
2	1		V[12]	V[13]
3	1		V[14]	V[15]




Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)




	V	etiqueta	Dades	
0	1		V[0]	V[1]
1	1		V[10]	V[11]
2	1		V[12]	V[13]
3	1		V[14]	V[15]



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)



	V	etiqueta	Dades		
0	1		V[0]	V[1]	
1	1		V[2]	V[3]	
2	1		V[12]	V[13]	
3	1		V[14]	V[15]	

