

Estructura de Computadores

Tema 6. Memoria Cache


Jerarquía de Memoria




· · · · · · · · · · · · · · · · · · ·	
	Memori Principa
00000000	byte0
00000001	byte1
00000010	byte2
00000011	byte3
00000100	byte4
00000101	byte5
00000110	byte6
00000111	byte7
00001000	byte8
00001001	byte9
00001010	byte10
00001011	byte11
11111100	byte252
11111101	byte253
11111110	byte254
11111111	byte255








Procesador de 8 bits, tamaño de línea = 4 bytes





byte255


111111111























































































Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



intrada/	Me	Memoria Cache		
Índice/ Bloque	V	Tag	Datos	
0	0			
1	0			
2	0			
3	0			
4	0			
5	0			
6	0			
7	0			
8	0			
9	0			
Α	0			
В	0			
С	0			
C D E	0			
E	0			
	$\overline{}$			

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x100100 0 0

ntrada/ ndice/	Memoria Cache		
Bloque	V	Tag	Datos
0	0		
1	0		
2	0		
	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
Ε	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x100100 0 0 Miss!

ntrada/ ndice/	Me	emoria C	ache
Bloque	V	Tag	Datos
0	1	100100	
1	0		
1 2 3	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
C D E	0		
	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x100100 0 0 Miss! LW 0x10010A 0 0

ntrada/	Me	emoria C	ache
ndice/ loque	٧	Tag	Datos
0	1	100100	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
Ε	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x100100 0 0 Miss! LW 0x10010A 0 0 Miss!

ntrada/ ndice/	Me	emoria C	ache
Bloque	V	Tag	Datos
0	1	100100	
1	0		
1 2 3	0		
	0		
4	0		
5	0		
6	0		
7	0		
8 9	0		
	0		
Α	0		
В	0		
С	0		
C D E	0		
Ε	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria

Número d	Offset	
Tag	l 1	
$\overline{\longrightarrow}$	$\overline{\longrightarrow}$	$\overline{\longrightarrow}$
24 bits	4 hit	4 hits

Dirección

LW 0x100100 0 0 Miss! LW 0x10010A 0 0 Miss!

trada/	Ме	emoria C	ache
loque	V	Tag	Datos
0	1	10010A	
1 2 3	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
C D	0		
Ε	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria

Número d	le línea	0#+	
Tag	Índice	Offset	
$\overline{\longrightarrow}$	$\overline{\longrightarrow}$	\Rightarrow	
24 bits	4 bit	4 bits	

Dirección

LW	0x100100 0 <mark>0</mark>	Miss
LW	0x10010A 0 0	Miss
1 \ \ /	0v100100 0 4	Micc

ntrada/	Me	emoria C	ache
ndice/ loque	٧	Tag	Datos
0	1	10010A	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
Ε	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x100100 0 0 Miss! LW 0x10010A 0 0 Miss! LW 0x100100 0 4 Miss!

ntrada/	Me	emoria C	ache
ndice/ loque	V	Tag	Datos
0	1	100100	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
Ε	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x100100 0 0 Miss!
LW 0x10010A 0 0 Miss!
LW 0x100100 0 4 Miss!
LW 0x10010A 0 4 Miss!

ntrada/	Мє	emoria C	ache
Índice/ 3loque	V	Tag	Datos
0	1	100100	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
E	0		
F	0		

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes Número de bloques de MC = 16


Dirección de memoria

Número d	le línea	Officet
Tag Índice		Offset
$\overline{\longrightarrow}$	$\overline{\longrightarrow}$	$\overline{\longrightarrow}$
24 bits	4 hit	4 hits

Dirección

LW 0x100100 0 0 Miss!
LW 0x10010A 0 0 Miss!
LW 0x100100 0 4 Miss!
LW 0x10010A 0 4 Miss!

ntrada/ Índice/	Me	emoria Cache		
Bloque	V	Tag	Datos	
0	1	10010A		
1	0			
2	0			
3	0			
4	0			
5	0			
6	0			
7	0			
8	0			
9	0			
Α	0			
В	0			
С	0			
D	0			
E	0			
F	0			



Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



Entrada/ Índice/	Мє	emoria C	ache
Bloque	V	Tag	Datos
0	0		
1 2 3	0		
2	0		
3	0		
4 5 6 7 8 9	0		
5	0		
6	0		
7	0		
8	0		
	0 0		
Α	0		
В	0		
С	0		
C D	0		
E F	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x1001000 0

Entrada/ Índice/	Memoria Cache		
Bloque	٧	Tag	Datos
0	0		
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
1 2 3 4 5 6 7 8 9	0		
9	0		
Α	0		
В	0		
С	0		
C D	0		
E	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x1001000 0 Miss!

Entrada/ Índice/	Memoria Cache		
Bloque	V	Tag	Datos
0	0		
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
1 2 3 4 5 6 7 8 9	0		
9	0		
Α	0		
В	0		
С	0		
C D	0		
E F	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x1001000 0 Miss!

ntrada/	Memoria Cache		
ndice/ Bloque	V	Tag	Dato:
0	1	1001000	
1	0		
2	0		
3	0		
4 5	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
C D E	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



<u>Dirección</u>

LW 0x1001000 0 Miss!

LW 0x10010A0 0 Miss!

ntrada/ ndice/	Memoria Cache		
Bloque	V	Tag	Datos
0	1	1001000	
1	0		
2	0		
3	0		
1 2 3 4 5	0		
5	0		
6	0		
6 7 8 9	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
C D E	0		
E	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x1001000 0 Miss!

LW 0x10010A0 0 Miss!

ntrada/ ndice/	Memoria Cache		
Bloque	V	Tag	Dato:
0	1	1001000	
1	1	10010A0	
2	0		
3	0		
4	0		
4 5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
C D	0		
E	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria



Dirección

LW 0x1001000 0 Miss! LW 0x10010A0 0 Miss!

LW 0x1001000 4 Hit

ntrada/ Índice/	Ме	emoria Ca	ache
Bloque	V	Tag	Datos
0	1	1001000	
1	1	10010A0	
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
Е	0		
F	0		

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits

Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria

Número de línea Tag	Offset
28 bits	4 bits

<u>Dirección</u>

LW	0x1001000 <mark>0</mark>	Miss!
LW	0x10010A0 <mark>0</mark>	Miss!
LW	0x1001000 <mark>4</mark>	Hit
LW	0x10010A0 4	Hit

ntrada/ ndice/	Memoria Cache		
Bloque	V	Tag	Datos
0	1	1001000	
1	1	10010A0	
1 2 3	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
B C D E F	0		
F	0	, in the second	

Una línea de memoria puede ir a cualquier bloque de MC

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes

Número de bloques de MC = 16

Dirección de memoria

Número de línea Offset Tag 28 bits 4 hits

Dirección

MissI

0x1001000 0 0x10010A0 0 ١w MissI

I W 0x1001000 4 Hit

١w

0x10010A0 4 ΙW Hit

Memoria Cache

Entrada/

- Mejor tasa de aciertos
- Mayor coste en hardware

- La MC se organiza en conjuntos
 - Cada conjunto tiene un número fijo de bloques (asociatividad)
- Cada línea de MP se mapea a un conjunto fijo, pero puede ir a cualquier bloque dentro del conjunto
- Mejor compromiso entre coste de implementación y tasa de aciertos

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria



Conjunto	V	Tag	Datos	٧	Tag	Datos		
0	0			0				
1	0			0				
2 3	0			0				
3	0			0				
4 5	0			0				
5	0			0				
6	0			0				
7	0			0				

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria



Conjunto	٧	Tag	Datos	٧	Tag	Datos	
0	0			0			
1	0			0			
2 3	0			0			
3	0			0			
4 5	0			0			
5	0			0			
6	0			0			
7	0			0			

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria



	3	Datos	٧	Tag	Datos
1	200200		0		
0			0		
0			0		
0			0		
0			0		
0			0		
0			0		
0			0		
		V Tag 1 200200 0 0 0 0 0 0 0 0 0 0 0 0			

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria



LW 0x1001000 0 Miss! LW 0x10010A0 0 Miss!

Conjunto	٧	Tag	Datos	٧	Tag	Datos
0	1	200200		0		
1	0			0		
2 3	0			0		
3	0			0		
4 5	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria




LW 0x1001000 0 Miss! LW 0x10010A0 0 Miss!

Conjunto	V	Tag	Datos	٧	Tag	Datos
0	1	200200		1	200214	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria



Dirección

LW	0x1001000 <mark>0</mark>	Miss!
LW	0x10010A0 <mark>0</mark>	Miss
LW	0x1001000 4	Hit

Conjunto	٧	Tag	Datos	٧	Tag	Datos
0	1	200200		1	200214	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Procesador MIPS de 32 bits Tamaño de línea = 16 bytes MC: 8 conjuntos de 2 bloques

Dirección de memoria



Dirección

LW	0x1001000 <mark>0</mark>	Miss!
LW	0x10010A0 <mark>0</mark>	Miss
LW	0x1001000 <mark>4</mark>	Hit
LW	0x10010A0 4	Hit


Conjunto	V	Tag	Datos	٧	Tag	Datos
0	1	200200		1	200214	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada línea de memoria se mapea a un conjunto fijo
- La línea puede ir a cualquier entrada dentro del conjunto

Algoritmos de reemplazo

- ▶ Indica el bloque que se ha de reemplazar de la MC cuando no queda espacio para colocar un nuevo bloque
- Necesario para memorias cache completamente asociativas y asociativas por conjuntos
- Para correspondencia directa, el bloque a reemplazar es único y no hay alternativa
- ► LRU (Least Recently Used)
 - Se reemplaza el bloque que hace más tiempo que no se referencia

Diagrama memoria cache (Patterson & Hennessy)



Clasificación de los Fallos de Memoria Cache

- ► Cold/Compulsory Misses (Arrancada en fred)
 - Fallo debido a que es la primera vez que se accede a la línea de memoria

Clasificación de los Fallos de Memoria Cache

- Cold/Compulsory Misses (Arrancada en fred)
 - Fallo debido a que es la primera vez que se accede a la línea de memoria
- Conflict Misses
 - Fallos debido a la falta de asociatividad
 - Aparecen al acceder continuamente a líneas que se mapean al mismo bloque de MC
 - Se pueden evitar aumentando la asociatividad

Clasificación de los Fallos de Memoria Cache

- Cold/Compulsory Misses (Arrancada en fred)
 - Fallo debido a que es la primera vez que se accede a la línea de memoria
- Conflict Misses
 - Fallos debido a la falta de asociatividad
 - Aparecen al acceder continuamente a líneas que se mapean al mismo bloque de MC
 - Se pueden evitar aumentando la asociatividad
- Capacity Misses
 - Fallos debido a la falta de capacidad

Conflict Misses - Ejemplo

Procesador de 32 bits

Tamaño de línea = 8 bytes

MC de 4 bloques con correspondencia directa (32 bytes de capacidad)

```
int A[8], B[8];
int i, s = 0;
for (i = 0; i < 8; i++)
    s += A[i] * B[i];</pre>
```

```
Memoria Principal | A[0] A[1] A[2] A[3] A[4] A[5] A[6] A[7] B[0] B[1] B[2] B[3] B[4] B[5] B[6] B[7]
```

Conflict Misses - Ejemplo

Procesador de 32 bits

Tamaño de línea = 8 bytes

MC de 4 bloques con correspondencia directa (32 bytes de capacidad)

```
int A[8], B[8];
int i, s = 0;
for (i = 0; i < 8; i++)
    s += A[i] * B[i];</pre>
```

```
Memoria Principal | A[0] A[1] A[2] A[3] A[4] A[5] A[6] A[7] B[0] B[1] B[2] B[3] B[4] B[5] B[6] B[7]
```

Cold Miss


Conflict Misses - Ejemplo

Procesador de 32 bits

Tamaño de línea = 8 bytes

MC de 4 bloques con correspondencia directa (32 bytes de capacidad)

```
int A[8], B[8];
int i, s = 0;
for (i = 0; i < 8; i++)
    s += A[i] * B[i];</pre>
```



Conflict Misses - Ejemplo

Procesador de 32 bits

Tamaño de línea = 8 bytes

MC de 4 bloques con correspondencia directa (32 bytes de capacidad)

```
int A[8], B[8];
int i, s = 0;
for (i = 0; i < 8; i++)
    s += A[i] * B[i];</pre>
```




Conflict Misses - Ejemplo

Procesador de 32 bits

Tamaño de línea = 8 bytes

MC de 4 bloques con correspondencia directa (32 bytes de capacidad)

```
int A[8], B[8];
int i, s = 0;
for (i = 0; i < 8; i++)
    s += A[i] * B[i];</pre>
```



Procesador de 32 bits

Tamaño de línea = 8 bytes

MC de 4 bloques completamente asociativa

```
int V[16];
int i, s = 0;

for (i = 0; i < 16; i++)
    s += V[i];

for (i = 0; i < 16; i++)</pre>
```

s += V[i] * 3;

Procesador de 32 bits

Tamaño de línea = 8 bytes

```
int V[16];
int i, s = 0;
for (i = 0; i < 16; i++)
    s += V[i];</pre>
```

```
Bloque 0 Bloque 1 Bloque 2 Bloque 7

V[0] V[1] V[2] V[3] V[4] V[5] ... V[14] V[15]
```

```
for (i = 0; i < 16; i++)
s += V[i] * 3;
```

Procesador de 32 bits

Tamaño de línea = 8 bytes

```
int V[16];
int i, s = 0;

for (i = 0; i < 16; i++)
    s += V[i];</pre>
```

```
Bloque 0 Bloque 1 Bloque 2 Bloque 7

V[0] V[1] V[2] V[3] V[4] V[5] ... V[14] V[15]

Cold
Miss
```

```
for (i = 0; i < 16; i++)
s += V[i] * 3;
```

Procesador de 32 bits

Tamaño de línea = 8 bytes

```
int V[16];
int i, s = 0;

for (i = 0; i < 16; i++)
        s += V[i];</pre>
```

```
Bloque 0 Bloque 1 Bloque 2 Bloque 7

V[0] V[1] V[2] V[3] V[4] V[5] ... V[14] V[15]

Cold Hit Miss
```

```
for (i = 0; i < 16; i++)
s += V[i] * 3;
```

Procesador de 32 bits

Tamaño de línea = 8 bytes

```
int V[16];
int i, s = 0;

for (i = 0; i < 16; i++)
    s += V[i];</pre>
```

```
Bloque 0 Bloque 1 Bloque 2 Bloque 7

V[0] V[1] V[2] V[3] V[4] V[5] ... V[14] V[15]

Cold Hit Cold Hit
Miss Miss
```

```
for (i = 0; i < 16; i++)

s += V[i] * 3;
```

Procesador de 32 bits

Tamaño de línea = 8 bytes

```
int V[16];
int i, s = 0;

for (i = 0; i < 16; i++)
        s += V[i];</pre>
```

```
Bloque 0 Bloque 1 Bloque 2 Bloque 7

V[0] V[1] V[2] V[3] V[4] V[5] ... V[14] V[15]

Cold Hit Cold Hit Cold Hit Miss Miss Miss
```

```
for (i = 0; i < 16; i++)
s += V[i] * 3;
```

Procesador de 32 bits

Tamaño de línea = 8 bytes

```
int V[16];
int i, s = 0;


for (i = 0; i < 16; i++)
        s += V[i];</pre>
```

```
Bloque 0 Bloque 1
                      Bloque 2
                                            Bloque 7
 V[0] V[1] V[2] V[3] V[4]
                                          V[14] V[15]
                                   ...
Cold
      Hit
          Cold
                 Hit
                     Cold
                           Hit
                                          Cold
                                                 Hit
Miss
          Miss
                     Miss
                                          Miss
```

```
for (i = 0; i < 16; i++)
s += V[i] * 3;
```

Procesador de 32 bits


Tamaño de línea = 8 bytes




		Bloque 2	Bloque 7
V[0] V[1]	V[2] V[3]	V[4] V[5]	 V[14] V[15]

Procesador de 32 bits


Tamaño de línea = 8 bytes






Procesador de 32 bits

Tamaño de línea = 8 bytes





Procesador de 32 bits

Tamaño de línea = 8 bytes

