Ampliació PEC:

Unitat vectorial, coma flotant i sistema operatiu

David Cañadas

Guillem Nieto Roger Ortega Raúl Gilabert Pau Morillas Pol Saumell

Projecte d'Enginyeria de Computadors 2024





Índex

1	\mathbf{Sist}		3
	1.1		3
		1.1.1 kernel.h	3
		1.1.2 kernel.c	3
		1.1.3 kernel-entry.s	5
		1.1.4 kernel.ld	5
		1.1.5 kernel-userprog.s	6
	1.2	Hardware	6
		1.2.1 hardware.h	6
		1.2.2 hardware.c	6
	1.3	Libc	6
		1.3.1 libc.h	7
		1.3.2 libc.c	7
	1.4	List	7
	1.5	Macros	7
	1.6	User	7
		1.6.1 user.c	7
		1.6.2 user-entry.s	7
		1.6.3 user.ld	8
	1.7	Fluxe de l'SO	8
2			9
	2.1	The state of the s	9
	2.2		9
	2.3		10
			10
		-	11
			11
			11
		· · · · · · · · · · · · · · · · · · ·	11
			12
	2.4	ı	12
		, , , , , , , , , , , , , , , , , , ,	12
			12
			13
	2.5		13
			13
		_	13
		2.5.3 multi	13

3	Con	na flotant	15
	3.1	FPU	15
		3.1.1 Comparacions	15
		3.1.2 Nous estats	15
	3.2	Registres	16
	3.3	Format de coma flotant	16
	3.4	Instruccions	16
		3.4.1 Artimètiques	16
		3.4.2 Comparació	16
		3.4.3 Accés a memòria	16
	3.5	Excepcions	17
		3.5.1 Overflow	17
		3.5.2 Divisió entre zero	17
	3.6	Test	17
\mathbf{A}	GH	DL 1	18
В	Cod	lis test bench	19
	B.1	Banc de registres vectorials	19
	B.2		20
	B.3		22
\mathbf{C}	Test	ts assembly 2	24
Ŭ		·	24
	0.1		24
			25
			25
			27
	C.2		28
	O.2		28
D	Cod	di del controlador de memòria	29

1

Sistema operatiu

En aquest apartat, definirem cadascun dels components del nostre sistema operatiu (SO a partir d'ara) i explicarem el procés pel qual passa el SO d'ençà que s'encén el nostre processador fins que arriba a l'estat cpu_idle.

1.1 Kernel

Aquest és el nucli del SO. És el primer codi que s'executarà quan s'iniciï el nostre processador. Es compon de 5 arxius: kernel.h, kernel.c, kernel-entry.s, kernel.ld i kernel-userprog.s.

1.1.1 kernel.h

El header del kernel conté els elements que faran servir els altres arxius que componen aquest (vegeu més endavant). Aquest són:

- 1. Adreces de memòria. Són les adreces de memòria on comencen i acaben les instruccions i dades d'usuari i de kernel.
- 2. Codis d'excepcions i d'interrupcions. Són els codis que defineixen (mitjançant la directiva #DEFINE) el tipus d'interrupció o d'excepció a tractar. Són les mateixes que hi ha a la documentació de PEC ademés de dues noves: 0x2, que indica un revessament en una instrucció en coma flotant; i 0x3, que indica que hi ha hagut una divisió per 0 en una instrucció de coma flotant.
- 3. Task struct. Es defineix l'estructura que tindrà un procés. Aquesta tindrà un struct amb els 8 registres del banc de registres, el PC i la seva PSW. També tindrà el seu PID, el seu quàntum i el seu list_head (vegeu més endavant).
- 4. **Definició de les funcions del planificador**. Les funcions del fitxer kernel.c estan definides en aquest fitxer. Aquestes funcions són sched_init, on s'inicialitza el planificador; sched_run on, per cada flanc de rellotge, s'actualitza el planificador (i canvia de tasca si és necessari); sched_schedule, on se selecciona la tasca a canviar (o se selecciona l'idle task, en cas de no haver-hi cap més).
- 5. Altres definicions. També es defineixen el nombre de tasques totals del sistema operatiu (3), el quàntum per defecte de cada tasca (1) i els valors de la paraula d'estat de l'habilitació d'interrupcions i del mode sistema i usuari.

1.1.2 kernel.c

Aquest fitxer C implementa part del sistema de planificació de tasques d'un kernel. El codi gestiona la creació, la planificació i l'execució de les tasques, així com la gestió de cues per a les tasques lliures i preparades.

Aquest fitxer conté les següents declaracions globals:

- 1. Funció cpu_idle. Declara un punter a la funció cpu_idle, que s'executa quan no hi ha cap altra tasca a la readyqueue (vegeu més endavant).
- 2. Struct idle_task. Declara l'struct del procés idle.
- 3. Vector d'struct de tasques tasks. Declara un vector de tasques de la mida definit en el fitxer kernel.c, es a dir, tres.
- 4. Cues readyqueue i freequeue. Són les cues que utilitzarà el planificador a l'hora de decidir quina tasca s'executa. La freequeue és la cua que conté totes les tasques que es poden crear. En el moment que la cua es buida, no es podrà crear cap altra tasca. Per una altra part, la readyqueue conté les tasques que estan preparades per ser executades i que el planificador anirà traient a mesura que passa el temps. L'estructura que segueixen les cues s'expliquen més endavant.
- 5. **PID global**. És un indicador del PID que s'utilitzarà en cas que es generi una nova tasca. Això serveix perquè no hi hagi tasques amb PID diferents.
- 6. Quàntum global. És el quàntum que indica quan la tasca actual s'ha de canviar. En cas que arribi a 0, la tasca canvia per una altra de la readyqueue.

Juntament amb les declaracions, les següents funcions es defineixen en aquest fitxer:

- 1. Funció list_pop_front_task. Extreu la primera tasca d'una llista.
- 2. Funció sys_fork. Crea una nova tasca copiant l'estructura de la tasca actual i assigna un PID nou a la nova tasca. Retorna un 0 en cas del procés pare i el PID nou en cas del procés fill. També afegeix la tasca filla a la readyqueue. Retorna un -1 en cas de que no hi hagi tasques lliures a la freequeue.
- 3. Funcions sys_getpid, sys_getticks, sys_readkey. Retornen el PID de la tasca actual, els ticks de rellotge i la tecla llegida, respectivament.
- 4. Funcions sched_needs_switch. Determina si cal canviar de tasca en funció del PID actual i el quantum global. En cas que el PID actual sigui 0 (l'idle_task) i la readyqueue no sigui buida, retorna 1. També retorna 1 en cas que el quàntum sigui 0.
- 5. Funció sched_needs_switch. Canvia a una nova tasca actualitzant el quàntum global i el punter a la tasca actual.
- 6. Funció sched_schedule. Planifica la pròxima tasca per executar, afegint la tasca actual a la cua i seleccionant la següent tasca de la cua de preparats. Afegeix la tasca actual a la cua que rep com a paràmetre (de la cua ready o free) en cas que no sigui la tasca idle, mentre que assigna una nova tasca (una de la cua ready o la tasca idle).
- 7. Funció sched_run. Rutina que s'invoca cada flanc de rellotge. En cas de necessitar un canvi de tasca (mitjançant sched_needs_switch), executa sched_schedule(&readyqueue).
- 8. Funció sched_get_free_pid. Genera un nou PID incrementant el PID global.
- 9. Funció sched_init_queues. Inicialitza les cues de planificació i afegeix totes les tasques a la freequeue.
- 10. Funció sched_init_idle. Inicialitza la tasca idle assignant-li un PID, un quantum per defecte i configurant el seu PC (amb el valor del punter cpu_idle i la paraula d'estat (amb les interrupcions activades i en mode kernel).
- 11. Funció sched_init_task1. Inicialitza la primera tasca d'usuari assignant-li un PID d'1, un quàntum per defecte i configurant el seu PC (a l'inici del codi d'usuari) i paraula d'estat (amb les interrupcions activades i en mode usuari), i fa el canvi a aquesta tasca (és a dir, sched_task_switch(task1)).

- 12. Funció sched_init. Inicialitza el sistema de planificació, configurant les tasques amb un PID per defecte de -1 i zero en els seus registres, inicialitza les cues, la tasca idle i la primera tasca d'usuari (és a dir, s'executa, en aquest ordre, sched_init_queues(), sched_init_idle() i sched_init_task1().
- 13. Funció kernel_main. Aquesta funció s'invoca des de kernel-entry.s, que s'explica a continuació, i té com a funcionalitats inicialitzar el hardware executant hw_init() (vegeu més endavant), inicialitzar el planificador mitjançant sched_init() i saltar al codi d'usuari modificant la paraula d'estat al registre s0 (amb les interrupcions activades i en mode usuari) i la següent instrucció al registre s1 amb la primera instrucció del codi d'usuari.

1.1.3 kernel-entry.s

Aquest fitxer d'assembler defineix el punt d'entrada del kernel d'un sistema operatiu, així com el maneig d'interrupcions, excepcions i crides al sistema. A continuació, es proporciona una descripció detallada de cada part del codi:

- 1. **Declaracions globals**. Inclou el fitxer macros.s, defineix l'adreça de la pila de kernel i comença la seccio de codi .text. També defineix el punt d'entrada global _start.
- _start. Assigna l'adreça del gestor de GSR al registre s5, configura la pila del kernel utilitzant el registre r7 i crida a la funció principal del kernel, nomenada com a kernel_main. La instrucció halt no s'arriba a executar.
- 3. GSR_handler. Desa l'estat del procés actual, reconfigura la pila del kernel (r7), llegeix l'origen de la interrupció, comprova si és una syscall (codi 14) o una interrupció (codi 15) i salta al gestor corresponent.
- 4. exception_handler. En cas que no hi hagi una interrupció ni una crida a sistema, s'arriba al gestor d'excepcions, on es maneja l'excepció saltant a l'adreça corresponent a la taula d'excepcions.
- 5. interrupt_handler. Arriba del gestor GSR. Maneja interrupcions obtenint l'ID i saltant a l'adreça corresponent a la taula d'interrupcions.
- 6. syscall_handler. Arriba del gestor GSR. Maneja syscalls obtenint el número de servei i saltant a l'adreça corresponent a la taula de syscalls. Desa el valor de retorn o retorna un error si el servei no és vàlid.
- 7. GSR_end. Arriba del gestor d'excepcions, interrupcions i crides a sistema. Restaura el context del procés actual i retorna de la interrupció.
- 8. Funció cpu_idle. Bucle infinit per mantenir la CPU inactiva mentre espera una altra tasca.
- 9. Gestors per defecte: ESR_default_halt, ESR_default_resume. Paren el processador o reprenen l'execució del programa.
- 10. **Secció** .rodata. Aquesta secció de només lectura es troben els vectors per a excepcions, interrupcions i crides a sistema. Tots els gestors utilitzen aquestes taules per obtenir les adreces de memòria on es troben les funcions o rutines.

1.1.4 kernel.ld

En aquest fitxer de linker es defineix l'organització de la memòria per a un executable ELF per a l'arquitectura sisa. L'estructura segueix aquest ordre

- Regió de Codi i Dades d'Usuari. Marca l'inici i final del codi i dades (en aquest ordre) d'usuari. Les dades d'usuari començen en l'adreça de memòria 0x1000. En el fitxer user.1d s'organitza la secció d'usuari en més detall.
- 2. Regió de Codi i Dades de Kernel. Organitza les dades del Kernel i la pila a partir de l'adreça 0x8000, amb les seccions .data i .bss, i una reserva mínima per a la pila. Així ho fa també amb el codi de kernel, que s'enmagatzema en la direcció de memoria 0xC000, amb les seccions .text i .rodata (read-only data).

1.1.5 kernel-userprog.s

Aquest fitxer te com a finalitat integrar el codi i dades d'usuari prèviament compilats dins de les seccions especificades en el linker del kernel.

1.2 Hardware

Es tracta del codi que inicialitza les funcions que interactuen directament amb els components hardware del nostre processador. Es compon de 2 arxius: hardware.h i hardware.c.

1.2.1 hardware.h

Aquest fitxer header conté elements que es faran servir des d'altres components de l'SO. Aquest són:

- 1. **Definicions de constants**. Es defineix la constant KEY_CBUFFER_SIZE a 32, que es la mida del buffer circular declarat en aquest mateix header.
- 2. **Buffer circular**. Un struct encarregat d'emmagatzemar les tecles premudes. Consta d'un array de caràcters amb la mida definida per KEY_CBUFFER_SIZE, que emmagatzema les dades del buffer, un índex que apunta al cap del buffer, un altre que apunta a la cua, i un contador dels elements dins del buffer.
- 3. **Definicions de les funcions**. Es defineixen les funcions hw_init, que inicialitza el hardware; hw_getticks, que retorna els ticks de rellotge del sistema i hw_readkey, que llegeix l'últim element de la cua del buffer circular.

1.2.2 hardware.c

Aquest fitxer C conté les funcions definides en el header, apart de les rutines de les interrupcions. Es compon dels següents elements:

- Definicions de variables i estructures. Es defineix la variable clock_ticks, que porta el compte dels ticks de rellotge de sistema. També es defineix un buffer circular que servirà per emmagatzemar les tecles llegides.
- 2. Funció hw_init. Funció definida al header. Inicialitza el buffer circular i els ticks de rellotge a 0.
- 3. Funció hw_readkey. Aquesta funció llegeix una tecla del buffer circular si hi ha tecles disponibles: si si el comptador del buffer és major que 0, es llegeix una tecla del buffer, s'actualitza la cua i es decrementa el comptadorr. Retorna la tecla llegida o 0 si el buffer està buit.
- 4. Rutina timer_routine. Aquesta funció incrementa el comptador de ticks del rellotge i crida la funció sched_run per gestionar la planificació de tasques.
- 5. Rutina keyboard_routine. Aquesta funció gestiona les interrupcions del teclat: si el buffer està ple, la funció retorna sense fer res. Llegeix una tecla del port d'entrada 15 i la guarda en el buffer circular. Actualitza l'índex del cap i incrementa el comptador.

1.3 Libc

La llibreria del SO són els fitxers libc, que contenen funcions i constants d'utilitat per a tots els altres components.

1.3.1 libc.h

Aquest header conté definicions de funcions, constants i tipus:

- 1. Definicions de constants i funcions amb la directiva #DEFINE. Es defineix els codis de les crides a sistema del fork, del getpid, getticks i readkey. També es defineixen les funcions d'aquestes crides a sistema. Es defineixen altres constants d'utilitat (per exemple, una funció per calcular el nombre d'elements d'una array).
- 2. **Definicions de tipus**. Es defineixen tipus amb la directiva typedef per declarar tipus de dades compatibles amb l'arquitectura de 16 bits del processador.
- 3. **Definicions de les funcions**. Es defineixen les funcions memcpy, que copia bytes d'una adreça de memòria a una altra; memset, que omple un nombre de bytes d'un punter amb un valor determinat i __mulsi3, que és una funció per a la multiplicació d'enters.
- 4. Funció inline _syscall .Aquesta funció inline realitza una crida de sistema. Utilitza codi d'assembler per configurar el registre amb el número del servei que es passa com a paràmetre, realitzar la crida (calls r0) i obtenir el resultat.

1.3.2 libc.c

Aquest fitxer C conté les funcions memcpy, memset, __mulsi3, abans descrites.

1.4 List

És l'estructura bàsica la qual estan formades les cues ready i free, i són àmpliament utilitzades en entorns Linux per la gestió de processos. Aquesta estructura representa un node de la llista doblement enllaçada, que conté dos punters: un al següent node (next) i un a l'anterior (prev). Les seves funcions són conegudes i diverses. Per tant, podem ometre una explicació detallada. Així i tot, cal destacar la funció list_entry, el qual ens permet obtenir un punter de l'estructura que conté una llista. És gràcies a aquesta funció que podem obtenir l'struct d'una tasca que està en qualsevol cua de l'SO.

1.5 Macros

Les macros estan definides en el fitxer macros.s. Aquest fitxer conté diverses macros utilitzades per facilitar la programació en assemblador SISA. Les macros proporcionen funcionalitats per manipular la pila, gestionar trucades de subrutines, recuperar valors de taules, guardar i restaurar el context del processador, i realitzar comparacions que falten en el conjunt d'instruccions de SISA.

1.6 User

El codi d'usuari és bastant simple, però ens serveix per demostrar la funcionalitat de l'SO. Es compon de 3 fitxers: user.c, user.ld, user-entry.s.

1.6.1 user.c

Aquest fitxer de codi C defineix la funció principal (main) d'un programa que crea un nou procés utilitzant la crida al sistema fork prèviament explicada. El programa bifurca l'execució en dos camins: un per al procés fill i un altre per al procés pare. Cadascun dels processos executa un dels codis proporcionats pel professorat de l'assignatura PEC: corre_letras.c i fibonacci.c. Quan acaba el programa, l'SO s'encarrega d'executar la tasca idle.

1.6.2 user-entry.s

Aquest codi assemblador inicialitza l'execució del sistema establint l'stack de l'usuari i després cridant la funció main. Després d'això, entra en un bucle infinit.

1.6.3 user.ld

Aquest fitxer és un linker script que especifica més detalladament com s'ha de distribuir el codi i les dades d'usuari en la memòria quan es genera el fitxer executable:

- 1. .text. Aquesta secció comença a 0x1000 i conté el codi executable i les dades de només lectura.
- 2. .data. Inclou les dades del programa, seguides per una reserva per a l'stack de 512 bytes.
- 3. _user_stack: Defineix el punt inicial de l'stack de l'usuari després de la secció .data.

1.7 Fluxe de l'SO

A continuació, s'expliquen els passos que realitza l'SO quan el processador s'encén:

- 1. Entrada al kernel. Com ja sabem, el processador comença a l'adreça 0xC000, on li hem ordenat al linker que posi el codi de kernel. Per tant, accedirà al kernel, on inicialitzarà el hardware, el planificador i entrarà en mode usuari mitjançant la tasca 1.
- 2. Mode usuari. S'inicialitza la pila d'usuari i es crida la funció main del fitxer user.c.
- 3. Crida a sistema fork. Aquí la tasca 1 fa una crida a sistema perquè vol fer un fork. El processador entra en mode sistema i entra en el gestor GSR, que guarda el context del procés i determina que cal anar al gestor de crides de sistema. Aquest últim consulta la taula de crides de sistema mitjançant el número de servei i accedeix a la funció fork del sistema. En aquesta funció, es genera una nova tasca tal com s'ha explicat i s'afegeix a la cua ready. Es recupera el context de la tasca 1 i es torna a mode usuari.
- 4. **Finalització del codi d'usuari**. En mode usuari tenim el codi executant-se amb dues tasques que es van intercanviant llocs en l'estat d'execució pel fet que tenen un quàntum limitat, ja que el planificador canvia la tasca cada cop que s'exhaureix el quàntum de la tasca actual, com ja s'ha esmentat. Per tant, tenim dos processos executant intercaladament el codi d'usuari fins que, finalment, retornen.
- 5. **Bucle infinit**. Aquests dos processos entren en un bucle infinit, i així romandràn fins que s'apagui el processador.

Cal esmentar que, en aquest procés hem rebut múltiples interrupcions de rellotge, que fa entrar al processador en mode sistema per tal que executi la rutina de rellotge (el procés és semblant a la crida a sistema). Aquesta rutina és el que invoca el planificador que fa decrementar el quàntum del procés actual.

Unitat vectorial

2.1 Etapes de desenvolupament

Per al desenvolupament de la unitat vectorial hem dividit la feina en 4 etapes:

- 1. Banc de registres.
- 2. Instruccions move.
- 3. ALU.
- 4. Memòria.

Hem decidit finalment fer aquestes etapes en aquest ordre per poder paral·lelitzar millor la feina entre els dos companys que estem fent la unitat vectorial i perquè realment la memòria no és totalment necessària tenir-la des de pràcticament el principi com en la planificació original per poder tenir l'ALU.

2.2 Banc de registres

Com ja es va explicar a la planificació inicial, el banc de registres té 8 registres de 128 bits. Té tres ports de lectura (element a, b i valor actual de l'element d'escriptura) i un port d'escriptura. Compta també amb un permís d'escriptura i 3 entrades de 3 bits per dir quins registres es volen fer servir.




Figura 2.1: Bloc del mòdul dels registres vectorials a Quartus

Per testejar que funcioni no hem pogut fer cap test amb instruccions ja que encara no s'ha implementat res més enllà del propi banc de registres. Per tant, hem utilitzat un simple test bench (??) amb el compilador GHDL (Apèndix A).




Figura 2.2: Waves generades per l'execució del test bench del banc de registres vectorials a Secció B.1

2.3 Instruccions move

Les instruccions move es mantenen com es van planificar originalment de la següent manera:

MVVR	MVRV
$15\ 14\ 13\ 12\ 11\ 10\ 9\ 8\ 7\ 6\ 5\ 4\ 3\ 2\ 1\ 0$	$15\ 14\ 13\ 12\ 11\ 10\ 9\ 8\ 7\ 6\ 5\ 4\ 3\ 2\ 1\ 0$
	1 1 1 1 Vd Ra 0 1 1 n n n

2.3.1 ALU vectorial (valu)

L'ALU vectorial compta amb dues entrades vectorials, una entrada de mida escalar, una entrada de 3 bits per l'inmediat i una entrada per el codi intern de la operació. També té una sortida vectorial, una sortida escalar i una sortida per marcar una excepció de divisió entre 0.

Actualment només fa moviment de dades. Per una part es té el moviment per passar una dada d'un registre escalar a un registre vectorial on es llegeix el valor contingut al registre vectorial de destí per un dels ports de lectura vectorial del mòdul i en base a l'inmediat es substitueix un element del vector per el valor de la entrada escalar. Per l'altra banda tenim el moviment on es treu per la sortida escalar el segment corresponent del vector que s'està llegint identificat també per l'inmediat.




Figura 2.3: Waves generades per l'execució del $test\ bench$ de la instrucció MVRV a Secció B.2




Figura 2.4: Waves generades per l'execució del test bench de la instrucció MVVR a Secció B.3

2.3.2 control l

Per implementar aquestes instruccions, hem hagut de modificar la decodificació de la instrucció que es fa a aquest mòdul, incorporant els següents senyals:

- vwrd: permís d'escriptura a registre vectorial.
- va_old_vd: l'entrada a de l'ALU vectorial ha de tenir el contingut del registre de destí.
- vec_produce_sca: l'ALU vectorial produeix un resultat escalar.

Hem inclòs també dos nous senyals internes al mòdul:

- super_special: conté la codificació interna de la instrucció decodificada per les instruccions de memòria (per ara desctivades), els *moves* vectorials i les instruccions ja existents amb aquest *opcode*.
- special_Rb_N: s'utilitza per assignar que es vol llegir l'inmediat en comptes del registre Rb.

S'ha modificat l'assignació del inmediat de forma que es posen els 3 bits de menor pes de la codificació de la instrucció si l'*opcode* és el de una operació especial.

Finalment, s'ha modificat també l'assignació del permís d'escriptura escalar per que s'activi també al tenir una instrucció MVVR.

$2.3.3 \quad multi$

En aquest mòdul únicament s'ha inclos que arribi al datapath el senyal vwrd quan s'està en l'estat DEMW.

$2.3.4 \quad unidad \quad control$

En aquest mòdul simplement s'han connectat els senyals generats i modificats als dos mòduls que conté $(control_l \ i \ multi)$ cap a l'exterior de la unitat de control. Es connecten, per tant, els senyals va_old_vd i $vec_produce_sca$ del mòdul $control_l$ i el senyal vwrd del mòdul multi.

2.3.5 datapath

Al datapath hem inclòs els senyals noves que s'han creat a la unitat de control ja que totes tenen a veure amb l'execució directament de les instruccions al datapath.

Aquí s'han connectat el banc de registres vectorial i l'ALU vectorial.

Al banc de registres per facilitar les coses s'estan reutilitzant els senyals d'adreça dels registres escalar per les adreces vectorials.

A l'ALU per l'entrada x entra o el vector a o el valor actual del registre destí en base al senyal va_old_vd.


També es modifica el senyal que entra al banc de registres escalar con valor a escriure per escollir entre el valor produit a la ALU escalar o a la vectorial en base al senyal vec_produce_sca.

2.3.6 proc

Finalment, al mòdul que conté tot el processador es connecten els senyals que s'han comentat abans a la Subsecció 2.3.4 al datapath.

2.4 Instruccions aritmètiques

Hem decidit canviar la proposta inicial ja que el mòdul de divisió pot ser molt costòs en àrea i no és tan necessari com poden ser els shifts. A més també hem vist el problema de que les multiplicacions tal i com estava dissenyat a la proposta només podien tenir la part baixa del resultat. D'aquesta manera les instruccions queden així:



2.4.1 valu, addsub, mul i shift

Al mòdul de l'ALU vectorial s'han instanciat 8 vegades els mòduls de la ALU escalar excepte el mòdul de divisió i el de comparació.

A cada una d'aquests mòduls instanciats se'ls envia com a dades d'entrada i de sortida un element del vector, de forma que tots operin de forma independent al no tenir la capacitat de fer cálculs amb elements de diferent mides per limitacions de la quantitat d'instruccions disponibles al voler fer també una FPU.

A més perque funcionin aquestes noves instruccions s'han modificat els mòduls interns de l'ALU per incoporar les instruccions vectorials a més de les instruccions escalars.

2.4.2 control l

No s'han hagut de fer molts canvis a tot el que és el control ja que moltes coses que s'havien d'activar ja es van activar a la Secció 2.3.

S'ha generat un nou senyal intern per totes les instruccions amb el opcode que originalment era únicament per les instruccions *jump* per poder passar l'instrucció que s'està executant a la ALU. A més

també s'ha modificat l'assignació de addr_b perque originalment les instruccions jump el tenen mapejat als bits 11-9 i per les instruccions aritmètiques estan a 2-0. Finalment s'ha activat també el permís d'escriptura quan es té el opcode d'aquestes instruccions a menys que sigui de salt.

2.4.3 Tests

Per poder testejar la alu vectorial hem decidit fer tests en assembly per totes les instruccions aritmètiques i, al no comptar al moment de fer-les amb les instruccions de memòria, s'han fet amb *moves* amb els registres escalars que ja es van testejar correctament a Secció B.2 i Secció B.3 i fent l'escriptura dels resultats amb instruccions ST.

Per poder ensablar fàcilment sense haver de possar totes les instruccions noves per la SIMD hem creat una eina[1] que fa un preprocessament de les instruccions noves per convertir-les directament en el codi hexadecimal de la instrucció ja ensamblada, ho passa per l'ensamblador, i genera els .hex per les plaques i el .rom per poder simular.

Després a mà hem creat els .assertions per poder simular fàcilment amb l'eina de testing[3]¹.

Tots els tests es poden trobar a la Secció C.1 a més de a la carpeta corresponent de la entrega amb els jocs de proves.

2.5 Instrucció STV i LDV (no implementades ²)

2.5.1 Controlador de memòria

Per tal d'ajustar-se als temps marcats pel controlador de SRAM escriure o llegir a memòria es triguen més d'un cicle, per aquest motiu s'ha afegit l'estat M.

En aquest nou estat, quan es vol escriure, es segmenta l'escriptura en 8 parts de 16 bits. Fent-ho d'aquesta manera ens podem cenyir als temps del controlador de SRAM.

En el cas de la lectura, es va carregant el registre vectorial 16 bits en cada dos cicles del controlador, també es va decrementant l'adreça per anar llegint de la mateixa manera que s'ha escrit.

Quan s'acaba de l'operació el controlador activa la senyal done per indicar que ja ha acabat.

2.5.2 control l

Per implementar aquestes instruccions, hem hagut de modificar la decodificació de la instrucció que es fa a aquest mòdul, incorporant els següents senyals:

• vec: indica que s'està executant una instrucció vectorial.

S'ha afegit que en les instruccions de ldv també s'activi el permís d'escriptura al banc de registres vectorial.

$2.5.3 \quad multi$

S'ha afegit l'estat M per realitzar operacions de memòria que no es poden realitzar en un cicle. Un cop en aquest estat fins que no es rep el done del controlador de memòria no es torna a passar a l'estat de F per tornar a executar instruccions.

¹Aquesta eina només ha funcionat tenint només la SIMD al processador. Al incorporar també la FPU han hagut errors a la simulació que fa amb ModelSim que no deixava executar-los i una vegada unificat tot hem hagut de executar els tests directament al ModelSim de manera gràfica i comprovar a mà que el contingut de memòria fos el correcte.

²No hem pogut implentar aquestes instruccions per falta de temps. L'equip encarregat de l'extensió vectorial hem tingut problemes en compaginar la feina que vam comenençar a principis de mes amb les entregues de l'universitat. Tot i així adjuntem el codi del controlador de memòria (Apèndix D).

$2.5.4 \quad data path$

S'han afegit els senyals necessaris per poder fer arribar les dades de la memòria al banc de registres o viceversa. Les senyals utilitzades en aquest mòdul s'han comentat a la Subsecció 2.5.2.

Coma flotant

Per implementar les instruccions de coma flotant que ofereix l'arquitectura SISA, ens ha fet falta implementar una unitat que s'encarregui dels càlculs(FPU) i un banc de registres exclusiu per coma flotant. Els móduls de la FPU(bf16_unit) i del banc de registres(regfile_fpu) han estat instanciats al datapath.

3.1 FPU

Per a l'implementació de la FPU, hem reutilitzat una unitat de coma flotant que hem trobat a un repositori de Github (https://github.com/mfkiwl/Bfloat16-Floating-Point-Arithmetic-Unit) i l'hem adaptat al nostre processador base. Aquesta unitat disposa dels mòduls per realitzar sumes, restes, multiplicacions i divisions, i hi hem afegit les modificacions necessaries per poder realitzar també operacions de comparació.

3.1.1 Comparacions

Per implementar les operacions de comparació, primer vam modificar el módul de sumes i restes perquè quan l'operació fos una comparació realitzes una resta. Posteriorment, l'únic que quedava fer era modificar el mòdul de la FPU que s'encarrega de seleccionar el resultat per tal de que, depenent del resultat obtingut a la resta, proporcionés el resultat corresponent.

Afegint-hi les següents senyals

- less: indica si la resta és negativa.
- eq: indica si la resta és zero.

podem obtenir el resultat de la comparació pertinent:

- CMPLTF: resultat = less.
- CMPLEF: resultat = (less || eq).
- CMPEQF: resultat = eq.

3.1.2 Nous estats

Com totes les operacions realitzades amb la FPU tarden 3 cicles, hem modificat la màquina d'estats afegint-hi 3 cicles extres (FP1, FP2 i FP3) als quals s'accedeix quan a l'estat DEMW es veu que volem realitzar una operació de coma flotant.

3.2 Registres

Hem decidit implementar un banc de registres específic per coma flotant, separat del regfile que ja existia, perquè d'aquesta manera ens facilita la feina a l'hora de connectar les diferents senyals, ja que ens estalviem afegir multiplexors i senyals de control per aquest per decidir entre les dades de coma flotant

3.3 Format de coma flotant

Utilitzem el format de 16 bits que s'utilitza en el disseny en el que ens hem basat:

15	$14\ 13\ 12\ 11\ 10\ 9\ 8\ 7$	$6\; 5\; 4\; 3\; 2\; 1\; 0$
Signe	Exponent	Mantissa
1 bit	8 bits	7 bits

3.4 Instruccions

Hem decidit implementar totes les funcions de coma flotant que disposa SISA, utilitzant el seu mateix format.

3.4.1 Artimètiques



$15\ 14\ 13\ 12$	11 10 9	8 7 6	5 4 3	$2 \ 1 \ 0$
1 0 0 1	Fd	Fa	fff	Fb

MULF

$15\ 14\ 13\ 12$	$11\ 10\ 9$	8 7 6	5 4 3	2 1 0
1001	Fd	Fa	f f f	Fb

SUBF

$15\ 14\ 13\ 12$	11 10 9	8 7 6	5 4 3	2 1 0
1001	Fd	Fa	f f f	Fb

DIVF

15 14 13 12	11 10 9	8 7	6	5	4	3	2	1	0
1 0 0 1	Fd	F	a	f	f	f		Fk)

3.4.2 Comparació

CMPLTF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1		Fd			Fa	L	f	f	f		Fŀ)

CMPEQF

15 14 13 12	11 10 9	8 7 6	5 4 3	2 1 0
1001	Fd	Fa	fff	Fb

CMPLEF

15 14 13 12	11 10 9	8 7 6	5 4 3	2 1 0
1 0 0 1	Fd	Fa	fff	Fb

3.4.3 Accés a memòria

LDF

15 14 13 12	11 10 9	8 7 6	5 4	3	2	1	0
1011	Fb	Ra	n n	n	n	n	n

STF

15	14	13	12	11 10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	Fb	,]	Ra	ι	n	n	n	n	n	n

3.5 Excepcions

Les excepcions relacionades amb coma flotant que tractarem són: overflow i divisió entre zero.

3.5.1 Overflow

Com que els mòduls que hem utilitzat ja tenien implementada la detecció d'un possible overflow, el que hem fet ha sigut afegir una senyal(of), que s'activa quan els mòduls detecten que es produeix, i que està connectada amb el mòdul encarregat de les excepcions.

Com que aquesta excepció es pot desactivar utilitzant un bit del registre S7, també afegirem una senyal que prengui el valor d'aquest bit per poder comprovar el seu valor abans de produir una exepció. Concretament, farem realitzarem una AND entre la senyal of i la senyal d'activació i el resultat d'això serà el que anirà connectat al modul d'excepcions.

3.5.2 Divisió entre zero

Aquesta excepció la comprovarem en l'estat DEMW, moment en que ja disposem dels valors dels registres però encara no hem començat l'operació.

Afegirem una senyal anomenada dp_div_zero que s'activarà quan detecti que el valor del divisor(Fb) és 0, i que estarà connectada amb el mòdul que tracta les excepcions.

3.6 Test

Per testejar la FPU com ja estava implementada i només l'hem hagut d'adaptar i no fer de zero no hem fet cap mena de *test bench* ja que ja estaven al propi repositori original. Hem fet un únic test que executa totes les instruccions de la FPU que es troba a la Secció C.2.

Apèndix A

GHDL

El compilador GHDL[2] facilita molt el treball amb VHDL i evita alguns problemes que estàvem tenint amb Quartus, com congelacions constants del programa al compilar el processador, ja que GHDL és només un compilador i podem utilitzar versions actuals per treballar i té compatibilitat nativa amb Linux, la qual cosa assegura un funcionament molt més correcte. A més, compta amb la capacitat de fer servir molt fàcilment tests bench per testejar aïlladament els diferents mòduls i també es pot utilitzar amb diferents frameworks de testing com JUnit per executar directament des de la terminal i molt ràpidament els tests.

En el nostre cas, i per agilitzar el treball, hem utilitzat un programa[3] ja desenvolupat per una companya de classe que incorpora JUnit amb GHDL per testejar el core, al qual li hem hagut de fer pràcticament cap modificació per tal que funcionés amb el nostre.

Apèndix B

Codis test bench

B.1 Banc de registres vectorials

```
1 LIBRARY ieee;
 USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 LIBRARY work;
7 ENTITY tb_vregfile IS
8 END tb_vregfile;
10 ARCHITECTURE behav OF tb_vregfile IS
     COMPONENT vregfile
11
             PORT (
12
              clk
                                 : IN std_logic;
          clk
wrd
: IN std_logic,
d
: IN std_logic_vector(127 downto of the std_logic_vector)
addr_a
: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
addr_b
: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
addr_d
: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
: OUT STD_LOGIC_VECTOR(127 downto 0)
                              : IN std_logic;
: IN std_logic_vector(127 downto 0);
14
15
16
17
      addr_d
18
                             : OUT STD_LOGIC_VECTOR(127 downto 0);
: OUT STD_LOGIC_VECTOR(127 downto 0);
19
20
              old_d
                                : OUT STD_LOGIC_VECTOR(127 downto 0)
22
              );
       END COMPONENT;
23
24
      SIGNAL CIK: std_logic;
SIGNAL wrd: std_logic;
SIGNAL a: std_logic_vector(127 downto 0);
SIGNAL b: std_logic_vector(127 downto 0);
SIGNAL d: ctd_logic_vector(127 downto 0);
        SIGNAL clk:
                                 std_logic;
25
27
28
       SIGNAL d:
                               std_logic_vector(127 downto 0);
        SIGNAL old_d: std_logic_vector(127 downto 0 SIGNAL addr_a: std_logic_vector(2 downto 0);
                                 std_logic_vector(127 downto 0);
30
31
       SIGNAL addr_b: std_logic_vector(2 downto 0);
       SIGNAL addr_d: std_logic_vector(2 downto 0);
33
35 BEGIN
      vreg: vregfile
36
37
            PORT MAP (
                   clk => clk,
38
                     wrd => wrd,
39
                     a => a,
40
                    b \Rightarrow b,
41
                     d \Rightarrow d,
42
                    old_d => old_d,
addr_a => addr_a,
43
44
                     addr_b => addr_b,
                     addr_d => addr_d
46
               );
47
```

```
PROCESS
49
       TYPE pattern_type IS RECORD
50
          clk: std_logic;
51
           wrd:
                         std_logic;
52
           a:
                         std_logic_vector(127 downto 0);
53
                         std_logic_vector(127 downto 0);
           b:
54
                         std_logic_vector(127 downto 0);
55
           d:
56
           old_d: std_logic_vector(127 downto 0);
addr_a: std_logic_vector(127 downto 0);
addr_b: std_logic_vector(127 downto 0);
addr_d: std_logic_vector(127 downto 0);
           old_d:
                         std_logic_vector(127 downto 0);
57
58
          addr_b:
                         std_logic_vector(127 downto 0);
           addr_d:
59
     END RECORD;
60
61
      BEGIN
62
           addr_a <= "ZZZ";
63
           addr_b <= "ZZZ";
64
           wrd <= '0';
addr_d <= "001";
65
66
           d <= x"00112233445566778899AABBCCDDEEFF";
67
           clk <= '1';
68
69
           wait for 1 ns;
           clk <= '0';
70
71
           wait for 1 ns;
           clk <= '1';
72
           wrd <= '1';
73
74
          wait for 1 ns;
75
           clk <= '0';
           wait for 1 ns;
76
77
         clk <= '1';
           addr_d <= "010";
78
           d <= X"FFEEDDCCBBAA99887766554433221100";
79
           wait for 1 ns;
80
           clk <= '0';
81
           wait for 1 ns;
82
         clk <= '1';
83
           addr_a <= "001";
84
85
           wait for 1 ns;
          clk <= '0';
86
           wait for 1 ns;
87
88
           clk <= '1';
           addr_b <= "010";
89
90
           wait for 1 ns;
           clk <= '0';
91
           wait for 1 ns;
92
       END PROCESS;
94
95
97 END behav:
```

Listing B.1: Test bench per el banc de registres vectorial

B.2 ALU vectorial: instrucció MVRV

```
1 LIBRARY ieee;
USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 LIBRARY work;
6 USE work.renacuajo_pkg.all;
8 ENTITY tb_valu IS
9 END tb_valu;
10
11
12 ARCHITECTURE behav OF tb_valu IS
13
    COMPONENT valu
         PORT (
14
         x_vec : IN STD_LOGIC_VECTOR(127 downto 0);
15
```

```
x_sca : IN STD_LOGIC_VECTOR(15 downto 0);
16
17
                             : IN
                                  STD_LOGIC_VECTOR(127 downto 0);
                            : IN STD_LOGIC_VECTOR(2 downto 0);
               immed
18
                            : IN INST;
: OUT STD_LOGIC_VECTOR(127 downto 0);
19
               op
               w_vec
20
                            : OUT STD_LOGIC_VECTOR(15 downto 0);
               w_sca
21
                          : OUT STD_LOGIC
22
               div_zero
23
           );
      END COMPONENT;
24
25
      SIGNAL x_vec: std_logic_vector(127 downto 0);
SIGNAL x_sca: std_logic_vector(15 downto 0);
26
27
      SIGNAL y: std_logic_vector(127 downto 0);
      SIGNAL immed: std_logic_vector(2 downto 0);
29
      SIGNAL op: INST;
30
      SIGNAL w_vec: std_logic_vector(127 downto 0);
31
      SIGNAL w_sca: std_logic_vector(15 downto 0);
32
33
      SIGNAL div_zero: std_logic;
34
35 BEGIN
      va: valu
         PORT MAP (
37
38
               x_vec => x_vec,
               x_sca => x_sca,
39
               y => y,
40
               immed => immed,
41
               op => op,
42
               w_vec => w_vec,
43
               w_sca => w_sca,
               div_zero => div_zero
45
          );
46
47
      PROCESS
48
      TYPE pattern_type IS RECORD
49
          x_vec: std_logic_vector(127 downto 0);
50
                        std_logic_vector(15 downto 0);
51
           x_sca:
52
           у:
                        std_logic_vector(127 downto 0);
53
          immed:
                        std_logic_vector(2 downto 0);
                        INST;
54
          op:
55
           w_vec:
                        std_logic_vector(127 downto 0);
                        std_logic_vector(15 downto 0);
           w_sca:
56
57
           div_zero:
                        std_logic;
     END RECORD;
58
59
      BEGIN
          x_vec <= (others => '0');
61
           x_sca <= x"1234";
62
          y <= (others => 'X');
           immed <= "000";
64
           op <= MVRV_I;
65
           wait for 1 ns;
66
67
           immed <= "001";
68
           wait for 1 ns;
69
70
71
           immed <= "010";
           wait for 1 ns;
72
73
           immed <= "011";</pre>
74
           wait for 1 ns;
75
76
           immed <= "100";
77
           wait for 1 ns;
78
79
           immed <= "101";
80
           wait for 1 ns;
81
82
           immed <= "110";
83
           wait for 1 ns;
84
85
```

```
immed <= "111";

wait for 1 ns;

END PROCESS;

po END behav;</pre>
```

Listing B.2: Test bench per la instrucció MVRV

B.3 ALU vectorial: instrucció MVVR

```
1 LIBRARY ieee;
USE ieee.std_logic_1164.all;
3 USE ieee.numeric_std.all;
5 LIBRARY work;
6 USE work.renacuajo_pkg.all;
8 ENTITY tb_valu IS
9 END tb_valu;
10
11
12 ARCHITECTURE behav OF tb_valu IS
      COMPONENT valu
13
           PORT (
14
                           : IN STD_LOGIC_VECTOR(127 downto 0);
15
               x_vec
                            : IN STD_LOGIC_VECTOR(15 downto 0);
: IN STD_LOGIC_VECTOR(127 downto 0);
16
               x_sca
17
                                   STD_LOGIC_VECTOR(127 downto 0);
                            : IN STD_LOGIC_VECTOR(2 downto 0);
               immed
18
19
               op
                            : IN INST;
                           : OUT STD_LOGIC_VECTOR(127 downto 0);
: OUT STD_LOGIC_VECTOR(15 downto 0);
20
               w_vec
21
               w sca
22
               div_zero
                          : OUT STD_LOGIC
23
           );
      END COMPONENT;
24
25
       SIGNAL x_vec: std_logic_vector(127 downto 0);
26
      SIGNAL x_sca: std_logic_vector(15 downto 0);
27
      SIGNAL y: std_logic_vector(127 downto 0);
28
       SIGNAL immed: std_logic_vector(2 downto 0);
29
       SIGNAL op: INST;
30
      SIGNAL w_vec: std_logic_vector(127 downto 0);
31
       SIGNAL w_sca: std_logic_vector(15 downto 0);
32
33
       SIGNAL div_zero: std_logic;
34
35 BEGIN
36
      va: valu
          PORT MAP (
37
38
               x_vec => x_vec,
               x_sca => x_sca,
39
               y => y,
40
41
               immed => immed,
               op => op,
42
               w_vec => w_vec,
43
               w_sca => w_sca,
44
               div_zero => div_zero
45
           );
46
47
       PROCESS
48
49
       TYPE pattern_type IS RECORD
                   std_logic_vector(127 downto 0);
50
          x_vec:
51
           x_sca:
                        std_logic_vector(15 downto 0);
                        std_logic_vector(127 downto 0);
52
           у:
                        std_logic_vector(2 downto 0);
53
           immed:
                        INST;
54
           op:
                        std_logic_vector(127 downto 0);
55
           w_vec:
                        std_logic_vector(15 downto 0);
           w sca:
56
57
           div_zero:
                        std_logic;
       END RECORD;
58
59
```

```
60 BEGIN
        x_vec <= x"00112233445566778899AABBCCDDEEFF";
61
         x_vec <- x 0011223344
x_sca <= x"1234";
y <= (others => 'X');
immed <= "000";</pre>
62
63
64
          op <= MVVR_I;
65
           wait for 1 ns;
66
67
          immed <= "001";
68
         wait for 1 ns;
70
         immed <= "010";
71
          wait for 1 ns;
72
73
         immed <= "011";
wait for 1 ns;</pre>
74
75
76
         immed <= "100";
wait for 1 ns;</pre>
77
78
79
           immed <= "101";
80
         wait for 1 ns;
81
82
          immed <= "110";
83
            wait for 1 ns;
84
85
86
            immed <= "111";
            wait for 1 ns;
87
      END PROCESS;
89
90 END behav;
```

Listing B.3: Test bench per la instrucció MVVR

Apèndix C

Tests assembly

C.1 Extensió SIMD

C.1.1 Test ADDV

Assembly

```
34 movi r0, 0x00
1 .text
2 movi r0, 0x00
                                 35 movhi r0, 0x11
                                                                  68 movi r1, 0x00
3 movhi r0, 0x11
                                                                  69 movhi r1, 0x00
                                 36 mvrv v1, r0, 0
 4 mvrv v0, r0, 0
                                 38 movi r0, 0x22
                                                                  71 mvvr r0, v2, 0
6 movi r0, 0x22
                                 39 movhi r0, 0x33
                                                                  72 st 0(r1), r0
7 movhi r0, 0x33
                                 40 mvrv v1, r0, 1
8 mvrv v0, r0, 1
                                                                  74 mvvr r0, v2, 1
                                 41
                                 42 movi r0, 0x44
                                                                  75 st 2(r1), r0
10 movi r0, 0x44
                                 43 movhi r0, 0x55
                                                                  77 mvvr r0, v2, 2
11 movhi r0, 0x55
                                 _{\rm 44} mvrv v1, r0, 2
12 mvrv v0, r0, 2
                                                                  78 st 4(r1), r0
                                 46 movi r0, 0x66
14 movi r0, 0x66
                                 47 movhi r0, 0x77
                                                                  80 mvvr r0, v2, 3
15 movhi r0, 0x77
                                 48 mvrv v1, r0, 3
                                                                  81 st 6(r1), r0
16 mvrv v0, r0, 3
                                 49
                                 50 movi r0, 0x88
                                                                  83 mvvr r0, v2, 4
                                                                  84 st 8(r1), r0
18 movi r0, 0x88
                                 51 movhi r0, 0x99
19 movhi r0, 0x99
                                 52 mvrv v1, r0, 4
20 mvrv v0, r0, 4
                                                                  86 mvvr r0, v2, 5
                                 54 movi r0, 0xaa
                                                                  87 st 10(r1), r0
21
22 movi r0, 0xaa
                                 55 movhi r0, 0xbb
23 movhi r0, 0xbb
                                 56 mvrv v1, r0, 5
                                                                  89 mvvr r0, v2, 6
24 mvrv v0, r0, 5
                                                                  90 st 12(r1), r0
                                 57
                                 58 movi r0, 0xcc
26 movi r0, 0xcc
                                                                  92 mvvr r0, v2, 7
                                 59 movhi r0, 0xdd
27 movhi r0, 0xdd
                                 60 mvrv v1, r0, 6
                                                                  93 st 14(r1), r0
28 mvrv v0, r0, 6
                                 62 movi r0, 0xee
30 movi r0, 0xee
                                 63 movhi r0, 0xff
                                                                     Listing C.1: Codi assembly del
31 movhi r0, 0xff
                                 64 mvrv v1, r0, 7
                                                                     test per l'instrucció ADDV
32 mvrv v0, r0, 7
                                 66 addv v2, v0, v1
```

Assertions

```
1 Mem [01:00] = 2200

2 Mem [03:02] = 6644

3 Mem [05:04] = aa88

4 Mem [07:06] = eecc

5 Mem [09:08] = 3310

6 Mem [0b:0a] = 7754
```

```
7 Mem[Od:Oc] = bb98
8 Mem[Of:Oe] = ffdc
```

Listing C.2: Assertions del test per l'instrucció ADDV

C.1.2 Test SUBV

Assembly

```
34 movi r0, 0x00
1 .text
                                                                   67
2 movi r0, 0x00
                                 movhi r0, 0x11
                                                                   68 movi r1, 0x00
3 movhi r0, 0x11
                                 36 mvrv v1, r0, 0
                                                                   69 movhi r1, 0x00
^{4} mvrv v0, r0, 0
                                 37
                                                                   70
                                 38 movi r0, 0x22
                                                                   71 mvvr r0, v2, 0
6 movi r0, 0x22
                                 39 movhi r0, 0x33
                                                                   72 st 0(r1), r0
7 movhi r0, 0x33
                                 40 mvrv v1, r0, 1
                                                                   73
8 mvrv v0, r0, 1
                                 41
                                                                   74 mvvr r0, v2, 1
                                                                   75 st 2(r1), r0
                                 42 movi r0, 0x44
10 movi r0, 0x44
                                 ^{43} movhi r0, 0x55
                                                                   77 mvvr r0, v2, 2
11 movhi r0, 0x55
                                 44 mvrv v1, r0, 2
12 mvrv v0, r0, 2
                                                                   78 st 4(r1), r0
                                 45
                                 46 movi r0, 0x66
14 movi r0, 0x66
                                 47 movhi r0, 0x77
                                                                   80 mvvr r0, v2, 3
15 movhi r0, 0x77
                                 48 mvrv v1, r0, 3
                                                                   81 st 6(r1), r0
16 mvrv v0, r0, 3
                                 49
                                 50 movi r0, 0x88
                                                                   83 mvvr r0, v2, 4
17
18 movi r0, 0x88
                                 51 movhi r0, 0x99
                                                                   84 st 8(r1), r0
                                 52 mvrv v1, r0, 4
19 movhi r0, 0x99
20 mvrv v0, r0, 4
                                                                   86 mvvr r0, v2, 5
                                 53
                                 54 movi r0, 0xaa
                                                                   87 st 10(r1), r0
22 movi r0, 0xaa
                                 55 movhi r0, 0xbb
                                                                   88
23 movhi r0, 0xbb
                                 56 mvrv v1, r0, 5
                                                                   89 mvvr r0, v2, 6
24 mvrv v0, r0, 5
                                                                   90 st 12(r1), r0
                                 movi r0, 0xcc
movi r0, 0xcc
                                 59 movhi r0, 0xdd
                                                                   92 mvvr r0, v2, 7
27 movhi r0, 0xdd
                                 60 mvrv v1, r0, 6
                                                                   93 st 14(r1), r0
28 mvrv v0, r0, 6
                                 61
                                                                   94
                                 62 movi r0, 0xee
                                                                   95 halt
30 movi r0, 0xee
                                 63 movhi r0, 0xff
                                                                      Listing C.3: Codi assembly del
31 movhi r0, 0xff
                                 64 mvrv v1, r0, 7
                                                                      test per l'instrucció SUBV
32 mvrv v0, r0, 7
                                 66 subv v2, v0, v1
33
```

Assertions

```
1 Mem [01:00] = 0000
2 Mem [03:02] = 0000
3 Mem [05:04] = 0000
4 Mem [07:06] = 0000
5 Mem [09:08] = 0000
6 Mem [0b:0a] = 0000
7 Mem [0d:0c] = 0000
8 Mem [0f:0e] = 0000
```

Listing C.4: Assertions del test per l'instrucció SUBV

C.1.3 Test multiplicacions vectorials

Assembly

```
15 movhi r0, 0x77
1 .text
                                 8 mvrv v0, r0, 1
2 movi r0, 0x00
                                                                  16 mvrv v0, r0, 3
3 movhi r0, 0x11
                                10 movi r0, 0x44
                                                                  17
4 mvrv v0, r0, 0
                                11 movhi r0, 0x55
                                                                  18 movi r0, 0x88
                                 12 mvrv v0, r0, 2
                                                                  19 movhi r0, 0x99
6 movi r0, 0x22
                                                                  20 mvrv v0, r0, 4
                                 14 movi r0, 0x66
7 movhi r0, 0x33
```

```
22 movi r0, 0xaa
23 movhi r0, 0xbb
24 mvrv v0, r0, 5
25
26 movi r0, 0xcc
27 movhi r0, 0xdd
28 mvrv v0, r0, 6
29
movi r0, 0xee
31 movhi r0, 0xff
32 mvrv v0, r0, 7
33
34 movi r0, 0xff
35 movhi r0, 0xee
36 mvrv v1, r0, 0
37
38 movi r0, 0xdd
39 movhi r0, 0xcc
40 mvrv v1, r0, 1
41
42 movi r0, 0xbb
43 movhi r0, 0xaa
44 mvrv v1, r0, 2
46 movi r0, 0x99
47 movhi r0, 0x88
48 mvrv v1, r0, 3
49
50 movi r0, 0x77
movhi r0, 0x66
52 mvrv v1, r0, 4
54 movi r0, 0x55
55 movhi r0, 0x44
56 mvrv v1, r0, 5
57
58 movi r0, 0x33
59 movhi r0, 0x22
60 mvrv v1, r0, 6
61
62 movi r0, 0x11
63 movhi r0, 0x00
64 mvrv v1, r0, 7
```

```
67 mulhv v3, v0, v1
mulhuv v4, v0, v1
69
70 movi r1, 0x00
71 movhi r1, 0x00
73 mvvr r0, v2, 0
74 st 0(r1), r0
75
76 mvvr r0, v2, 1
77 st 2(r1), r0
79 mvvr r0, v2, 2
80 st 4(r1), r0
81
82 mvvr r0, v2, 3
83 st 6(r1), r0
85 mvvr r0, v2, 4
86 st 8(r1), r0
87
88 mvvr r0, v2, 5
89 st 10(r1), r0
91 mvvr r0, v2, 6
92 st 12(r1), r0
93
94 mvvr r0, v2, 7
95 st 14(r1), r0
96
97 addi r1, r1, 16
99 mvvr r0, v3, 0
100 st O(r1), r0
101
102 mvvr r0, v3, 1
103 st 2(r1), r0
104
105 mvvr r0, v3, 2
106 st 4(r1), r0
107
108 mvvr r0, v3, 3
109 st 6(r1), r0
```

110

111 mvvr r0, v3, 4

```
112 st 8(r1), r0
114 mvvr r0, v3, 5
115 st 10(r1), r0
117 mvvr r0, v3, 6
118 st 12(r1), r0
119
120 mvvr r0, v3, 7
121 st 14(r1), r0
122
123 addi r1, r1, 16
125 mvvr r0, v4, 0
126 st 0(r1), r0
127
128 mvvr r0, v4, 1
129 st 2(r1), r0
130
131 mvvr r0, v4, 2
132 st 4(r1), r0
133
134 mvvr r0, v4, 3
135 st 6(r1), r0
136
137 mvvr r0, v4, 4
138 st 8(r1), r0
139
140 mvvr r0, v4, 5
141 st 10(r1), r0
142
143 mvvr r0, v4, 6
144 st 12(r1), r0
145
146 mvvr r0, v4, 7
147 st 14(r1), r0
149 halt
```

Listing C.5: Codi assembly del test per multiplicacions vectorials

Assertions

66 mulv v2, v0, v1

```
1 \text{ Mem}[01:00] = ef00
 _{2} Mem [03:02] = 3c5a
 3 \text{ Mem} [05:04] = 70ac
 4 \text{ Mem} [07:06] = 8bf6
5 \text{ Mem} [09:08] = 8e38
6 \text{ Mem}[0b:0a] = 7772
7 \text{ Mem}[0d:0c] = 47a4
8 Mem[Of:Oe] = fece
9 Mem[11:10] = fede
10 \text{ Mem}[13:12] = f5c9
11 \text{ Mem}[15:14] = e399
12 \text{ Mem}[17:16] = c84f
13 \text{ Mem}[19:18] = d6fc
14 \text{ Mem}[1b:1a] = edc2
15 \text{ Mem}[1d:1c] = fb6e
16 \text{ Mem}[1f:1e] = ffff
17 \text{ Mem}[21:20] = 0fde
18 \text{ Mem} [23:22] = 28eb
19 \text{ Mem} [25:24] = 38dd
20 \text{ Mem}[27:26] = 3fb5
```

```
21 Mem[29:28] = 3d73

22 Mem[2b:2a] = 3217

23 Mem[2d:2c] = 1da1

24 Mem[2f:2e] = 0010
```

Listing C.6: Assertions del test per multiplicacions vectorials

C.1.4 Test shifts vectorials

Assembly

```
1 .text
                                 41 mvrv v1, r0, 2
2 movi r0, 0xFF
                                                                  82 mvvr r0, v2, 6
3 movhi r0, 0xFF
                                                                  83 st 12(r1), r0
                                 43 movi r0, 15
 4 mvrv v0, r0, 0
                                 44 mvrv v1, r0, 3
                                                                  85 mvvr r0, v2, 7
                                 45
                                                                  86 st 14(r1), r0
6 movi r0, 0xFF
                                 46 movi r0, 15
7 movhi r0, 0xFF
                                 47 mvrv v1, r0, 4
8 mvrv v0, r0, 1
                                                                  88 addi r1, r1, 16
                                 48
                                 49 movi r0, 16; -16
10 movi rO, OxFF
                                 50 mvrv v1, r0, 5
                                                                  90 mvvr r0, v3, 0
movhi r0, 0xFF
                                                                  91 st 0(r1), r0
                                 51
                                 52 movi r0, 20; -12
12 mvrv v0, r0, 2
                                 53 mvrv v1, r0, 6
                                                                  93 mvvr r0, v3, 1
13
14 movi r0, 0xFF
                                 54
                                                                  94 st 2(r1), r0
movhi r0, 0xFF
                                 55 movi r0, 31; -1
16 mvrv v0, r0, 3
                                 56 mvrv v1, r0, 7
                                                                  96 mvvr r0, v3, 2
17
                                 57
                                                                  97 st 4(r1), r0
18 movi r0, 0xFF
                                 58 shav v2, v0, v1
                                 59 shlv v3, v0, v1
19 movhi r0, 0xFF
                                                                  99 mvvr r0, v3, 3
20 mvrv v0, r0, 4
                                                                  100 st 6(r1), r0
                                 61 movi r1, 0x00
                                                                  101
22 movi r0, 0xFF
                                 62 movhi r1, 0x00
                                                                  102 mvvr r0, v3, 4
23 movhi r0, 0xFF
                                                                  103 st 8(r1), r0
24 mvrv v0, r0, 5
                                 64 mvvr r0, v2, 0
                                                                  104
                                 65 st O(r1), r0
                                                                  105 mvvr r0, v3, 5
26 movi rO, OxFF
                                                                  106 st 10(r1), r0
                                 67 mvvr r0, v2, 1
27 movhi r0, 0xFF
                                                                  107
28 mvrv v0, r0, 6
                                 68 st 2(r1), r0
                                                                  108 mvvr r0, v3, 6
                                                                  109 st 12(r1), r0
movi r0, 0xFF
                                 70 mvvr r0, v2, 2
                                                                  110
31 movhi r0, 0xFF
                                 71 st 4(r1), r0
                                                                  111 mvvr r0, v3, 7
32 mvrv v0, r0, 7
                                                                  112 st 14(r1), r0
                                 72
                                 73 mvvr r0, v2, 3
                                                                  113
34 movi r0, 0
                                 74 st 6(r1), r0
                                                                  114 halt
35 mvrv v1, r0, 0
                                                                     Listing C.7: Codi assembly del
                                 76 mvvr r0, v2, 4
37 movi r0, 3
                                 77 st 8(r1), r0
                                                                     test per shifts vectorials
```

Assertions

 $38\ \text{mvrv}\ \text{v1, r0, 1}$

40 movi r0, 8

```
1  Mem [01:00] = FFFF
2  Mem [03:02] = FFF8
3  Mem [05:04] = FF00
4  Mem [07:06] = 8000
5  Mem [09:08] = 8000
6  Mem [0b:0a] = FFFF
7  Mem [0d:0c] = FFFF
8  Mem [0f:0e] = FFFF
9  Mem [11:10] = FFFF
10  Mem [13:12] = FFF8
11  Mem [15:14] = FF00
12  Mem [17:16] = 8000
13  Mem [19:18] = 8000
14  Mem [1b:1a] = 0000
```

79 mvvr r0, v2, 5

80 st 10(r1), r0

```
15 Mem[1d:1c] = 000F
16 Mem[1f:1e] = 7FFF
```

Listing C.8: Assertions del test per shifts vectorials

C.2 Extensió FPU

C.2.1 Test global FPU

Assembly

```
.macro $movei p1 imm16
                                                                    43 divf f0, f1, f2
                                  22
                                  23 $MOVEI r1, 0xBE80 ;-0.25
           \p1, lo(\imm16)
                                                                    45 stf 8(r2), f0
                                  25 $MOVEI r2, 0x0004
                                                                    46
           \p1, hi(\imm16)
                                                                    ^{47} cmpltf r1, f1, f2
  movhi
                                  27 st 0(r2), r1
                                                                    48
                                                                    49 st 0xA(r2), r1
7 .endm
                                  29 ldf f2, 0(r2)
                                                                    51 cmplef r1, f1, f2
                                  30
                                  31 addf f0, f1, f2
                                                                    52
11
                                                                    53 st 0xC(r2), r1
                                  33 stf 2(r2), f0
12
                                                                    54
13 .text
                                                                    55 cmpeqf r1, f1, f2
                                  35 subf f0, f1, f2
                                                                    56
14
15 $MOVEI r1, 0xD0D0 ;-6
                                                                    57 st 0xE(r2), r1
                                  37 stf 4(r2), f0
17 $MOVEI r2, 0x0002
                                                                    59 halt
                                  38
                                  39 mulf f0, f1, f2
                                                                       Listing C.9: Codi assembly del
19 st 0(r2), r1
                                                                       test per la FPU
                                  41 stf 6(r2), f0
21 ldf f1, 0(r2)
```

Assertions

```
Mem [03:02] = d0d0

Mem [05:04] = be80

Mem [07:06] = d0d0

Mem [09:08] = d0d0

Mem [0b:0a] = 4fd0

Mem [0d:0c] = 51d0

Mem [0f:0e] = 0001

Mem [11:10] = 0001

Mem [13:12] = 0000
```

Listing C.10: Assertions del test per la FPU

Apèndix D

Codi del controlador de memòria

L'idea del controlador és fer varis accessos per anar guardant en trossets de 16 bits a la memòria o llegir de memòria amb la mateixa idea.

Durant la lectura o l'escriptura el processador entra en l'estat M i no segueix executant instruccions. Quan s'acaba de fer la lectura o escriptura, s'activa el senyal done informant a la unitat de control que ja ha acabat i que ja pot seguir executant instruccions.

```
addr_s <= addr when vec = '0' else
               addr_s1;
    addr_s1 <= addr_rd when vec = '1' and we = '0' else
             addr_wr;
    wr_data_s <= wr_data when vec = '0' else</pre>
              wr_vec;
      - control estat store
    PROCESS (CLOCK_50)
11
    if write_s = '0' then
13
        wr_state <= INI;
14
15
      elsif rising_edge(CLOCK_50) then
       if vec = '1' and write_s = '1' then
16
17
          case wr_state is
             when INI =>
18
               wr_state <= VEC_WRITE;</pre>
19
             when VEC_WRITE =>
              wr_state <= VEC_WAIT;
21
       when VEC_WAIT =>
23
          wr_state <= VEC_WRITE;</pre>
            when others =>
24
               wr_state <= wr_state;</pre>
          END case;
26
       END if;
27
     END if;
    END PROCESS;
29
30
    PROCESS (CLOCK_50)
31
32
    BEGIN
33
        case wr_state is
         when INI =>
34
            wr_vec <= wr_vec;
35
         counter_wr <= x"0";
        addr_wr <= addr;
37
38
          when VEC_WRITE =>
             wr_vec <= wr_vec;
39
          when VEC_WAIT =>
40
             counter_wr <= counter_wr + 1;</pre>
             addr_wr <= addr_wr + 2;
42
             wr_vdata_s <= std_logic_vector(shift_left(unsigned(wr_vdata), 16));</pre>
43
         wr_vec <= wr_vdata_s(15 downto 0);</pre>
   END case;
```

```
46
47
         wr_done <= counter_wr(3);</pre>
48
     END PROCESS:
49
50
51
52
53
     rd_data <= rd_data_s;
54
55
     --load
56
     PROCESS (CLOCK_50)
57
     BEGIN
58
      if write_s = '0' then
  rd_state <= INI;</pre>
59
60
      elsif rising_edge(CLOCK_50) then
61
        if vec = '1' and write_s = '0' then
62
63
           case rd_state is
             when INI =>
64
               rd_state <= VEC_READ;
65
66
             when VEC_READ =>
               rd_state <= VEC_WAIT;
67
68
        when VEC_WAIT =>
          rd_state <= VEC_READ;
69
             when others =>
70
               rd_state <= rd_state;
71
72
           END case;
        END if;
73
74
      END if;
     END PROCESS;
75
76
77
     PROCESS (CLOCK_50)
     BEGIN
78
       case rd_state is
79
          when INI =>
80
             rd_vec_s <= rd_vec_s;
81
82
          counter_rd <= x"0";
         addr_rd <= addr + 16;
83
          when VEC_READ =>
84
85
             rd_vec_s <= rd_vec_s;
          when VEC_WAIT =>
86
             counter_rd <= counter_rd + 1;</pre>
87
              addr_rd <= addr_rd - 2;
88
         rd_vec_s(15 downto 0) <= rd_data_s;
89
          rd_vec_s <= std_logic_vector(shift_right(unsigned(rd_vec_s), 16));</pre>
         END case;
91
92
        rd_done <= counter_rd(3);
93
94
      if rd_done = '1' then
95
         rd_vec <= rd_vec_s;
96
       END if;
97
98
     END PROCESS;
99
100
done <= rd_done or wr_done;
```

Listing D.1: Codi de les màquines d'estats.

Referències

- [1] Raúl Gilabert Gámez. SISA Custom Instruction Assembler. 2024. URL: https://github.com/raulgilabert/SISA-Custom-Instruction-Assembler (cons. 19-06-2024).
- [2] GHDL. GHDL documentation. 2023. URL: https://ghdl.github.io/ghdl/ (cons. 14-06-2024).
- [3] Nara Díaz Viñolas. SISA testing framework. 2024. URL: https://github.com/rdvdev2/sisa_testing_framework (cons. 14-06-2024).