Implementarea jocului „Dodge Falling Blocks” în limbaj VHDL

Hudrea Adrian, Horgos Raul, I IE

Descrierea jocului

„Dodge Falling Blocks” este un joc video simplu de tip arcade, inspirat din jocurile de supraviețuire și evitare, adaptat pentru implementare hardware pe o placă FPGA. Versiunea cu un singur jucător implică controlul unei bare (paletă) orizontale poziționată în partea inferioară a ecranului, utilizând butoane pentru mișcare stânga-dreapta. Un bloc alb cade vertical de la partea superioară a ecranului, poziționat aleatoriu pe axa orizontală (ciclând prin poziții predefinite pentru varietate). Scopul jocului este evitarea coliziunii cu blocul căzut, menținând barele în mișcare pentru cât mai mult timp. La fiecare coliziune, jocul se încheie cu un ecran roșu (game over), iar apăsarea butonului central resetează pozițiile și permite reluarea. Blocul cade lent (3 pixeli pe cadru), resetându-se la vârf după atingerea bazei, cu o întârziere pentru ritm jucabil. Jocul rulează la 60 Hz, oferind o experiență fluidă și provocatoare, fără scor complex, dar cu feedback vizual clar (verde pentru jucător, alb pentru bloc, negru fundal, roșu eșec).

Arhitectura sistemului

Proiectul implementează jocul „Dodge Falling Blocks” pe placa de dezvoltare Basys 3 (FPGA Xilinx Artix-7), utilizând limbajul VHDL pentru execuție paralelă a modulelor. În primul rând, am implementat un divizor de ceas (Clock Divider) pentru a reduce frecvența de 100 MHz a FPGA-ului la 25 MHz, conform standardului VGA 640x480@60 Hz. Monitorul utilizat (compatibil VGA) respectă aceste specificații, iar pulsul de 25 MHz dictează trecerea la următorul pixel pe rând.

Pe lângă aceasta, am dezvoltat un controler VGA (VGA_Controller) care parcurge ecranul pixel cu pixel și linie cu linie, de la stânga la dreapta și de sus în jos. Counterele orizontale și verticale generează pulsuri de sincronizare HS (orizontala, 31.469 kHz) și VS (verticala, 59.94 Hz). Total orizontal: 800 pixeli (640 activi + 160 blanking); total vertical: 525 linii (480 active + 45 blanking). Semnalele RGB (4 biți fiecare) sunt generate dinamic în modulul principal (Main), sincronizat cu ceasul de 25 MHz.

Sistemul folosește trei butoane: stânga (btnL) și dreapta (btnR) pentru mișcarea barei jucătorului, central (btnC) pentru reset. Ieșirile VGA (HS, VS, RGB) sunt mapate pe pini specifici ai Basys 3.

Implementarea logicii de joc

1. Generarea obiectelor

Obiectele sunt generate geometric în modulul Main, sincronizat cu ceasul de 25 MHz. Bara jucătorului este un dreptunghi fix pe y=460 (înălțime 10 pixeli, lățime 40 pixeli), cu poziție x variabilă (0-600). Blocul căzut este un dreptunghi alb (lățime 30 pixeli, înălțime 20 pixeli), cu poziție y variabilă (0-479) și x ciclic prin 8 poziții predefinite (50, 120, 190, 260, 330, 400, 470, 540) pentru varietate. În procesul de pixeli, se verifică dacă poziția curentă (x_pos, y_pos) intră în limitele obiectului: dacă da, se setează culorile (verde pentru bară, alb pentru bloc); altfel, fundal negru. Ecranul roșu (game over) este setat global când coliziunea este detectată, suprascriind toate pixeliile active.

2. Mecanismul de mișcare

Actualizarea pozițiilor se face sincronizat cu un counter lent (slow_counter la 100000 cicluri pe 25 MHz, ~0.004s/tick), asigurând 250 tick-uri/secundă pentru mișcare fluidă la 60 Hz. Poziția barei (player_x) se modifică cu ±5 pixeli pe tick la apăsarea btnL/btnR (cu limite 0-600). Blocul (block_y) coboară cu 3 pixeli/tick dacă y < 479; la atingere, se resetează la -20 (off-screen), declanșând un delay de 50 tick-uri înainte de respawn la y=0 și x nou (următoarea poziție din ciclu). Aceasta creează un ritm lent, jucabil, cu ~120 pixeli/secundă pentru bloc (similar Pong-ului din referință).

3. Logica de coliziune

Coliziunea cu bara se verifică pe tick: dacă (player_x + player_w ≥ block_x) AND (player_x ≤ block_x + block_w) AND (player_y + player_h ≥ block_y) AND (player_y ≤ block_y + block_h), se setează game_over='1' (ecran roșu). Blocul nu ricochetează (cadere continuă), dar se resetează la bază. Resetul (btnC) curăță game_over='0', poziționează bara la x=300, blocul off-screen, și forțează delay complet (spawn_counter=50) pentru ~0.5s pauză. Debouce simplu (1M cicluri ~40ms) previne re-trigger accidental.

Implementarea hardware

Interfața mapă componentele Basys 3 la semnale VHDL pentru comunicare utilizator-FPGA-monitor. Inputuri: btnL (U18, mișcare stânga), btnR (T18, dreapta), btnC (W19, reset) – toate LVCMOS33. Ieșiri VGA: HS (P19), VS (R19), RGB (Bank 35: Red G19/H19/J19/N19, Green J17/H17/G17/D17, Blue N18/L18/K18/J18) cu rezistoare DAC simple pentru analogic (3.3V la semnale compatibile monitor). Ceas 100 MHz (W5) divizat la 25 MHz. Vivado configurează FPGA pentru paralelism, cu timing strict (0 slack pe ck25MHz). Resetul curăță registrele, forțând tranziție de la roșu la negru.

Concluzii

Proiectul demonstrează implementarea reușită a jocului „Dodge Falling Blocks” în hardware VHDL pe Basys 3, cu sincronizare VGA la 60 Hz pentru mișcare fluidă și răspuns rapid. Divizorul de ceas și controlerul asigură compatibilitate standard, iar logica simplă (mișcare lentă, coliziuni precise, reset robust) oferă o experiență arcade captivantă. Rezultatele confirmă eficiența FPGA în aplicații video interactive, cu potențial extindere (scor, multiple blocuri). Implementarea respectă specificațiile VGA din referințe, validând portabilitatea pe alte platforme FPGA.