

EXAMEN DE ARQUITECTURA DE COMPUTADORES 2º Curso Grado en Ingeniería Informática 7 de Septiembre de 2020

Apellidos		Nombre
Valor de cada:	Respuesta correcta + 0.1	
	Respuesta incorrecta - 0.05	27077
	No respuesta - 0.05	$ NOTA \rightarrow $

TIEMPO REALIZACIÓN EXAMEN: 30 minutos

Espacio para respuestas

			1111111								
	Comparando dos sistemas, uno con memoria caché partida y otro										
1	A) El de caché unificada necesita un controlador de caché más C	C) El de caché partida es siempre más lento	A								
•	sencillo que el de la partida		11								
		D) Ninguna de las afirmaciones anteriores es correcta									
	En relación a la M. Principal y M. Caché, indique la afirmación q										
2		C) La MP tiene menor tamaño que la M. Caché	В								
		D) La trasferencia de información se hace a nivel de palabra									
	En relación a las técnicas de mejora de rendimiento de la memoria										
3	A) La memoria principal más ancha reduce el tiempo de C		A								
		ínica posición pero no el acceso a un bloque									
		D) Ninguna de las afirmaciones anteriores es correcta									
	Sea un computador sobre el que se aplica una mejora que hace q	que aumente su velocidad en un factor de x4 durante el 40%									
	del tiempo:		_								
4	[aceleración global = 1/(fracción sin mejora + (fracción mejorada/		C								
	A) La aceleración global conseguida es de 1.92 C) La aceleración global conseguida es de 1.42										
		D) La fracción mejorada es de 2									
_	Sea un sistema computador con frecuencia de procesamiento de 1		_								
5	1 / 1	C) Equivale a 180 CPI	В								
	B) Equivale a 5 CPI	D) Equivale a 0.5 ns por instrucción									
_	En relación a los MIPS, ¿qué afirmación es correcta?:		_								
6		C) Pueden variar entre programas en el mismo computador	C								
		D) Ninguna de las afirmaciones anteriores es correcta									
	Sea un sistema computador con rendimiento valorado en 1 MIP	28, ¿cuanto fiempo dedicara a la ejecución de un programa									
7	formado por 1000 instrucciones?:	C) 10	В								
		C) 10 µs									
		Ο) 9 μs									
	De las funciones de correspondencia de la M. Caché:										
8	A) La asociativa por conjuntos necesita una circuitería menos C		C								
		compleja que la asociativa por conjuntos D) Las tres comparten el mismo formato de dirección									
	Para localizar el bloque donde se encuentra la palabra solicitada	a por la CPU, la funcion de correspondencia asociativa por									
9	conjuntos necesita: A) Tantos elementos comparadores como bloques tiene en total C	C) Tantos elementos comparadores como conjuntos tiene	В								
,	B) Tantos elementos comparadores como bloques formen el D		ь								
	conjunto	O) On solo elemento comparador									
	Sea una memoria caché de dos niveles L1 y L2, si de 200 reference	cias a memorias solicitadas nor la CPU, el nivel L1 contiene									
	100 aciertos y el nivel L2 genera 40 aciertos:	in memorius soneituuus por in or o, er mver Er contiene									
10		C) La tasa local de fallos de L2 es del 60%	C								
		D) La tasa global de aciertos de L2 es del 90%									
	Sea la secuencia de instrucciones LOAD A, ADD B, STORE C, co										
1	A) En una máquina basada en banco de registros, suma dos C										
11		de la memoria y almacena el resultado	C								
	B) En un computador de tres direcciones, suma dos valores de D	D) Ninguna de las afirmaciones anteriores es correcta									
	memoria y almacena el resultado										
	Sea el esquema de computador basado en la arquitectura Von No	eumann estudiada, para realizar una operación de escritura									
	en memoria:										
12	A) Se necesita algunas veces definir el valor del registro de C	C) Se necesita definir el valor del registro de Datos (RM)	C								
		siempre									
		D) Se necesita definir el valor del registro SP									
	Sea un computador con unidad de control microprogramada con	secuenciamiento explícito, repertorio de 512 instrucciones y									
13	Memoria de Control de 2 Kpos:		C								
10		C) No necesita etapa traductora									
		D) Ninguna de las afirmaciones anteriores es correcta									
	Sea un computador con unidad de control microprogramada c	con secuenciamiento implícito, y Memoria de Control de 2									
14	Kpos:		В								
1 -	A) El repertorio está formado por 2 K instrucciones C) El firmware lo conforman 11 microinstrucciones										
	B) El firmware lo conforman 2 ¹¹ microinstrucciones	D) Faltan datos para conocer el nº de microinstrucciones									

	Sea un sistema con arquitectura von Neumann, indica la/s instrucción/es que implica/n acceso de lectura en pila:													
15	A) CALL y BZ C) ADD .2, .4 con trap por desbordamiento	D												
15		В												
	B) La instrucción RETI D) RET y CALL Companyado los constituciones de un processor de la constitución de l													
1	Comparando las arquitecturas de un procesador segmentado y uno superescalar: A) Ambas son arquitecturas serie C) Ambas son arquitecturas segmentadas													
16	B) El procesador segmentado alcanza un nivel de paralelismo D) El procesador superescalar es siempre menos eficiente que el	C												
	superior segmentado													
	Sea la instrucción LF F0, 10(R1) ejecutada en una arquitectura DLX:													
17	A) La fase de ejecución requiere de una unidad funcional de tipo C) La fase de ejecución pasa por la unidad funcional de enteros	C												
17	flotante	C												
	B) No puede ejecutarse porque R1 debe ser de tipo float D) No puede ejecutarse porque F0 = 0													
	Sea la arquitectura DLX estudiada con unidades funcionales de tipo float multiciclo: A) Puede presentar riesgos de tipo RAR C) No puede ejecutar una fase WB una instrucción, antes que													
18	A) Puede presentar riesgos de tipo RAR C) No puede ejecutar una fase WB una instrucción, antes que otra anterior en la secuencia	D												
	B) Únicamente puede presentar riesgos de tipo RAW D) Puede presentar riesgos de tipo WAW													
	Sea la secuencia de instrucciones: LW R1, 10(R2)													
19	SW 20(R3), R1													
19	A) Se beneficia si existe adelantamiento ALU-MEM C) Se beneficia si existe adelantamiento MEM-MEM	C												
	B) Se beneficia si existe adelantamiento ALU-ALU D) Se beneficia si existe adelantamiento MEM-ALU													
	Para implementar la operación vectorial F0*V1, siendo F0 un registro tipo float y V1 un vector de 64 elementos:													
20	A) No se puede multiplicar registros float por un registro vectorial C) Se emplearía la instrucción vectorial MULTV de la arquitectura DLX escalar	D												
20	B) Se debe emplear la instrucción MULTV y repetirla en un bucle D) Se emplearía la instrucción vectorial MULTV de la	D												
	un total de 64 veces en la arquitectura DLXV arquitectura DLXV													
	Sea X un vector de 130 elementos sobre el que se realiza una operación vectorial en una arquitectura DLXV con longitud													
	máxima de vector MVL = 64:													
21	A) El vector se divide en 3 secciones de 64 elementos y una C) El vector se divide en 3 secciones	C												
	última de 2													
	B) El vector se opera en su totalidad sin seccionamiento D) El vector se divide en 2 secciones Sea el conjunto de MULTF F2, F0, F1 ejecutadas sobre una arquitectura DLX con una unidad funcional													
	instrucciones: DIVF F3, F0, F1 de Multiplicación/División flotante de 5 ciclos segmentada:	C												
A) Las fases de ejecución durarán 10 ciclos en total C) El total de fases de ejecución durarán 6 ciclos en														
	B) Presenta un riesgo de tipo RAW D) Ninguna de las afirmaciones anteriores es correcta													
	Sea un bucle con sentencia S: B(i) = B(i-1)*K; B(0)=2; i = 164:													
23	A) La sentencia S no es vectorizable C) La sentencia es vectorizable porque B(0)=2	A												
	B) La sentencia es vectorizable porque se multiplica por una D) Ninguna de las afirmaciones anteriores es correcta constante K													
	Sea la arquitectura DLXV con 16 bancos de memoria, si la CPU solicita la dirección 136 y siguientes:													
24	A) Ésta se ubicará en el Banco 0 C) Ésta se ubicará en el Banco 1	C												
	B) Ésta se ubicará en el Banco 15 D) Ésta se ubicará en el Banco 14													
	Sea la operación vectorial MULTV V2, V1, V0 (vectores de 64 elementos) con tiempo de arranque de 6 ciclos y tasa de													
25	iniciación de 1 ciclo/resultado, el tiempo de operación vectorial es de:	A												
	A) 70 ciclos C) (3x64x6) ciclos													
<u> </u>	B) (64x6) ciclos D) (6+1) ciclos En base a la clasificación de Flynn sobre los sistemas computadores, en una arquitectura de tipo MISD:													
26	A) El flujo de instrucciones es compartido C) Hay un flujo de instrucciones por cada procesador	C												
20	B) No hay memoria para las instrucciones D) Ninguna de las afirmaciones anteriores es correcta	C												
	Atendiendo a la clasificación de los multiprocesadores estudiada, en el multiprocesador NUMA:													
	A) Todos los procesadores comparten la misma memoria caché C) El tiempo de acceso, sea cual sea la posición, es siempre													
27	obligatoriamente mayor que en un multiprocesador UMA	D												
	B) Todos los procesadores tienen el mismo tiempo de acceso de D) Dependiendo de la dirección de memoria, un procesador													
	memoria puede obtener un dato en más o menos tiempo													
28	Según la clasificación de Flynn, dónde encajaría un array sistólico y un array de frente de onda: A) En MIMD ambos C) En MISD ambos	C												
20	B) En SIMD ambos D) En MIMD el sistólico y en MISD el de frente de onda	C												
	Considerando una arquitectura escalar multihebra (o multihilo) con entrelazado:													
29	A) Conmuta a otra hebra después de cada ciclo C) Conmuta a otra hebra después de cada detención	A												
	B) La arquitectura escalar no puede ser multihebra D) Conmuta a otra hebra cuando finaliza con la anterior													
	En el diseño de una arquitectura de computador, indique la afirmación que es cierta:													
20	A) En la arquitectura DLX, las etapas para la ejecución de una C) El repertorio de instrucciones es más completo y eficaz													
30	instrucción pueden necesitar más de un ciclo cuantas más instrucciones tiene B) La frecuencia de procesamiento no condiciona el tiempo de D) La arquitectura Von Neumann presenta más ventajas que el	A												
	ejecución el tiempo de D) La arquitectura von Neumann presenta mas ventajas que el ejecución													
	10000 de diquiectulus obiudiudus													



EXAMEN DE ARQUITECTURA DE COMPUTADORES

2º Curso Grado en Ingeniería Informática Convocatoria Ordinaria II

7 de Septiembre de 2020

PROBLEMA 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una Memoria Principal de 1 MBytes con ancho de palabra de 1 Bytes, dividida en bloques de 1 Kpalabras; y una Memoria Caché organizada en 2 conjuntos de 2 bloques/conjunto.

- 1. Indicar el número de palabras que conforman la Memoria Principal.
- 2. Indicar la capacidad en bits de la Memoria Caché.
- 3. Indicar el número de bloques de la Memoria Principal y el número de bloques de la Memoria Caché.
- 4. Indicar el formato de la dirección que define la unidad central de proceso en base a la función de correspondencia empleada, definiendo cada uno de los campos en los que se divide.
- 5. Se supone que, después de haber estado la memoria caché "vacía", a continuación, en el *instante 1* se encuentran en la memoria caché los bloques de memoria principal B5, B7, B12, B13, B2, B3 y B4, leídos en ese orden y todas sus direcciones ordenadamente una vez. Suponer que el algoritmo de reemplazamiento de bloques es el LFU (Least Frequently Used). Mostrar el contenido de la memoria caché en el *instante 1*.
- 6. Identificar cuántos fallos de caché se han producido y de qué tipo y cuántos aciertos hasta ese *instante 1*.
- 7. A continuación, la CPU lee la secuencia de direcciones de memoria: 5120, 6150, 6200, 15370, 7170 y 8200 (*instante 2*), según el orden marcado en la misma. Indicar el contenido de la memoria caché en el *instante 2*.
- 8. En ese *instante 2,* indicar cuántos fallos y de qué tipo se han producido y cuántos aciertos se ha producido en total.
- 9. Indicar el formato de dirección en binario de la dirección que provoca el último fallo.
- 10. Indicar la frecuencia de uso del último bloque introducido en memoria caché respecto del total de referencias a todos los bloques desde el instante 0?

PROBLEMA 2. (2,5 ptos.). Para el sistema computador representado en la figura y las tres instrucciones siguientes:

INSTRUCCIÓN (en ensamblador)
BC (214) (C=1)
AND .3, 12(.4++)
DIV .3, (129) (trap)

- 1. Mostrar los formatos de las instrucciones.
- 2. Definir la secuencia de operaciones elementales y el solapamiento posible de las mismas, para cada instrucción en el mismo orden mostrado.
- 3. Definir el valor de las señales de control correspondiente a la secuencia ordenada de operaciones elementales PC, D ← PC+1 y RI ← M(D), realizadas en el menor tiempo posible. Mostrar únicamente el valor de las señales que intervienen directamente en dicha operación.

Teniendo en cuenta:

- a) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán de forma automática durante la decodificación (Periodo de decodificación complejo).
- c) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción de ensamblador.
- d) Las operaciones de L/E en memoria se realizan durante dos periodos.
- e) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila SP indica la dirección de memoria principal en la que se introdujo el último dato en la pila.

Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de SR.

PROBLEMA 3. (2 ptos.). El siguiente fragmento de código se ejecuta en un procesador con arquitectura DLX. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; y Multiplicador/Divisor: 4 (las unidades funcionales para operaciones en coma flotante están **segmentadas**).

ADDI R1, R1, #4

SUBI R2, R2, #4

FMULT F6, F7, F8

FDIV F7, F2, F3


FADD F6, F2, F5

LF F2, 20(R1)

LF F3, 10(R2)

SF 30(R0), F7

- a) Suponiendo que la **memoria caché** está **unificada** y no existe **ningún tipo de adelantamiento**, indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; indicar si existen detenciones en la cadena, qué tipo de detención y a qué se debe.
- b) Suponiendo que la memoria caché está partida (caché de datos y caché de instrucciones) y existe adelantamiento generalizado, indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; indicar si existen detenciones en la cadena y a qué se deben e indicar los adelantamientos que se realizan y entre qué etapas actúan.



Etapa	Instrucción ALU	Carga/Almacenamiento	Salto/Bifurcación
IF	$IR \leftarrow M[PC]$	$IR \leftarrow M[PC]$	$IR \leftarrow M[PC]$
	PC ← PC+4	PC ← PC+4	PC ← PC+4
ID	$A \leftarrow Rs1; B \leftarrow Rs2$	$A \leftarrow Rs1; B \leftarrow Rs2$	$A \leftarrow Rs1; B \leftarrow Rs2$
	PC1 ← PC	PC1 ← PC	PC1 ← PC
	IR1 ← IR	IR1 ← IR	IR1 ← IR
EX	ALU _{output} ← A op (B or (IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)	$MAR \leftarrow A+(IR1_{16})^{16}##IR1_{1631}$ $SMDR \leftarrow B$	Salto $ALU_{output} \leftarrow PC1 + IR1_{16})^{16} \# IR1_{1631})$ $Cond \leftarrow (Rs1 \text{ op 0});$ $Bifurcación$ $ALU_{output} \leftarrow PC1 + IR1_{26})^{6} \# IR1_{631})$
MEM	ALU _{output} 1 ← ALU _{output}	$LMDR \leftarrow M[MAR]$ o $M[MAR] \leftarrow SMDR$	If (cond): PC ← ALU _{output}
WB	$Rd \leftarrow ALU_{output}1$	Rd ← LMDR	

Tabla. Eventos en cada etapa de la segmentación de DLX diferenciados según el tipo de instrucción.

Apellidos:	Nombre:
1) FORMATOS	
	3) SEÑALES DE CONTROL

Apellidos:													Nombre:																	
Apartado a)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
ADDI R1, R1, #4	_																													
SUBI R2, R2, #4																														
FMULT F6, F7, F8																														
FDIV F7, F2, F3																														
FADD F6, F2, F5																														
LF F2, 20(R1)																														
LF F3, 10(R2)																														
SF 30(R0), F7																														
Apartado b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
ADDI R1, R1, #4																														
SUBI R2, R2, #4																														
FMULT F6, F7, F8																														
FDIV F7, F2, F3																														
FADD F6, F2, F5																														
LF F2, 20(R1)																														
LF F3, 10(R2)																														
SF 30(R0), F7																														
Detenciones					Detenciones							Adelantamientos							Adelantamientos											