# 2B–4B 模型科研 ASIC 推理基准

## 论文索引 • 逐模型吞吐 • 工艺、面积与功耗 • 测试条件

收录已调研的 **21 篇论文**，模型按论文或官方命名的标称参数量取 2B–4B。范围涵盖研究测试芯片、专用 RTL 设计和存内 / 近存计算架构。两篇 VitaLLM 属同一设计系列，保留各自的性能与 PPA。

数据来自论文及其补充材料，保留各来源的精度、批量、上下文与内存工况。图读数用“约”标记。未能追溯的面积、功耗、频率或模型级速度记为“待核实”。

## 与项目最相关的两项结果

**整模型。** EdgeCIM [04] 提供 Qwen2.5-3B 的解码速度。INT4 约 150、INT8 约 75 tokens/s，B1，128 输入 / 128 输出，名义带宽 273 GB/s。

**算子。** MX-Like Tensor Core [21] 采用同款模型的 32×1024 张量块，报告 204.8 GOPS、0.646 mm²、51.6 mW，对应代表量化配置与 28 nm、400 MHz 综合条件。

## PR #251 基准条件

项目条件为 Qwen2.5-3B、W8A16、B1、512 输入 / 128 输出、无投机、51.2 GB/s。历史条件基线为 **9.215647 tokens/s**。若每个 token 从 DDR 读取 3,298,000,896 B 权重，仅考虑峰值权重供给，计算上限约 15.52 tokens/s。公开结果中尚无同条件整模型实测。

项目基准合同 · 本 PDF 的调研源快照 · PR #262

## 目录

论文索引 [01]–[11] 02
论文索引 [12]–[21] 03
绝对速度 | Slim-Llama、VitaLLM、EdgeCIM 04
绝对速度 | ROMA、TOM、NVLLM、P³-LLM 05
绝对速度 | ProQuant、PALUTE、CHIME 06
相对结果 | TENET、MARCA、TriGen、FlexPosit、Pimba 07
算子及补充证据 | Platinum、HB-PIM、Titanus、MX-Like 08
逐模型速查与计时口径 09

# 论文索引 [01]–[11]

**[01] Slim-Llama 数据见第 4 页**
A 4.69mW Large-Language-Model Processor with Binary/Ternary Weights for Billion-Parameter Llama Model
ISSCC 2025 · 流片 · 论文入口 · 图 23.9.6–7；预填充另见 [02] 表 I

**[02] VitaLLM（Mixed-Precision） 数据见第 4 页**
A Versatile and Tiny Accelerator for Mixed-Precision LLM Inference on Edge Devices
2026 预印本 · 原型，板测待核实 · 论文入口 · §IV，表 I

**[03] VitaLLM（Dependency-Aware） 数据见第 4 页**
A Versatile, Ultra-Compact Ternary LLM Accelerator with Dependency-Aware Scheduling
2026 预印本 · 模型与布局后仿真 · 论文入口 · §III–IV，表 V–VI

**[04] EdgeCIM 数据见第 4 页**
A Hardware–Software Co-Design for CIM-Based Acceleration of Small Language Models
2026 预印本 v2 · 流片前设计空间评估 · 论文入口 · §IV–V，图 12–13，表 III

**[05] ROMA 数据见第 5 页**
A Read-Only-Memory-based Accelerator for QLoRA-based On-Device LLM
2025 预印本 · 综合与性能估算 · 论文入口 · §IV，表 I，图 7–9

**[06] TENET 数据见第 7 页**
An Efficient Sparsity-Aware LUT-Centric Architecture for Ternary LLM Inference On Edge
2025 预印本 · 综合与周期仿真 · 论文入口 · §V，表 IV，图 12

**[07] TOM 数据见第 5 页**
A Ternary Read-only Memory Accelerator for LLM-powered Edge Intelligence
2026 预印本 · 周期仿真，ROM 子模块布局布线 · 论文入口 · §V，表 I/IV，图 11–12

**[08] MARCA 数据见第 7 页**
Mamba Accelerator with ReConfigurable Architecture
ICCAD 2024 · RTL 综合与周期仿真 · 论文入口 · §7，表 4，图 9

**[09] MARCA-v2 数据见第 7 页**
Mamba Accelerator With Complementary State-Space Model Sparsity and Reconfigurable Architecture
IEEE TCAD · RTL 综合与周期仿真 · 论文入口 · §VII，表 III，图 13

**[10] Platinum 数据见第 8 页**
Path-Adaptable LUT-Based Accelerator Tailored for Low-Bit Weight Matrix Multiplication
2025 预印本 · 线性核评估 · 论文入口 · §V

**[11] HB-PIM 数据见第 8 页**
Unifying Two Operators with One PIM: Leveraging Hybrid Bonding for Efficient LLM Inference
APPT 2025 · 综合与系统仿真 · 论文入口 · 表 2，图 8

# 论文索引 [12]–[21]

**[12] Titanus 数据见第 8 页**
Enabling KV Cache Pruning and Quantization On-the-Fly for LLM Acceleration
2025 预印本 · 综合，2.7B 档主要为质量证据 · 论文入口 · §5

**[13] ProQuant 数据见第 6 页**
Progressive Quantization-aware Training for Edge MLLMs
2026 预印本 · 流片校准与外存仿真 · 论文入口 · 附录 E，表 A7–A12

**[14] NVLLM 数据见第 5 页**
A 3D NAND-Centric Architecture Enabling Edge on-Device LLM Inference
DAC 2026 · RTL 综合与周期仿真 · 论文入口 · §4，表 2–3，图 6(a)

**[15] P³-LLM 数据见第 5 页**
An Integrated NPU-PIM Accelerator for Edge LLM Inference Using Hybrid Numerical Formats
2026 预印本 v4 · RTL 综合与周期仿真 · 论文入口 · §VI，表 VII–VIII，图 13

**[16] PALUTE 数据见第 6 页**
Processing-In-Memory Acceleration via Lookup Table for Edge LLM Inference
2026 预印本 · RTL 综合与周期仿真 · 论文入口 · 摘要与 §4，表 1–2

**[17] CHIME 数据见第 6 页**
Chiplet-based Heterogeneous Near-Memory Acceleration for Edge Multimodal LLM Inference
2026 预印本 · RTL 综合与多模态仿真 · 论文入口 · §IV，表 II–V，图 6–7

**[18] TriGen 数据见第 7 页**
NPU Architecture for End-to-End Acceleration of Large Language Models based on SW-HW Co-Design
2026 预印本 · 14 nm RTL 验证性能模型 · 论文入口 · §VII，表 IV–V，图 9

**[19] FlexPosit 数据见第 7 页**
Tunable Fractional Precision for LLM Inference Accelerators
2026 预印本 · 阵列综合与周期仿真 · 论文入口 · §VI，表 II/VIII，图 11

**[20] Pimba 数据见第 7 页**
A Processing-in-Memory Acceleration for Post-Transformer Large Language Model Serving
MICRO 2025 · 研究 PIM 与 GPU 协同仿真 · 论文入口 · §6，表 3，图 12

**[21] MX-Like Tensor Core 数据见第 8 页**
MX-Like Tensor Core for LLM Inference with NPU Integration via Hardware-Software Co-Design Exploration
ASPDAC 2027 作者预印本 · 门级算子评估 · 论文入口 · §4，图 5(d)

论文入口使用 DOI、会议出版页或 arXiv 记录。数据链接定位到论文相应章节、图页或公开全文。

# 绝对速度 | Llama 与 BitNet

| 论文 / 模型 | 精度 | 速度或延迟 | 测试条件 |
|---|---|---|---|
| Slim-Llama [01]<br>Llama-3B | 二值 / 三值权重，混合精度 | 预填充 0.635 s<br>约 1,613 输入 tokens/s | 1,024 输入 token。VitaLLM 表 I 复列。连续解码待核实。 |
| VitaLLM 短版 [02]<br>BitNet b1.58 3B | 三值权重，INT8 激活，注意力混合精度 | **72.46 tokens/s**<br>预填充 0.88 s | 64 输入 token 为预填充工况，解码上下文待核实。片外 DDR，LOP 筛选 KV。 |
| VitaLLM 长版 [03]<br>BitNet b1.58 3B | 三值权重，混合精度 | **70.70 tokens/s**<br>预填充 0.88 s | 64 输入 token。Top-32 LOP；LPDDR5T 名义 76.8 GB/s，解码读峰值 63 GB/s。 |
| VitaLLM 长版 [03]<br>BitNet b1.58 2B 档 | 同系列扩展 | **99.21 tokens/s**<br>预填充 0.65 s | 64 输入 token。独立 checkpoint 与 2B 专属 PPA 待核实。 |

## EdgeCIM 逐模型解码

| 模型 | INT4（tokens/s） | INT8（tokens/s） | INT4 / INT8 面积（mm²） |
|---|---|---|---|
| Llama 3.2-3B | 139.3 | 约 70 | 约 28 / 30 |
| SmolLM3-3B | 148.7 | 约 70 | 约 52 / 83 |
| Qwen2.5-3B | 约 150 | 约 75 | 约 58 / 89 |
| Phi-3.5-mini-3.8B | 约 120 | 约 55 | 约 40 / 35 |
| Qwen3-4B | 约 110 | 约 50 | 约 20 / 31 |

EdgeCIM [04] 统一 B1、128 输入 / 128 输出，LPDDR5X 名义 273 GB/s。各模型及精度独立搜索配置，近似速度和面积分别来自图 12(a)、12(c)。面积口径排除外部 LPDDR5X 控制器。

## 工艺、面积与功耗

[01] Samsung 28 nm，20.25 mm² 裸片、约 500 KB 片上存储。4.69 mW @ 25 MHz / 0.58 V，82.07 mW @ 200 MHz / 1.0 V。预填充延迟与最低功耗点的对应关系待核实。

[02] TSMC 16 nm、1 GHz、0.8 V，0.214 mm²、120 KB、59.12 mW。[03] 同工艺与运行点，0.223 mm² 核心、130.5 KB、65.97 mW。外部 DDR 功耗边界待核实。

[04] 65 nm SRAM-CIM。44.66 mm² 为联合搜索配置。SmolLM3-3B INT4 约 72.5 tokens/J，按 148.7 ÷ 72.5 得约 2.05 W。

# 绝对速度 | ROM、NAND 与 HBM

| 论文 / 模型 | 阶段 | 速度（输出 tokens/s） | 对应工况 |
| --- | --- | --- | --- |
| ROMA [05]<br>Llama 3.2-3B | 单步解码 | **31,800 / 24,600** | 空 KV 峰值 / 1K KV。INT4 基座、FP8 LoRA rank 16、FP16 激活和 KV。 |
| ROMA<br>同模型 | 整段请求 | **20,078 / 8,533** | 256 / 2K 输入，均生成 4K token，沿用图 9 的计时口径。 |
| TOM [07]<br>BitNet b1.58 2B | 单步解码峰值 | **约 3,306**<br>302.4 μs/token | 三值权重，FP8 激活和 KV。论文测试多组 64 / 128 / 256 / 512 输入与输出长度。 |
| NVLLM [14]<br>OPT-2.7B | 解码 | **23.2 / 29.9 / 35.4** | INT8，64-token 上下文。基础版 / 12C / 16C，分别为 32 / 48 / 64 个 NAND plane。 |
| P³-LLM [15]<br>Llama 3.2-3B | 解码总吞吐 | **约 360 / 670 / 670 / 890** | B1 / B2 / B4 / B8，4K 上下文。W4A8KV4P8，P8 为 attention score 位宽。图 13 读数。 |

## 硬件配置与 PPA

**ROMA** [05] TSMC 7 nm、500 MHz，503.7 mm²、33.1 W。1.86 GB B-ROM、304 MB SRAM，固定基座权重驻留片上。综合与 PrimeTime PX 估算。256 / 4K 输入的 TTFT 分别为 5.6 / 140.2 ms。

**TOM** [07] 7 nm、500 MHz，56.9 mm²，498.54 MB ROM、37.5 MB SRAM，片上汇总带宽 200 TB/s，最大纯片上上下文 1,024。按负载门控开启 / 关闭时分别为 5.33 / 25.813 W，来自综合与活动估算。

**NVLLM** [14] TSMC 28 nm，NPU 500 MHz、NAND CMOS 350 MHz。NPU 0.459 mm² / 240.15 mW，新增 NAND CMOS 逻辑 2.692 mm² / 895.68 mW。FFN 权重进 NAND，注意力权重与 KV 在 LPDDR5X。PPA 为模块综合。

**P³-LLM** [15] PCU 采用 TSMC 28 nm 综合，PPA 缩放至 20 nm。PCU 计算 8.4 mm²、缓冲 6.2 mm²、HBM 面积开销 17.5%。4 个 1 GHz NPU，16 个伪通道，PCU 500 MHz。1 GHz PE 比较点为 0.18 pJ/MAC，系统解码功耗待核实。

# 绝对速度 | 多模态与 3D 存储

## ProQuant [13]

TSMC 22 nm 研究测试芯片。片上延迟和平均功耗实测，片外访问由 DRAMPower 模拟，整模型结果由周期模型组合。8 GB DDR4、38.4 GB/s，token 与权重缓冲各 4 MB。板上调压范围 0.6–1.0 V，测试点的频率、电压及裸片面积待核实。

下表为 256 视觉 + 256 文本 token。各单元依次给出 **延迟 ms / 能量 mJ / 解码 tokens/s**。速度按论文公式 1,000 ÷ 延迟折算。

| 模型（Instruct） | BF16 | W8A8 | W4A8 | W4A4 |
|---|---|---|---|---|
| Qwen2-VL-2B | 124.55 / 493.04<br>8.03 | 62.71 / 246.94<br>15.95 | 31.79 / 124.33<br>31.46 | 31.40 / 123.95<br>**31.85** |
| Qwen2.5-VL-3B | 248.69 / 984.06<br>4.02 | 125.07 / 492.73<br>8.00 | 63.25 / 247.63<br>15.81 | 62.45 / 246.85<br>**16.01** |
| Qwen3-VL-2B | 140.46 / 556.20<br>7.12 | 70.35 / 278.22<br>14.21 | 35.89 / 141.56<br>27.86 | 35.89 / 141.56<br>**27.86** |

W4A4 在四组视觉 / 文本输入组合中的解码范围依次为 **30.96–31.85**、**15.72–16.01**、**25.35–27.86 tokens/s**。256+256 点的平均功耗由 mJ ÷ ms 折算，依次为 3.95、3.95、3.94 W，包含加速器与 DDR4 访问。

## PALUTE [16]

Qwen3-4B W4A4，端到端 **1,264 tokens/s**、**0.16 W**、**112.4 mm²**。LUT 逻辑按 7 nm、200 MHz 综合。系统模型假设 35 nm、768 层、24 GB M3D DRAM。面积取逻辑与存储裸片中较大者，吞吐点对应的长度与 batch 待核实。

## CHIME [17]

MobileVLM 3B，LLaMA 2.7B + ViT + LDP，FP16。默认一张 512×512 图像、128 输入文本 token、488 生成 token。图 6(b) 给出约 **233 tokens/s**、**1.6 W** 的多模态端到端点。逻辑 40 nm 综合缩放到 7 nm，1 GHz。35 nm DRAM 和 28 nm CNFET RRAM 的逻辑裸片分别为 28.71 和 24.85 mm²。

# 相对性能与硬件条件

| 论文 / 模型 | 结果与条件 | 工艺、面积、功耗 |
| --- | --- | --- |
| TENET [06]<br>Sparse BitNet 3B | 相对优化 A100 的端到端速度为 1.33×。三值权重，32 元素块内动态激活选择约一半，稀疏注意力序列参数 1,024。 | TSMC 28 nm、500 MHz。91.0 mm²，5.7 W 为表 IV 加速器合计，HBM2 512 GB/s。 |
| MARCA [08]<br>Mamba-2.8B | 图 9 给出长度 1、64、512、2,048、4,096、8,192 的相对速度与能效。32 位定点，HBM1.0 256 GB/s。 | TSMC 28 nm、1 GHz。221.88 mm²、24 MB 片上，模块合计 10.44 W。 |
| MARCA-v2 [09]<br>Mamba-2.8B | 32 位定点，HBM1.0 256 GB/s。图 13 的长度 1 为解码。正文相对 MARCA 的 1.00–1.01× 是跨模型区间。 | TSMC 28 nm、1 GHz，32 个 RCU。296.37 mm²、24 MB + 16 KB，113.24 W 峰值估算。 |
| TriGen [18]<br>Llama 3.2-3B<br>OPT-2.7B | 完整优化相对 INT16/UINT4 基线延迟约 0.36× / 0.39×。序列 2,048，MXINT8 激活 / UINT4 权重。Llama 用 SpinQuant + GPTQ，OPT 用 AWQ + GPTQ。 | 14 nm RTL 验证周期模型。默认单 NPU、1 GHz、32×32 MPA、1 MiB/NPU、DRAM 总带宽 32 GB/s。面积和功耗待核实。 |
| FlexPosit [19]<br>Phi-2 2.7B<br>OPT-2.7B | 相对 FP16 的延迟为 0.247× / 0.225×，B1、256 输入、等计算面积，按 BitMoD 4-bit 的 PPL 对齐。Posit 权重 4.5 / 4.1 bit，激活 FP16。 | 16 nm、1 GHz，32×16 阵列 0.109761 mm²、65.537 mW。DDR4 模型，激活及权重缓冲各 512 KB。 |
| Pimba [20]<br>Mamba-2、RetNet、GLA、HGRN2<br>均为 2.7B 档 | 输入和输出各 2,048。状态 MX8，单 GPU 与研究 PIM 协同。各 2.7B 模型在 B32 / B64 / B128 的生成吞吐见下表。 | 45 nm 综合缩放到 10 nm。SPU 378 MHz，HBM2E 总线 1,512 MHz。单元 0.092 mm²，计算逻辑 8.2908 mW。 |

## Pimba | 逐模型生成吞吐

| 2.7B 档模型 | B32 | B64 | B128 |
| --- | --- | --- | --- |
| RetNet | 约 1.6× | 约 2.2× | 约 3.1× |
| GLA | 约 1.4× | 约 1.7× | 约 2.3× |
| HGRN2 | 约 1.2× | 约 1.3× | 约 1.6× |
| Mamba-2 | 约 1.4× | 约 1.8× | 约 2.4× |

Pimba 以相同模型和批量的 A100 为基线，读数来自图 12。TriGen 的近似值来自图 9。本页的绝对解码 tokens/s 待核实。

# 算子性能与补充证据

## Platinum [10]

BitNet b1.58 3B 的三值 BitLinear。预填充矩阵列数 N=1,024，解码矩阵列数 N=8。3B 解码算子相对 Prosperity 和 16 线程 T-MAC 分别为 28.4× 和 1.75×。整模型速度待核实。

ARM 28 nm 库，500 MHz，0.955 mm²，416 PE、324 KB 片上缓冲，DDR4 64 GB/s。3B 预填充矩阵工况的 3.2 W 含 DRAM 访问，DRAM 占 53.5%。

## HB-PIM [11]

OPT-2.7B 在 Alpaca 和 ShareGPT 的相对吞吐见图 8。相对 vLLM-GPU 的 4.06× 为论文的跨模型平均。2.7B 绝对解码速度及整堆叠 PPA 待核实。

32 nm 标准单元，DuoPU 1 GHz，每个 DuoPU 1.24 mm²、807.81 mW。16 个逻辑核和 16 个 DRAM 核，16 GB。跨裸片 128 GB/s/核，核间 32 GB/s/链路。

## Titanus [12]

OPT-2.7B 的 2.7B 档记录 W8A8 SmoothQuant、INT3 KV 量化和级联剪枝。TruthfulQA 的 ROUGE-1 为 0.4311（原始）、0.4289（HQE）。该档的解码速度与 PPA 待核实。

公开核设计为 14 nm FinFET、200 MHz，CIM 宏由 22 nm 缩放。论文表 2 面积和功耗对应 125M 核。

## MX-Like Tensor Core [21]

使用 Qwen2.5-3B 一层的真实 32×1,024 权重及激活数据块。4×16 PE 及重量化单元的算子吞吐 **204.8 GOPS**，代表配置 E2M3×E2M1、UE5M3 的面积 **0.646 mm²**、功耗 **51.6 mW**。

TSMC 28 nm、400 MHz、0.8 V、TT。功耗由 2,048 次 MAC 的门级活动估算，计入论文所列片上存储及数据移动。整模型解码速度待核实。

# 逐模型速查与计时口径

| 模型 | 有绝对速度的工作 | 相对性能、算子或质量数据 |
| --- | --- | --- |
| Llama-3B | Slim-Llama 预填充 [01] | — |
| Llama 3.2-3B | EdgeCIM [04]，ROMA [05]，P³-LLM [15] | TriGen [18] |
| Qwen2.5-3B | EdgeCIM [04] | MX-Like Tensor Core [21] |
| Qwen3-4B | EdgeCIM [04]，PALUTE [16] | — |
| SmolLM3-3B、Phi-3.5-mini-3.8B | EdgeCIM [04] | — |
| BitNet b1.58 3B / 2B 档 | VitaLLM [02] [03]，TOM [07] | TENET [06]，Platinum [10] |
| OPT-2.7B、Phi-2 2.7B | NVLLM（OPT）[14] | TriGen、HB-PIM、Titanus（OPT）[18] [11] [12]，FlexPosit（两者）[19] |
| Mamba-2.8B | — | MARCA [08]，MARCA-v2 [09] |
| Mamba-2、RetNet、GLA、HGRN2 2.7B 档 | — | Pimba [20] |
| Qwen2-VL-2B、Qwen2.5-VL-3B、Qwen3-VL-2B | ProQuant [13] | — |
| MobileVLM 3B | CHIME [17] | — |

## 计时口径

**解码**按生成阶段统计输出 token，B 表示 batch。单步峰值来自指定一步的延迟。**预填充**按输入 token 计。**端到端**沿用论文的请求计时边界。**相对值**依赖论文所用基线。GOPS 是算子吞吐。

面积和功耗保留裸片、阵列、单元或系统的原始边界。对照 PR #251 时，记录首尾 token 的时间窗、TTFT、平均和 p50/p95 TPOT、KV 起始长度，以及权重、激活和 KV 精度。