已实施优化总览与最新性能评估

文档来源 commit：9d987151ee687322c0ce52d69a0a14f2275bd52b

源文档 SHA-256：e5a6b28d672d089d63b5526d4834114b7908b91ee686a7e6e2ed938942abb80d

原文与链接：查看固定版本来源

口径说明：吞吐沿用旧体系的条件估计；RTL功能、局部实测、面积证据与整图条件结果分别报告。

LLMHardwareDesign / Issue247 / PR243。负责人 Melodydt；2026-11-10，Asia/Shanghai。本文汇总本任务分支截至四轮迭代结束的相关实现，沿用此前 PR241 / Issue247 的评价体系。源代码核对版本为 fcc21de7ac57b2c2916c21795e797d6f6207daae；最新 RTL 校准为 run22，最新整图条件评估为 run23。本次补充 48/64KiB 条件模型结果和面积预算，资料核对快照为 9925300dc32c18b786bff7a3fe14a2c07ce5746f；没有新增仿真或第五轮优化。

1. 先看结论与当前速度

生产 RTL 已接入 6 类可选提速功能：P 侧 3 类，U/N 侧 3 类。 它们已完成相应服务器功能验证，但参数默认仍保持旧路径。独立实验中的弹性链路、U 流水控制器和第三轮矩阵双缓冲，单列为候选；SRAM 48/64KiB 扩容、E→E 融合等不能写成已接入的生产功能。

最新采用 R1 + R2 + R4 组合。R3 矩阵双缓冲虽完成 RTL 和评估，但整图结果退化，未作为最终组合。以下均为 ctx8、每 block 16KiB 的旧体系条件结果，单位 token/s：

原评估场景	共享端口	理想独立读写 1R1W
W8 decode，context512	3.38396291561	3.67621308212
W16 decode，context512	1.88402353266	2.18133705644
W8 decode，context2048	2.77332356601	2.97891420928
W8 prefill2	3.10725416366	3.69669737899

W8 decode512 相对四轮起点提高 4.7404% / 5.1498%。本轮最高场景为 prefill2 的 3.69669737899，未到 5。按用户确认的“任一原评估场景（包括 prefill）达到 5，或者完成 4 轮”判定，本次因完成 4 轮而停止。

评价合同保持不变： 300MHz、2P/1U、总 DDR 17.1GB/s、原 Qwen2.5-3B trace、S32/S96 条件接口与旧 K256 模型。W8 使用 adaptive_prefix_pair_combine，W16 使用 adaptive。Decode 的 trace 为一个输出 token；prefill2 为两个输入 token 的摊销吞吐，不能将其直接解释为逐 token 生成速度。

这些数值不是完整原生 RTL 的真实文本生成实测。实际 P 为 S8/S16 输入、S40 段结果、S64 合并，S 是四个真实 1RW bank；共享口列仍保留旧模型抽象，理想 1R1W 列还需要独立读写端口假设。新增 RTL 尚未完成综合面积、STA/P&R、功耗和完整原生模型生成验收。

2. P 侧已经接入的三类优化

P1：消费者优先、有界公平的 S 仲裁

出发点是 G 读取和 M 写回可能等待外部普通 IO，拖延当前计算链。新增 popt_s_policy_arbiter 将外部 IO 与本地消费者分组；组内轮转，两组同时有需求时默认最多连续服务两个消费者，然后服务外部请求。计数只在实际握手成功时推进，背压时保持 owner、地址和数据，响应退休前不抢占。

启用参数为 S_CONSUMER_PRIORITY=1，默认 0。该实现改善消费者等待，不等于完整 DMA 自适应预取。原生 P 尚缺 tile 依赖、缓冲代次和外存仲裁的完整描述符接入；单 owner 队头阻塞仍可能存在，公平上界以授权次数而非绝对周期衡量。

P2：16KiB 四 bank 的机会并发

原 LOAD 会阻止全部普通 S 请求。S_BANK_RW=1 允许无冲突普通请求与 feeder 宽读重叠，仍使用四个 256×128 的实际 1RW 宏，总容量 16KiB。竞争时可同拍完成 48B 宽读片段与 16B 普通访问，再优先补齐缺失片段；总访问能力仍最多 64B/拍。

实现包含 bank mask、宽读拼接、独立响应信用、输入区间租约和同一拼接行写保护；只有真实宏写 ACK 后才报告写完成。默认 S_BANK_RW=0。新增控制、响应缓冲、比较器与布线有面积代价，不能将这个实现等同于模型中每拍 64B 读加 64B 写的理想 1R1W。

P3：八组 S64 部分和、A 复用与 B-only LOAD

将循环改为 K 分段在外、输出列组在内：装入一次 A 分段后，顺序为最多八组 B 累加各自部分和。M_CONTEXTS=1/2/8 选择新上下文模块，默认 0；八组复用原八行×八列 S64 结果槽，不新增八套 M。新 op13 检查 nextK、tag、格式、首段/末段和状态；op14 释放或中止正确代次。最终才执行 RNE/clamp，中间结果不通过 S16 往返。

配套 ENABLE_REUSE_A 允许 rows=0、reuse_b=0 的 B-only LOAD，保留 A，B 仍经过真实 S 读取和握手。新增约 325bit 控制状态，原 4096bit 结果数据复用；活动上下文不能同时占用旧多行 batch 的结果槽。跨命令的 A 生命周期仍需调用程序维护，不能在其他 context 尚需 A 时覆盖。

```
pu_p_group #(
  .S_CONSUMER_PRIORITY(1),
  .S_BANK_RW(1),
  .M_CONTEXTS(8)
) p (...);
```

局部验证保留负结果：消费者平均响应延迟 14.9375→10.8125 拍，总事务时间仍 516 拍；bank 并发局部程序 95→71 拍；完整 P 长 K 程序 2112→2032 拍，短 K 程序 672→676 拍反而变慢。不能把这些局部比例乘进整图 token/s。

源码落点：project/rtl/pu_leaf_base/pu_p_group.sv、pu_p_store_control.sv；project/rtl/block_local_s/popt_s_policy_arbiter.sv；project/rtl/s_sram/block_feed_s16k_bank_rw.sv、local_s_p.sv；project/rtl/block_feed_v1/block_feed_loader.sv；project/rtl/block_v2/block_v2_m_context.sv。

3. U/N 侧已经接入的三类优化

N1：共享唯一 N 的批量 EXP 路径

R1 增加默认关闭的 NEXP_BATCH，把 U op15 的 EXP 批处理请求送入同一个原生 N，避免重复调用和单元素包装开销。PACKED16 一包最多八个 S16；NX32 一包最多四个 S32 容器，采用各容器有符号低 16 位，输出 U16 零扩为 S32。高位处理与尾部零填充必须遵守已验证合同，不能解释为任意 S32 指数精度。

同一 N 的所有权在普通归约、原有直接路径和新批处理之间显式仲裁，S 读、S 写和真实 ACK 保留。R1 四命令方案会改写 N 统计会话，普通统计需要重新初始化。新增约 402bit 显式状态，没有复制完整 N 或增加 SRAM。

N2：保持持久状态的单 op12

R2 新增默认关闭的 NEXP_DIRECT，以一条无状态 relative-exp 命令替代 R1 四条原生命令。count 为 1..8，param/aux 和未用 lane 必须满足零值约束；EXP 数值函数不变，maximum/count、factor、exp 统计、replay 等持久状态保持。DIRECT=0 保留四命令兼容路径。

复用原两条 EXP 通道和结果寄存器，没有新增寄存器声明、LUT 通道或 SRAM。实际计算包装器 n1..8 接受间隔从 R1 的 [15,15,19,19,34,34,38,38]，下降到 [7,7,9,9,16,16,18,18] 拍。

N3：仅为 op12 扩展到四路 EXP

R4 新增 NEXP_DIRECT_LANES=2/4，默认 2；仅 BATCH=1 且 DIRECT=1 时选择四路。普通 N 指令仍维持原两路循环，响应时序和数值回归通过。NX32 包宽仍为 128bit；n5..8 必须拆成两个真实子包，不能免费塞入八个 S32。

四路 n1..8 实际间隔为 [7,7,7,7,14,14,14,14] 拍。n4 完整 U 事务由 18 拍减为 16 拍，其中 S 输入 5 拍、计算 6 拍、S 输出 5 拍；模型只替换已校准的补充计算费用，不重复收费或删掉 S/DDR 工作。新增 34bit 状态及两条实际 EXP 组合路径；查表端点、插值、舍入和布线仍有面积代价，34bit 不是总面积。

```
pu_u_group #(
  .NEXP_BATCH(1),
  .NEXP_DIRECT(1),
  .NEXP_DIRECT_LANES(4)
) u (...);
```

上述参数默认 BATCH=0、DIRECT=0、LANES=2；源码可启用不代表既有母控镜像或默认系统已启用。旧 prefill 的 S16 输入/S32 输出模式不符合 NX32 条件，完整回退，所以四轮 prefill 结果不变。新 RTL 的完整生成图编译和物理实现仍需单独验收。

源码落点：project/rtl/pu_leaf_base/pu_u_group.sv、pu_nexp_shared.sv、nexp_batch_adapter.sv；project/rtl/block_v2/block_v2_n.sv。最新 R4 只增改 N 和 U 两个生产源，router/adapter 保持 R2 源版本。

4. 其他已实现路径与候选方案边界

项目	当前实现与证据	是否进入本次生产优化组合
既有 U 的 N→E 直接路径	生产 pu_u_direct_pair 已存在；公平局部比较 52→45 拍	属继承基础，不重复计作本轮新增
既有 P 的 M→G 直传与门控 SiLU	M 两个 S16 结果可经已配置路径作为 G 输入，跳过对应 A 读	属继承基础，不是任意宏通用互连
P 两槽弹性链路	独立 RTL 与局部综合；孤立链路 0.5→1 beat/拍，真实 P 程序仍 288 拍	未替换生产 pj_feed_hold
U FIFO 流水重叠	独立控制 RTL 已验证；32 tile 串行 1440→1071 拍	未接入生产 U 顶层，整图收益为条件模型
R3 矩阵有限双缓冲	独立 S32/W8/S96 K16 RTL、真实 S、有限队列与生命周期验证通过	未替换生产 P；整图退化，独立备份
R LOAD 越界修复	完整索引在截断前检查，防止高位越界地址回绕	正确性修复，不列为速度收益

R3 单/双包槽的局部连续供数确实改善，例如 ctx8、K11008 的首接受至末完成从 33033 降为 16538 拍；但旧整图主场景双缓冲仅 2.758650 / 3.660417 token/s，低于 R2 的 3.378344 / 3.669582。DDR、真实 S 访问、外层 tile 边界与完成成本限制了收益，因此最终回到 R2 基础实施 R4。

R3 候选包含 128 个 32×9 有符号乘法器及八组 S96 部分和，不能用它的资源预算描述生产 S64 M。大面积候选备份 task/247-m-k16-area-initial，前态备份 task/247-pre-m-area-r2-ed9f5ee6；R4 扩通道另备份 task/247-nexp4-area-r4。均保留可恢复源码及证据。

尚未作为生产 RTL 实装： 48/64KiB SRAM、真正同容量 1R1W 宏、1KiB A 寄存器缓存、E→E 256B 融合、第三 P 的完整通道感知分工、N16/N32 的生产矩阵扩宽、U8/16 lane 通用向量宽化，以及完整 DMA 自适应预取。部分方向已有 SystemC 结果或局部 RTL，但没有经过生产接入和整图资格确认。不同候选的百分比不可直接相加或相乘。

5. 最新版各场景的收益与时延

本节使用 run23 的 R4-enabled 结果，并与 run15 的同 workload、同 ctx8、同端口、同 16KiB 配置直接比较；没有将单 ctx 基线混入增幅。吞吐变化为 (新版吞吐/旧版吞吐-1)×100%。

场景 / 端口	R0 token/s	R4 token/s	增幅
W8 decode512 / 共享	3.230811	3.383963	+4.7404%
W8 decode512 / 理想1R1W	3.496169	3.676213	+5.1498%
W16 decode512 / 共享	1.835579	1.884024	+2.6392%
W16 decode512 / 理想1R1W	2.116659	2.181337	+3.0557%
W8 decode2048 / 共享	2.400318	2.773324	+15.5398%
W8 decode2048 / 理想1R1W	2.552804	2.978914	+16.6918%
W8 prefill2 / 共享	3.107254	3.107254	+0.0000%
W8 prefill2 / 理想1R1W	3.696697	3.696697	+0.0000%

时延使用整份 trace 的 seconds 字段。Decode 每份 trace 对应一个输出 token；prefill2 对应两个输入 token，不把 2/吞吐写成 decode TPOT。

场景	共享口整trace毫秒	理想口整trace毫秒	trace token数
W8 decode512	295.511513	272.019053	1
W16 decode512	530.778933	458.434425	1
W8 decode2048	360.578193	335.692783	1
W8 prefill2	643.655103	541.023458	2

四轮主 W8 decode512 的过程如下，R3 列出候选自身，不冒充保留最佳值：

轮次/版本	共享口 token/s	理想 1R1W token/s	取舍
四轮起点	3.230811	3.496169	固定比较起点
R1 单 N 批处理	3.350526	3.636785	采用
R2 无状态 op12	3.378344	3.669582	采用
R3 矩阵双缓冲	2.758650	3.660417	退化，保留备份
R4 op12 四路 EXP	3.383963	3.676213	当前最佳组合

R4 相对 R2 的主项只再减少 0.49152ms，约 +0.18% 理想端口吞吐。第二轮主项中 Dot 已占约 82.24%，矩阵供数与数据流量仍是主要瓶颈；不能由 EXP 局部从 9 拍降到 7 拍推断整机同幅提高。

6. 原评价矩阵与容量参考如何看

为了保留此前评价体系的全貌，下表列出 run15 的历史 16KiB 四因子矩阵。**它是历史基线，不是 R4 在这些配置下重新跑出的结果。** 最新 run23 只跑了 ctx8；R4 的 ctx1、decode128、W16 prefill、W16 decode2048 和与 48/64KiB 的联合配置未执行，不能由比例补齐。

历史场景	共享ctx1	共享ctx8	理想ctx1	理想ctx8
W8 decode512	3.063655	3.230811	3.301099	3.496169
W16 decode512	1.871684	1.835579	2.027523	2.116659
W8 decode2048	2.306810	2.400318	2.447213	2.552804
W8 prefill2	3.107254	3.107254	3.696697	3.696697

原 21 场景中另含四项容量参考，均为 ctx1、理想独立读写、预取容量判定固定 16KiB：

历史场景	每P容量	条件token/s
W8 decode512	48KiB	3.54156747258
W8 decode512	64KiB	3.54392147278
W8 prefill2	48KiB	4.46700123106
W8 prefill2	64KiB	4.54743400007

64KiB prefill 的 4.54743400007 只代表原 21 场景中的未实装容量参考最高值。它不是本次 16KiB 已实现配置的速度，也不与 NExp 四轮增益叠加。其他历史研究还有以下独立候选，不能替换本报告的“最新版本”结果：

历史独立候选	W8 prefill2 token/s	证据性质
A64 + E→E 融合	4.67551211158	已运行 SystemC 架构模型，未生产 RTL 化
上述候选 + 有限 FIFO 重叠	4.73347787600	固定 DDR/cache 阶段费用的事件回放预测

两项采用零额外转发控制费（fee_cycles=0）；第二项 FIFO depth=2 达到所列结果，对应 2304B 数据容量。它们均未达到 5，也未与 R4 联合测量。来源为融合研究及原机器摘要，后者 SHA-256 为 6f373ad49cf6a0b6a1d54a19a69d6fcdc61a71a44e4fe26bc96dfa4313aad861。

原生接口串行转换模型曾得到 W8 decode512 约 0.08174 token/s；那是计入 S32 到原生接口转换、命令和适配器假设的另一评价层，不是旧体系从 3.67 回退的结果。本报告遵照用户要求使用旧体系，两个分母不混合。

7. 大容量 SRAM 方向：完整 SystemC 条件模型结果

本节展开此前 4.x token/s 的来源。A48/A64 是两个 P 各 48/64KiB、单组部分和、理想独立读写；B16 是两个 P 各 16KiB、八组部分和、同样的理想端口。U 均为 16KiB，2P/1U、300MHz、总 DDR 17.1GB/s、原 S32/S96/K256 模型和 trace 保持。以下比较采用历史 run04/run05，不能看作当前 R4 扩容后的联合实测。

7.1 配合预取策略后的四场景对照

run05 保留真实的 48/64KiB 容量，只把 adaptive 的“是否全 A 驻留”预取判定阈值固定为 16KiB（policy16）。每条路线的实际流量、命令和本地 S 工作与相同硬件的默认配置逐项守恒；变化来自提交、等待与排队策略。下表单位为条件 token/s：

场景	B16 + ctx8	A48 + ctx1	A64 + ctx1
W8 decode512	3.49616888299	3.54156747258	3.54392147278
W16 decode512	2.11665860003	2.14776282153	2.14827130877
W8 decode2048	2.55280435873	2.58733104032	2.59507610300
W8 prefill2	3.69669737899	4.46700123106	4.54743400007

同场景相对 B16	A48 增幅	A64 增幅
W8 decode512	+1.2985%	+1.3659%
W16 decode512	+1.4695%	+1.4935%
W8 decode2048	+1.3525%	+1.6559%
W8 prefill2	+20.8376%	+23.0134%

大容量带来的收益集中在 prefill；W8 decode512 从 A48 到 A64 仅再提高约 0.0665%。48KiB 在该模型中已经取得接近 64KiB 的 decode 结果。不能将这些百分比加到最新 R4 的 3.6762 上，联合配置尚未评估。

7.2 只扩容量、不配合预取策略可能更慢

默认 policy0 按实际容量判断全 A 驻留，大容量会使 FFN-down 切换为同步提交。W8 decode512 的 B16 为 3.496169，A48/A64 却只有 3.412179/3.413514，分别低约 2.40%/2.36%。固定判定后才回到上表的 3.541567/3.543921。不是扩大 SRAM 自然获得的独立百分比。

7.3 真实端口代价可能抵消小幅 decode 收益

下表是 W8 decode512 的已运行离散敏感性；A 路线使用 policy16，改变每 64B 端口服务占用，U、DDR 和核心时钟不变：

每64B占用拍	B16	A48	A64	A64对B/1拍
1	3.496169	3.541567	3.543921	+1.3659%
1.25	3.436153	3.483076	3.490348	-0.1665%
1.5	3.378082	3.421396	3.427937	-1.9516%
2	2.994930	3.015434	3.026918	-13.4219%

若仅 A64 的端口变成 1.25 拍而 B16 仍为 1 拍，则 3.490348 已低于 B16 的 3.496169。该占用参数不是实测 SRAM 延迟，也不是将全芯片降频；不能由四个点伪造连续交叉点。

run04/101665 和 run05/101672 合计 87 次完整 trace（含基线回放），已有功能和来源校验通过。本次从冻结原始结果解码并复核，没有重新启动仿真。原比较报告与新增派生证据保留完整配置、源 commit、输入/输出 SHA。

8. 面积开销：存储容量、宏占地与系统面积

8.1 可以确定的容量和宏数量增量

只扩大两个 P 的 S，U 保持 16KiB。按现有 256×128bit、4KiB 的 1RW bank 做容量折算：

方案	每P容量	bank数/P	2P + U bank数	2P + U容量
B16ctx8	16KiB	4	12	48KiB（+0）
A48	48KiB	12	28	112KiB（+64）
A64	64KiB	16	36	144KiB（+96）

每 P 的数据位分别变为原来的 3 倍和 4 倍；2P/1U 合计分别变为 2.333 倍和 3 倍。表中的 28/36 个 bank 只是复用现有 1RW 宏的容量组织假设，**不能因此兑现 SystemC 的每拍 64B 读 + 64B 写**。实现真正 1R1W 还要取得对应宏/端口组织与前端资格。

8.2 宏占地估算及其适用范围

仓库已有物理报告记录：每颗 16KiB S 的四个实际 bank 外框合计 369848.2001μm²，来自最终 ODB 实例矩形。由此推得每个 4KiB bank 为 92462.050025μm²。该面积包含 bank 自身周边电路，不能称 bitcell 面积；本次只读取归档报告和视图 SHA，没有重新运行物理实现。

方案	bank面积和 mm²	对B增量 mm²	bank面积增幅
B16ctx8	1.109545	+0.000000	+0.00%
A48	2.588937	+1.479393	+133.33%
A64	3.328634	+2.219089	+200.00%

以上仅为**相同现有 1RW 硬宏复制**的占地代理，不含外部 wrapper 控制、空白区和布线；不代表真实 1R1W 候选面积，也不是所有可能存储组织的严格下界。换用更大宏可能改变外围摊销和尺寸，必须以对应宏重新计算。

作为边界参照，已验收的旧 16KiB S_P 叶块外框为 900×540μm（0.486mm²），S_base 为 880×520μm（0.4576mm²），均大于内部四 bank 占地。不能将整个叶块外框按 3 倍或 4 倍放大来宣称新布局已完成。依据为紧凑 S 物理报告和 bank 视图绑定。

8.3 从 SRAM 占比看系统面积的敏感性

若原 2P/1U 系统中 SRAM 宏占地占比为 f，且假设同尺寸 bank 复制、其他面积不变，则只计容量增量：A48 的总面积比约为 1 + 4f/3，A64 约为 1 + 2f。此式未计新增译码/选择/端口/布线，也未抵扣 B 路线额外上下文寄存器差异；它是参数化估算，不是新网表综合结果。

原系统 SRAM 宏占比 f	A48 系统面积增幅估计	A64 系统面积增幅估计
10%	+13.33%	+20.00%
25%	+33.33%	+50.00%
50%	+66.67%	+100.00%

面积代价需要与同一场景的速度增幅比较：decode 约 1%～2% 的提升很难仅凭目前证据证明值得明显扩容；prefill 约 21%～23% 的吞吐提升更有讨论价值。现阶段不能给出真实 token/s/mm² 排名。

9. 外围与缓冲代价，以及容量选择

9.1 数据位预算之外还有哪些开销

若目标 P 的 1R1W 每 4KiB 等效面积为现有 1RW 的 q 倍、现有 bank 面积为 a，则 B/A48/A64 的 bank 面积分别为 (8q + 4)a、(24q + 4)a、(32q + 4)a，U 仍保留原 1RW。q 尚未取得，不能以 q = 1 冒充真实双端口宏面积。

项目	可量化预算	适用边界
旧 S96 模型 B 的8组部分和	比单组多672B/P；两P共1344B	仅数据位，控制另计
生产 P 的8组 S64 实现	复用4096bit/P数据；新增约325bit/P控制	两P新增650bit控制，不套用S96预算
E→E 转发模型	256B数据 + 32B元数据 = 288B	尚未生产RTL化
整图 FIFO depth2 回放模型	2304B数据 + 32B元数据 = 2336B	已含256B转发；其他控制另计
原生 S16 局部 FIFO depth2	136bit×2 = 272bit = 34B	独立局部实验，与整图FIFO不同

这些数据/状态并非同一存储介质，不能把寄存器字节按 SRAM 的 bitcell 面积换算。1RW bank 的线性容量面积估算也不覆盖真实 1R1W、ECC、额外读写前端、仲裁、bank 地址译码、返回 mux、hold 修复、时钟/供电和布线通道。当前没有 A48/A64 的完整 RTL、综合或布局布线数据库，上述增量应标为待实现/待测。

融合和重叠仍保持第 6 节的证据层级：A64 + E→E 模型 4.675512，A64 + 融合 + 有限 FIFO 的固定阶段费用回放预测 4.733478；它们既不是生产扩容后的实测，也没有与最新 NExp R4 联合测量。不能把其面积和性能分别取最乐观项后拼成一个“已验证方案”。

9.2 为什么单行 A 为 43KiB，48KiB 仍需考虑工作集

FFN-down 的单行 S32 A 为 11008×4 = 44032B，即 43KiB。保持 K256、双 B 缓冲、96B 部分和与 1024B 工作区，W8 至少需 49248B（48.09375KiB），W16 至少 53344B（52.09375KiB）；再启用写合并还要 512B。因此 48KiB 可驻留 A，但需要缩小 K 分片；沿用 8 元素 K 粒度与 64B 对齐，W8/W16 分别最多 K248/K120，加入写合并后为 K216/K104；64KiB 可覆盖这两个 K256 工作集。真实 ECC、bank 对齐/分配和并发约束仍需另加预算。

9.3 依据现有证据的选择建议

- 若目标是 decode 且重视面积，保留 16KiB + 读写并发方向 + 八组部分和作为当前推进基础；扩容路线只比其历史模型快约 1%～2%。

- 若目标是 prefill 且可以增加存储面积，优先保留 A48 作为容量较小的候选，同时验证 A64 对 K256 和 W16 工作集的便利。A48→A64 使含 U 的存储容量再增 28.57%，prefill 仅再快约 1.80%。

- 下一步应先确定真实端口/宏与地址合同，给 A48/A64 单独的 RTL、综合面积和 STA/P&R 结果，再做相同条件的完整联合评估。本次只完成性能证据汇总和面积预算，不实装扩容。

物理证据与计算方法见面积派生说明。SRAM 宏面积、叶块外框和整芯片面积分别记录；本报告不将模型假设写成物理验收。

10. 验证、来源与当前交付状态

P 三项已完成单项、组合、旧接口兼容、真实 bank、数值/尾块、背压/复位、生命周期及完整 P 程序验证。四轮提速实验的 run16 至 run23 共八项服务器作业均 COMPLETED 0:0；整图评估共 72 条主场景（含重复基线），分轮保留关闭回归与负例。最新 run22 包含 21 编译配置、63 次运行，其中 3 次是指定非法 LANES=3 的预期拒绝，其余合法运行通过；11 项门均通过。

run23 包含 16 条整图配置：8 条关闭 R4 的精确回归、8 条启用配置，其中 prefill 两条完整回退。128 项结果篡改拒绝、9 项 profile 篡改及原 225 kernel / 4 validation / 5 smoke 通过。数值、周期和来源校验分开，未把进程结束当作物理验收。

证据层	源码 commit	作业
P 三项首次生产验证	c2359bdeeea83270ab632861eebe6ffc8dcc510e	run10 / 101756
P 计时与边界补充，生产源相同	24f720a788328bd8d73e2bf1a3b0502ded9b937b	run11 / 101758
R 完整索引修复验证	f034be2b7c87137b92f7bfce274a5485647e512d	101572_0-3
最新 NExp RTL 校准	7048c35ed2912e80e62bd7827deaec480d4a7e1a	run22 / 101884
最新旧体系整图评估	e6209544086f2460662bf7edfc91cbfb2c63cd9b	run23 / 101888
原 21 场景精确复评	3e62b85c8da19caca31784cb380c40d323295157	run15 / 101800

run22 结果 SHA-256：5abb31227f0c7b2c7ac9ff7eb8f80687569fab0b64bf74eb1a9ea6ccb54b518d。

run23 结果 SHA-256：52c5faaad4d67a30577a5b4bc6d564866627105d492ea37aabc31d5b5b5372ff。

run15 结果 SHA-256：31213ac812866f463c8bd6e32a97d41e74e570b5310b6689f15e1e8fc6727cbc。

工具记录：Verilator 5.042、GCC 11.4.0、Python 3.10.12、SystemC 3.0.2，实际各 run 的版本/输入/输出清单为准。服务器源码、日志与结果保存在获授权的 Melodydt 任务目录；大型 raw 由 retention 索引定位，仓库保存选中证据和 SHA，不声称 Git 含全部大文件。本文派生性能表有独立提取脚本与输入 SHA，未重新运行 EDA。

复核入口：派生数据与提取说明、P 三项详细实施、R1、R2、R3、R4、旧评价全矩阵、停止口径澄清。四份历史 PDF 中临时采用 decode-only 的停止假设，以用户后来确认的任一原场景口径为准。

当前成果在 task/242-r-load-bounds / PR243，待独立审查、未合并，Issue247 为 in_review，不是 done。新参数需要编译清单、母控/局控程序和能力协商接入；新增面积与频率、完整原生 P/DMA/DDR、权重/KV 和生成质量均未验收。登记 management-hub PR5 pending；缺 board.json 与 Projects 能力，看板 unverified、同步 pending，处理人/正式审查人待指定。GitHub CI 的真实结果由本次最终 PR 回执记录。