母控与局控研究方案与指令参考

两级控制、五类统一PM与装载 · LLMHardwareDesign · Issue #179 / PR #180 · 2026-11-07 CST

01 五类 Block 和控制分工

把大模型的一次推理看成由很多张数表组成的运算图。一项任务从存储器读输入，做一段固定运算，再把结果交给后续任务。母控决定哪些任务可以开始，局控在块内按程序驱动基础宏，基础宏处理数据。Block 是多种基础宏加上本地控制和接口组成的硬件单元。

Block	基础宏配置	数量	运算分工
P	M ×1，G ×1，S ×1	3	M 做矩阵点积，G 做激活和门控，S 缓存输入和结果。
U	N ×1，E ×1，S ×1	3	N 统计并归一化，E 做逐元素处理，S 供回读。
C	R ×1，G ×1，E ×1，S ×1	4	R 更新跨步状态，E/G 处理输出，S 暂存待发布结果。
F	G ×1，E ×1，S ×1	3	G 做逐元素函数或门控，E 做加法，S 收集结果。
J	E ×1，S ×1，T ×1	3	T 收集片段，E 汇合或相加，S 暂存及保存输出。

表中的数量按当前 Block 分类统计。局控、程序存储、适配器和收发接口单列。S 是 Block 的私有数据 SRAM，和保存指令的程序存储 PM 各有独立用途。

五类统一装载与J专用接口见第22-23页，第四步功能210/210、结构5/5；第19-21页保留前三项，历史独立时序不代表新增组合时序。

本次修订

五类均接入真实PM与统一装载入口，执行ISA仍64 bit；功能210/210、结构5/5及上游回归66/66。J片段与输出的管理命令单独定义。新增组合时序、异构链路及最终综合交付继续按后续步骤验收。

阅读索引 控制与装载 02-03 · 编码与示例 04-07 · 双 P16 08-09 · F/U/J/C 10-11 · 原生配置与返回电路 12-13 · 验证与接续 14-15 · 独立时序与双P 16-18 · 规格、PM及统一装载 19-21 · 五类接入 22-23

设计基线 PR #176 · 研究分支 PR #180 · Issue #179

02 两级控制电路与四类连接

电路	主要寄存器和状态	推进条件
母控 MC	程序计数器 PC、译码、8 个 32 bit 标量寄存器、全局令牌及返回槽	G_CALL 分配任务跟踪槽并发包，握手后继续取指。G_WAIT 阻塞依赖任务，返回口仍可接收事件和完成。试验支持 2 个目标、8 个全局令牌。
局控 LC	PC、译码、任务与执行描述符缓冲、对象有效位、局部令牌	接单后核对任务身份，再查本地入口。L_EXEC 经过适配器启动原生服务，L_WAIT 等待对应结果。试验每块一个活动任务、一个在途服务。
原生适配器	命令状态机、地址与参数寄存器、完成匹配	将一条 L_EXEC 展开成读 S、请求基础宏、取结果、写 S 等多个握手。可把故障或饱和状态传给局控。

连接	设计方案与责任
母控到 Block 局控	固定管理接口传任务、参数、READY、完成和错误。现有逻辑调用和返回消息各为 512 bit。新增双局控连接采用一个返回寄存槽，详见第 13 页。
局控到块内基础宏	固定命令和状态端口由适配器驱动。局控根据本地程序及部署允许的资源选择服务。
同块基础宏之间	数据可走已绑定的宏端点，也可先写私有 S 再由下一宏读回。任务程序指定执行顺序与地址，部署清单决定可用连线。
不同 Block 之间	正向搬运数据，反向返回目的写确认。试验采用固定 RTL 接线，生产 M11/M12 的端口、时钟域和分帧由 A1 冻结。

时钟沿上只有 valid 和 ready 同时为 1 才接收一次。遇到背压，发送端保持数据和身份。一次目的写请求被接收之后，还要等 SRAM 写响应。局控据此判断结果是否可以使用、源对象是否可以释放。

两级控制综合方案

03 编译、装载与运行

1. 主机从有界任务图生成母控程序和各局控程序。母控指令描述跨块依赖，局控指令用索引引用任务、运算和传输记录。编译器把地址、资源、分片和原生参数写入相应记录。
2. 每个控制器收到自己的程序镜像。配置逻辑逐 16 B 写入 PM，再按同样的宽度读回。主机核对完整镜像散列，部署清单核对镜像编号、原生 ABI、拓扑和容量版本。
3. 部署互锁检查镜像已准备且代际匹配。母控接到 START 后执行 G_CALL，局控按任务索引在本地查入口，从 PM 取指。运行中传输的任务消息携带身份和参数。
4. 局控等服务完成后返回状态及已确认字节数。母控用全局令牌归并终态，依赖已满足后继续调度。复位恢复时按新的代际和 epoch 重新装载、读回并准入。

容易混淆的量	用途
64 bit 指令	母控或局控顺序器的一个操作码及操作数。PC 按指令计数。
128 bit 程序存储字	一次 PM 装载或取数的宽度。紧凑格式可装两条指令。
128 B execution 记录	宏服务的长参数表。L_EXEC 用索引查找，适配器据此解释原生操作。
512 bit 调用或返回消息	传递任务身份、标量参数、事件或完成。物理分帧属于部署接口。
128 bit P16 数据字	一次 P16 试验的数据传输宽度。S 字地址和 PM 指令编号各用各的地址空间。

试验中的 job 区分任务批次，epoch 区分复位世代，任务和服务序号区分批次内的请求。具体哪些字段随数据与 ACK 一起传输，由所用协议和部署清单确定。

R6 已验证从受限任务 IR 生成镜像。编译入口支持 --instruction-version 2，并用 verify_bundle.py 对照任务图复核镜像。

R6 编译与镜像验证 · ISA 与镜像规范

04 64 bit 指令、128 bit 存储字与镜像

镜像头的 version=2 选择 8 B 指令，version=1 选择历史 16 B 指令。两种格式均用小端，PC 按指令编号。紧凑格式保留原操作码。

形式	位段	用途
通用	[63:56] opcode，[55:48] a，[47:40] b，[39:32] c，[31:0] x	根据操作码解释编号、立即数、掩码或索引。未用字段填零。
G_BRANCH / L_BRANCH	[63:56] opcode，[55:53] a，[52:48] 零，[47:32] x，[31:16] y，[15:0] 零	条件寄存器编号和两个 16 bit 绝对目标。

128 bit 程序存储字放两条指令。偶数 PC 在低 64 bit，奇数 PC 在高 64 bit。取指地址为 instruction_offset + 16 × floor(PC / 2)。若指令数为奇数，最后高半字清零。镜像仍按 16 B 逐字装载和读回。母控和局控当前每镜像可接收最多 256 条指令。

记录	大小	用途
image_header	128 B	镜像版本、段位置与长度、入口、原生 ABI、拓扑和容量。
task	64 B	局控入口、步骤上限、资源和对象掩码。
execution	128 B	宏原生操作、源目的、数量、偏移和参数。
object / transfer	各 64 B	对象地址、容量、格式，或数据路由、分片和版本。
task_message / event_message	各 64 B	调用和返回身份、参数、状态及已确认字节数。

例如指令段起始于 0x80，PC=0 和 PC=1 都读取地址 0x80，分别选低半字和高半字。PC=2 和 PC=3 读取 0x90。镜像头第 8 至 9 字节保存小端版本号，取指器据此选用 8 B 或 16 B 格式。

16 bit 分支目标是编码字段的上限。当前控制器进一步用实际镜像的指令数检查目标边界。

64 bit 位图与字段合同

05 母控操作码

编码	指令	操作数	执行语义
0x00	NOP	无	公共空操作。
0x10	G_CALL	a Block，b 令牌，c 任务索引	快照标量寄存器，调用局控常驻任务。
0x11	G_WAIT	x 32 bit 令牌掩码	等待并消费选中的任务终态。
0x12	G_EVENT	a 寄存器，b 事件槽	接收已登记来源的标量事件。
0x13	G_MOVI	a 寄存器，x 立即数	写 32 bit 标量。
0x14	G_LOOP	a 计数寄存器，x 回跳 PC	减计数，非零时回到较早的 PC。
0x15	G_BRANCH	a 条件寄存器，x/y 目标	非零取 x，零取 y。两个目标均向前。
0x16	G_PARAM	a 寄存器，x 字索引	读取当前任务的不可变标量参数。
0x1E	G_FAIL	x 错误原因	进入协调故障处理。
0x1F	G_END	无	所有任务、事件和输出义务完成后返回。

例如 G_CALL a=0,b=2,c=0 调用 Block 0 的任务 0。对应的 G_WAIT x=4 等待令牌 2。同时等待令牌 0 和 2 时掩码为 5。

母控 RTL 执行 G_CALL、G_WAIT、G_EVENT、G_MOVI、G_END，版本 2 增加 G_BRANCH。完整编码表同时列出软件可编码的其他操作。

令牌是母控追踪完成的槽号。一次 G_CALL 对应一个令牌，G_WAIT 的掩码可等待多个令牌。返回口用任务身份匹配到槽，支持任务完成顺序与调用顺序不同。

母控 RTL

06 局控操作码

编码	指令	操作数	执行语义
0x40	L_OPEN	a 对象号	校验地址、容量及重叠后预约对象。
0x41	L_EXEC	a 资源，b 令牌，c 执行索引	向宏适配器发起原生服务。
0x42	L_RX	b 令牌，c 传输索引	准备接收，实际目的写应答到齐后完成。
0x43	L_TX	b 令牌，c 传输索引	发送数据，等匹配的远端写确认。
0x44	L_WAIT	x 的低 8 bit	等待并消费局部服务令牌。
0x45	L_MOVI	a 寄存器，x 立即数	写 32 bit 标量。
0x46	L_ADDI	a 寄存器，x 有符号补码	有界加法，越出无符号 32 bit 范围报错。
0x47	L_ARG	a 寄存器，b 参数号	读接单时锁存的参数。
0x48	L_LOOP	a 计数寄存器，x 回跳 PC	减计数并判断回跳。
0x49	L_DROP	a 对象号	清完读写和传输义务后释放对象。
0x4A	L_REPORT	a 事件，b 源寄存器，c 类型	c=0 报 READY，c=1 报 PROGRESS。
0x4B	L_BRANCH	a 条件寄存器，x/y 目标	与 G_BRANCH 使用同一格式。
0x4E	L_FAIL	x 错误原因	进入局部故障处理。
0x4F	L_END	无	检查对象和令牌义务后返回。

资源号按 M=0、N=1、E=2、G=3、R=4、S=5、T=6、MEM=7 分配。当前局控 RTL 执行 OPEN、EXEC、RX、TX、WAIT、MOVI、DROP、REPORT、END，版本 2 增加 L_BRANCH。局控试验只使用一个在途令牌和 READY 报告。该通用资源表与第 12 页原生 ABI 的组类型号分别解释。

L_WAIT 消费的是当前 Block 的局部服务令牌。以 P16 为例，P0 和 P1 可各自使用局部令牌 0。母控仍用独立的全局令牌 2 和 3 跟踪两项任务。

局控 RTL

07 机器字、分支与编译

指令	64 bit 字，高位在左	小端内存字节，低地址在左
G_CALL a=0,b=2,c=0	1000_0200_0000_0000	00 00 00 00 00 02 00 10
L_EXEC a=4,b=3,c=0	4104_0300_0000_0000	00 00 00 00 00 03 04 41
L_BRANCH R2,40,16	4B40_0028_0010_0000	00 00 10 00 28 00 40 4B

当 PC=10 时，R2 非零跳到 40，否则跳到 16。硬件对 R2 做非零检测，选择 PC，并检查两个目标都大于当前 PC 且小于镜像指令数。16 bit 目标保留两个分支去向，可按镜像容量分别跳往奇数或偶数 PC。

两个分支目标如何装进一条 64 bit 指令

旧格式的有效分支字段是 8 bit 操作码、3 bit 寄存器编号和两个 32 bit 目标，共 75 bit。紧凑格式将两个目标各改为 16 bit，保留两条跳转去向。有效字段共 43 bit，另外 21 bit 为保留零位。目标由汇编阶段解析为指令编号，PC=10 的例子中，40 和 16 都是绝对编号。

指令长度和整份镜像大小

U→P 示例，三份镜像共 19 条指令	版本 1	版本 2	节省
对齐后的指令段	304 B	176 B	42.1%
含头部和记录的总大小	1216 B	1088 B	10.5%

三份镜像各自按 16 B 对齐。指令变短后，执行描述符和镜像头仍保留原有大小。当前顺序器每次退休一条指令。

编码器与填充检查 · 紧凑镜像回归

08 双 P16 原生控制接线

PR #180 提交 88b633cb 固定 PR #190 的 P16 RTL 和 PR #195 的原生服务与存储确认逻辑，并锁定 P4 SRAM 封装和叶宏输入。试验使用一个母控、两个局控、两个 P16，各自带 16 KiB 私有 S。每个 S 按 128 bit 字寻址，字地址 10 bit。外部 SRAM 客户 0 供主机写入试验数据和读回，客户 1 接固定链路。

顺序	电路动作	完成条件
1	母控先调用 P1，再调用 P0。P1 用 RESERVE 预约 S[20]，再执行 RECEIVE。	链路看到目标地址已预约后才允许交接。
2	P0 装载 M 操作数，执行 M 命令，结果写入 P0.S[8]。	本地存储写响应到达后，M 写回服务才完成。
3	P0 的 G 从 S[12]、S[13] 取输入，执行门控，结果写入 P0.S[14]。	G 的结果完成本地写回。M 和 G 在这条试验程序里各自从 S 取数。
4	SEND 读 P0.S[14]，把同一个 128 bit 字交给 P1.S[20]。	固定单向链路一次只允许一个字在途。
5	P1 的 SRAM 写响应驱动反向确认。	确认握手后 P0 才释放源 SRAM 的读响应，母控最后收到两端完成。

主机独立读回	预期与实测一致
P0.S[8]，M 写回	0x0000000000000000_FFFFFFF600000006
P0.S[14]，G 写回	0x0000000000000000_0000000000001388
P1.S[20]，目的写回	0x0000000000000000_0000000000001388

0x1388 等于十进制 5000，是试验字里的原始数值编码。母控统计三次确认写入，共 48 B。跨块只搬运 G 的一个结果字，共 16 B。试验接线处于同一时钟域。

双 P16 复现入口 · 双 P16 读回与结果散列

09 双 P16 三端程序如何执行

控制器	实际程序顺序	镜像
母控	G_CALL P1（token 3）→ G_CALL P0（token 2）→ G_WAIT 0xC → G_END。	4 条指令，160 B。
P0 局控	依次执行 6 个描述符，每个 L_EXEC 后跟 L_WAIT 0x1，最后 L_END。	13 条指令，1072 B。
P1 局控	RESERVE 与 RECEIVE 各由一对 L_EXEC、L_WAIT 0x1 驱动，最后 L_END。	5 条指令，496 B。

母控的掩码 0xC 选择全局令牌 2 和 3。两套局控各用本地令牌 0，因此各自的等待掩码都是 0x1。三份镜像合计 1728 B，其中指令段按各镜像的 16 B 边界对齐后合计 192 B。

执行记录	原生操作	P16 动作
P0 execution[0]	0x0110 LOAD	从 S 装载 M 的操作数。
P0 execution[1..3]	0x0111 MAT	三次 M 命令，最后一次将结果写入 S[8]。
P0 execution[4]	0x0112 GATE	G 读 S[12]、S[13]，将门控结果写入 S[14]。
P0 execution[5]	0x0101 SEND	读 S[14] 并发送到 P1 的 S[20]。
P1 execution[0..1]	0x0103 RESERVE / 0x0102 RECEIVE	预约 S[20]，等待该字写入并确认。

例如 P0 的 L_EXEC a=0,b=0,c=4 编成 4100_0004_0000_0000。它查 execution[4]。记录中的 native_op=0x0112 选择 GATE，参数把两个源地址和目的地址编码为 12 + (13 << 10) + (14 << 20)。

该试验由 ENABLE_NATIVE_P16 启用，使用 ABI 0x01790160、拓扑 0x01790161、容量配置 0x17630001。局控接收 v2 镜像、资源位 0 和 1 至 8 条执行记录。对象表与传输表为空，本试验由原生执行记录发起预约、接收和发送。

三端镜像生成代码

10 F 与 U 的局控研究

以下表格保留 R7.3 历史试验；当前原生组补测见第 14 页。

F 两种程序共享一套数据端口

F 的同一套试验接线支持两条路径。直写程序由 G 计算后写 S，另一条程序将 G 的两路 Q5.10 结果交给 E 做加法，再写 S。局控根据执行记录选择路径，适配器等待 G、可选 E 和真实 S 写响应。地址、ABI、保留位及源目的重叠在发命令前检查。

阶段	验证结果
单 F，R7.3.2	11/11。覆盖两条路径、G/E/S 背压、边界地址、定点饱和、错 ABI、非法描述符和原生错误。
F→P，R7.3.6	写确认交接 12/12。P 先预约 16 B，F 写回并读出后发送。目的 S 写响应和匹配确认到达后，F 才释放源对象。
丢确认恢复	1/1。目的已写但 ACK 丢失时，母控先隔离，试验随后执行协调复位。三端重装后，旧 epoch 确认被拒，两笔新任务完成。

U 先统计，再重读同一批输入

U 的 N 先读取两段输入做 RMS 统计。可以把这一步理解为给整组数字算一个共同缩放系数。系数有效后，N 从原 S 地址重读两段并应用缩放，E 再对有效通道加偏置。两段输出均成功后写 S，两个写响应到齐才报告全量成功。

阶段	验证结果
单 U，R7.3.3	12/12，10 个结果字逐位读回。第二条写响应损坏时，两字物理上已写，母控返回错误，只统计首字对应的 16 B 确认前缀。
U→P，R7.3.6	5/5。共 32 B，拆为两个 16 B 字。第一字确认只推进到第二字，第二字确认才释放源对象。覆盖连续任务、背压、旧或重复回执及第二字确认丢失。

F/U 单块及跨块控制记录 · R7.3.6 用例与时序索引

11 J 与 C 的局控研究

J 片段齐备后提交

T 先收齐两个输入片段并提交。局控把每个片段写入私有 S，收到对应的 SRAM 写响应后才推进 T。两字暂存齐备后释放 T，再读回暂存字和加数，由 E 做八路 16 bit 饱和加法，结果写回 S。

阶段	验证结果
单 J，R7.3.4	9/9。8 个暂存字和 8 个结果字逐位读回。缺第二字或首字索引错误会撤销任务，避免消费不完整的片段。
J→P，R7.3.6	5/5。两字分别等目的 SRAM 写确认。重复或旧回执不会推进到下一步。第二字确认丢失时，源对象仍受保护，母控隔离。

C 结果写确认后切换状态

R256 保存跨步状态。局控让 R 从当前活动 bank 读取旧状态，把新状态写入候选 bank。E/G 转换并处理输出后，结果先经本地 S，再交给目的端。只有实际目的 S 写响应以及 job、epoch、任务序号和下一代版本匹配，C 才把候选 bank 切为活动 bank 并递增版本。

阶段	验证结果
单 C，R7.3.5	11/11。实际 R256 和试验消费者联动，验证错身份、迟到、丢回执和原生运算错误。
C→P，R7.3.6	6/6，共 7 次成功发布。丢确认时目的可能已经写入，活动 bank 和版本仍保持原值。
一次紧凑镜像轨迹	第 575 拍目的写响应，第 578 拍匹配回执到 C，第 579 拍切换 bank，第 601 拍母控完成，第 605 拍目的读回。

单 C 程序用 L_EXEC 的资源号 4 选择 R 服务。其执行描述符中的 native_op 为 0x0086。

轨迹拍号来自该次功能仿真，用来核对事件顺序。R7.3 的 F、U、J、C 联调采用固定试验接线。

J/C 控制与状态发布记录 · R7.3.6 证据索引

12 五类原生组使用同一局控

当前局控增加显式 ENABLE_NATIVE 配置。顺序器仍按 64 bit 指令取指和退休；Block 类型、拓扑和 ABI 是部署参数，原生长参数来自 execution 表。硬件固定后，更换合法本地程序可改变宏服务顺序。

项目	当前原生组配置
ABI	0x01930001，与旧 P16 ABI 分别准入。
组类型号	U=0，F=1，C=2，P=3，J=4。它是此 ABI 的组编号。
资源入口	resource_mask=1，L_EXEC 的资源号 0 指向原生适配器。适配器内部决定具体宏端口。
程序与参数	v2 镜像，1 至 32 条 execution 记录；对象表和 transfer 表为空。
拓扑与存储	非零 NATIVE_TOPOLOGY 与镜像一致，容量 16 KiB，容量版本一致。
并发范围	每局控一个活动任务、一个在途原生服务；母控可让两块并发。

例如 L_EXEC a=0,b=0,c=4 选择原生入口、局部令牌 0 和 execution[4]。随后 L_WAIT x=1 消费匹配完成。记录可描述计算、预约、发送或接收，合法原生操作由适配器再检查。指令中的索引把长参数移入表中。

旧 P16 的 ENABLE_NATIVE_P16 使用 ABI 0x01790160、拓扑 0x01790161、1 至 8 条执行记录，保留原入口。两类配置不能同时启用。软件能编码的全部操作码与当前 RTL 子集仍按第 5、6 页分别说明。

原生配置及复现 · 局控实现

13 母控与两个局控如何可靠返回

新增可综合模块 two_local_link。任务按目标 0 或 1 送到对应局控，非法目标 2 不握手。调用消息仍为 512 bit，任务与标量参数传递方式保持一致。

电路	实现细节
返回保持槽	一个 valid 寄存器和一份 512 bit 消息寄存器。母控未 ready 时，valid 和消息都保持。
仲裁	槽空或母控接收当前消息时，才允许装入下一条；LC0 优先，未选中的 LC1 保持请求。
同拍替换	母控消费旧消息的时钟沿，可同步接收下一条消息，避免每条消息之间固定插入空拍。
延迟	返回增加一个寄存周期，目标时钟周期仍为 3.333333333 ns。
复位	同步低有效复位清槽，复位期间禁止有效任务和返回输出。

假设 LC1 先完成，母控正处于背压。槽保存 LC1 的消息。此时 LC0 完成也不会改变槽内内容。母控接收 LC1 后，槽才可装入 LC0；每条完成各消费一次，任务身份随消息一起保持。

单元测试覆盖目标路由、上述晚到情形、同时返回、带消息复位以及复位后新返回。该模块已接入当前五类原生试验及双 P16 试验，并重跑对应回归。

这是单时钟、有界任务连接。固定优先级不保证无界持续 LC0 流量下的公平性。生产 M11/M12 串化、实际跨时钟域和复位证书仍按正式端点验收。

电路 · 路由测试

14 此前前端验证结果与边界

检查	最终通过	实际范围
五类原生组与当前 64 bit 控制	17/17	P 1，U 5，C/F/J 8，双向 C/F 3。
原生计算及存储	12/12	4 测试台各 3 初态；E 每次 257 组旧核对照。
C/F 原生交换	12/12	C<->C、C<->F、F<->F；写及 ACK 背压、复位重发。
配置与执行准入	16/16	14 非法输入，1 与 32 条记录合法边界。
返回缓冲	5/5	零警告 lint，结构综合通过。
原有控制回归	全通过	P16 ACK 13、取指 9、旧网络 10；复位 6+11；U/J/C 5/5/6。
软件编码与生成	42/42	另有两套 R6 输入，三端镜像独立复核。
局控结构综合	7/7	默认、P16 和五类原生配置；lint 留 13 条未用信号提示。

旧 U 在两源 FMA 中把 S[0]=5 当成第三源，得到 11 而非 6，负例已检出。旧 C/F 在同时发送时阻塞 SRAM，负例也检出无前进。修复版分别通过。早期夹具与输入兼容问题均保留失败回执，修正后以上最终场景通过。

既有 64 bit 独立时序为 3.333333333 ns，最差 setup +0.199837 ns、hold +0.086654 ns，来自 Nangate45 典型库、CTS 前全局布线 RC 估算。此前该批新增配置只执行结构综合，本轮14配置独立时序见第16页；整顶层组合时序待 A5；各表按套件计数，不合并成全系统覆盖率。

最新结果与散列 · 复现入口

15 生产验收流程与前轮边界

当前已完成在固定输入和试验拓扑下可独立执行的控制前端工作。正式产品的输入尚未冻结，不能将这些回归结论扩展成完整大模型系统已经通过。

阶段	已有控制证据	继续条件
A1 部署冻结	候选 P 与 P16 的 53 个同名端口方向、位宽一致。	七项绑定：正式顶层、固定控制、私有 S、块内数据、块间数据、反向 ACK、程序及数据。
A2 块内执行	五类原生组已用当前 64 bit 局控运行。	按正式宏选择及路线复验计算、地址、写回和故障。
A3 块间交接	P16 ACK 与 C/F 双向交换通过。	实际 M11/M12 分帧、身份、连续任务、重复及丢 ACK；确认由目的 SRAM 提交驱动。
A4 复位与 CDC	固定同域及既有 DMA/CDC 复位回归通过。	生产时钟域、在途事务、旧响应隔离、复位证书和镜像重装。
A5 组合物理	已有历史独立控制时序，新增 RTL 结构综合通过。	同版正式顶层、宏视图、约束和寄生，在原 3.333333333 ns 下验收。

PR214至709cfcd7：修订U已报告完整GDS DRC=0，TT 300 MHz setup +334.870 ps、hold +3.787 ps，门级30/30。上游独立物理证据尚未在本轮重跑，不转移为当前双P顶层资格。新C/F完整DRC仍在运行，九实例组网另验。

本分支不负责修改 Block 的组成。完整模型图导入、算子覆盖、权重与精度质量也不能从受限 R6 编译或本轮数值样本推断。下一步先由控制端和实现端共同冻结 A1，再按 A2-A5 接续。PR180 仍为 Draft，待审查和生产验收。

设计 PR176 · 控制 PR180 · C/F/J PR213 · P/U PR214

16 上游同步与独立时序补验

PR176保持08f2ea20；最终同步PR213至46c7c9db、PR214至709cfcd7。选定硬件未变，PR214更新回放脚本并加入三种初态与两源FMA检查；当前64 bit控制相关回归33/33通过。

14配置覆盖五类原生局控的ID0/1、P16的ID0/1、原生母控和返回缓冲。周期固定3.333333333 ns，Nangate45 typical、理想时钟和CTS前全局布线RC估算。

14/14全部通过setup、hold、电气及等价门限。最小setup +0.132242 ns、hold +0.039526 ns；全部TNS及电气违规为0。

配置	setup ns	hold ns	状态
u0	0.192159	0.047823	通过
u1	0.145571	0.042	通过
f0	0.41331	0.041477	通过
f1	0.132242	0.039526	通过
c0	0.417059	0.044884	通过
c1	0.414797	0.042931	通过
p0	0.198134	0.044683	通过
p1	0.299275	0.040771	通过
j0	0.205057	0.048475	通过
j1	0.559833	0.040279	通过
p16_0	0.208792	0.043692	通过
p16_1	0.384486	0.049578	通过
mother	0.302692	0.054066	通过
link	1.990711	0.073911	通过

接口预算为输入/输出max 0.5 ns、min 0.05 ns，输入转换0.05 ns、输出5 fF，setup/hold uncertainty 0.05/0.02 ns。保留异步复位recovery/removal检查，通过延时缓冲修复最小路径。结果限定这一预算，正式父层和整个新顶层另验。

结果与散列 · 独立时序入口

17 双P候选顶层的实际组成

用户授权尝试实现后，新增可综合dual_p_control_top。它直接使用本分支64 bit母控/局控和PR214实际独立叶宏P组。块内采用S回放，P0向P1固定单向传一字；目标周期保持不变。

部分	具体实现
母控与局控	一个MC、两个LC，实例ID固定0/1，调用/返回通过512 bit管理连接。
程序与配置	三端独立cfg与PM通道，索引0/1/2分别为MC/P0/P1。沿用P16控制ABI 0x01790160及v2镜像。
两颗实际P	各含M/G/S，私有S各16 KiB；128 bit字、10 bit字地址，关闭M到G直送。
前向槽	保持128 bit数据、10 bit目的地址、128 bit任务/服务身份，直到目的S提交。
反向确认	目的S真实写响应产生commit；保持的身份回执经保护器核对后，源S才释放。
主机互锁	START等待host响应排空；任务活动期间禁止host读写S。结果支持背压保持。
公共复位	异步置位、两级同步释放；整个同域顶层重装并换世代后恢复。

身份由实际LC服务请求的job、epoch、task sequence、service sequence组成。它随正常DUT通路保存和返回。错误身份注入只用于故障测试；测试确认目的已写时源响应仍保持，随后隔离、复位和新任务通过。

五个端到端场景全部通过：正常、PM背压、连续任务、在途复位、错误确认身份及恢复。每笔读回P0.S[8]=0xFFFFFFF600000006、P0.S[14]=5000、P1.S[20]=5000，母控统计48 B确认写入，跨块搬运16 B。另有五类字链路场景和控制结构综合通过。

顶层与复现 · 连接源码

18 此前A1候选与剩余物理验收

A1项目	本轮RTL候选
正式顶层入口	dual_p_control_top，实例mother/P0/P1，固定同一时钟域。
固定控制	当前MC/LC、原生适配器、任务返回缓冲，三端独立PM接口。
私有S	选定P组16 KiB S，host/传输客户分开，作业中禁止host访问。
块内路线	选定S回放，直接M到G端口关闭，使用匹配的原生执行记录。
块间数据	固定P0到P1，数据、地址和128 bit身份进入保持槽，核对目的预约。
反向ACK	实际目的写响应到身份保护器，再到源S释放。
程序与数据	固定三份v2镜像、ABI/拓扑/容量、测试预装及散列，装载后读回。

此前双P候选核对通过，重复ID变体被拒绝。第20-21页新增PM与统一管理封装，补齐逻辑装载入口。生产准入仍需同版宏视图、当前控制逻辑布局、实际M10/M11/M12及身份分帧、时钟/复位物理实现，以及完整组合的提取时序、电气、DRC和最终网表回放。

本轮结构综合以P组边界作为黑盒，实际P数据通路在功能仿真中执行。独立控制时序与整顶层组合时序分别验收；既有包含旧局控的P物理包不能直接替代当前新控制组合。

14配置独立时序已完成；新增PM和统一管理顶层的功能及结构结果见第19-21页。新增完整组合映射与物理仍待验收，PR保持待审查。

七项绑定清单 · A1候选检查 · PR180

19 综合前第一步：规格与输入冻结

本轮沿用Issue179/PR180，控制起点b54531b3。PR176保持08f2ea20，PR213固定9e97d62f，PR214固定20e077b2。选定硬件不变，新控制生成、回放和紧凑辅助脚本已逐文件同步。

固定项目	本版边界
指令	版本2、64 bit、小端；实际母控6条、局控10条。
规模	两个目标，实例0/1；8个全局令牌；每局控1驻留任务、1在途服务。
时钟	单域，综合目标周期3.333333333 ns保持不变。
程序容量	母控镜像最多4736 B，局控8320 B；每端PM后端16 KiB。
PM访问	128 bit、16 B对齐、1笔未完成请求；复位清协议状态并撤销部署。
类型	P/U/F/J/C五类已有原生配置；新增装载顶层首先接双P。

冻结清单逐项核对实际RTL操作码，16条一致。候选ISA中的G_PARAM、循环、算术等继续单列为未实现；本轮不扩大并发或目标数量，也不把冻结规格当作完整模型编译器。

服务器回归66/66通过：P 3、U 15、U两源FMA 15、C/F/J 24、双向C/F 9。覆盖三种初态、背压、复位及原生故障。输入与结果SHA-256已核验。它们是固定输入的功能场景，不是系统覆盖率。

冻结清单与核验 · 上游PR214

20 综合前第二步：可综合程序存储

新增control_pm，母控和两个局控分别拥有16 KiB PM。控制侧接口仍为128 bit、16 B对齐、单笔在途；64 bit指令在同一存储字内按PC选择上/下半字，不扩大指令长度。

项目	实现与边界
可综合RAM后端	无initial预装、无复位清RAM循环；结构检查确认推断出存储器。
OpenRAM后端	每端复用4个256×128 bit bank，共16 KiB；功能测试用对应宏模型。
请求/响应	请求锁存后执行；响应保持至接收，不接受第二笔请求覆盖旧响应。
非法访问	检查16 B对齐与容量，返回错误且不触发实际存储访问。
复位	清除在途协议状态、撤销部署；存储内容保留，新任务必须重新装载验证。

两后端各三种初态，功能6/6通过；综合结构2/2通过。覆盖实际写入和读回、边界地址、非法访问不破坏旧数据、响应背压、在途复位及无旧响应复现。OpenRAM后端结构中保留实际bank边界。

上述完成PM的功能RTL和存储后端连接。尚未对新增PM及装载顶层进行标准单元映射、组合时序和完整物理验收；所选bank的独立物理资格不自动转移给新顶层。

PM源码与复现 · OpenRAM S输入

21 综合前第三步：统一装载与启动

新增control_boot_top和control_boot_manager。主机通过一个命令/响应入口，完成三端镜像装载、实际PM读回、校验、准备、共同部署、数据S预装、启动及结果读取。底层PM/cfg/deploy接口封装在DUT内部，测试台不承担存储功能。

管理命令	行为
RELEASE、BEGIN	释放整个同域复位组；登记三端各自的generation、容量、镜像与能力。
WRITE16、READ16	按16 B地址顺序写入并实际读回；硬件计算写/读CRC32。
VERIFY、PREPARE	全部写完读完且CRC一致后，再由核心验证镜像头；拒绝跳过校验。
DEPLOY、START	三端同generation且准备完成才部署；检查epoch、单调任务序号和未完成义务。
ABORT、STATUS、RESULT	撤销候选、查询状态、保持结果到主机接收。
S_READ、S_WRITE	使用相同入口预装/读回数据S；运行与结果未消费期间互锁。

管理命令为独立4 bit操作口，母控和局控执行指令仍为64 bit。CRC32按镜像小端字节流处理，每128 bit字用128拍更新；Python zlib独立核对结果，避免把长CRC链塞入单周期。该延迟只影响装载，不改变目标时钟周期。

两种PM后端、六类场景、三种初态共36/36通过。包含连续任务、装载中复位、真实读回破坏后CRC拒绝及恢复、混合/旧世代拒绝、显式ABORT和响应背压。实际P0/P1的S读回与48 B确认写统计一致；控制结构综合通过，保留12个PM bank和两个P边界。

前三项已具备功能及结构证据。新增组合映射/时序/物理未执行，关键结构lint通过，未用信号、空引脚及同步/异步复位用法提示保留。下一步4-9依次为五类统一接入、异构链路、复位故障、统一任务编译、完整验证矩阵和综合交付冻结。

管理命令与源码 · 后续进度

22 综合前第四步：五类共用装载与执行顶层

五种变体现在均由同一主机入口装载和启动：一母控、两个同类局控、三个16 KiB PM。每次综合选择一种类型，ID固定0/1；这不是五类同时驻留的异构系统。MC/LC、PM及公共装载管理器沿用前三步源码，没有改变64 bit执行指令或3.333333333 ns目标周期。

类型与基础宏组成	新顶层真实接入	当前数值检查
U：N/E/S，3宏	pu_u_group	分段统计、RMS回放、统计读回、两源FMA
F：G/E/S，3宏	block_cfj_cf KIND=1	门控、E加法及实际S写回读回
C：R/G/E/S，4宏	block_cfj_cf KIND=2	F路径，加R256状态装载和读回
P：M/G/S，3宏	pu_p_group	M装载/点积、G写回及实际S读回
J：E/S/T，3宏	block_cfj_j	两分支四字片段、T输出、释放及任务身份

执行路径：主机命令→类型适配→公共装载管理器→三端PM/配置→母控CALL→局控取指→服务适配器→实际原生组。执行结果由原生服务真实完成后返回母控；确认写字节分别为U 96、F 64、C 96、P 64、J 128 B，覆盖两个实例。程序由当前汇编器生成，测试台只发主机命令，不替代PM或计算数据通路。

原生能力编号U/F/C/P/J为0/1/2/3/4，ABI=0x01930001，topology=0x01930011+编号；不得与理论ISA类型编号混用。当前只开放各类已接线的存储回放服务，未连接的块间发送及直连边明确拒绝。新增顶层对失败BEGIN保持原image_id，避免错误配置污染既有部署。

上游重新核对：PR176仍为08f2ea20，PR213固定e5daa288，PR214固定198e52c3；选用硬件不变，PR213两个生成/回归脚本按Git blob同步。相关原生回归66/66通过。上述是研究顶层及接口资格，未将单宏物理结果转作当前组合资格。

五类顶层与接口源码 · 逐文件输入锁

23 J的专用接口、验证与后续步骤

J的片段与T缓冲带tag、slot、last及释放语义，不能包装成任意地址读写的普通RAM。公共装载命令0-10不变；J拒绝S_READ/S_WRITE，改用两项4 bit管理命令，执行ISA仍为64 bit。

命令	编码与握手
14：片段写入	WRITE_J_FRAGMENT；target=1/2；16 B对齐字节地址；data[127:0]片段、[159:128]tag、[161:160]slot、[162]last，其余0；等实际输入提交回复。
13：提交输出	READ_NATIVE_OUTPUT；target=1/2；address/data均0；读取真实T输出捕获包，主机接收回复时才出队。

输出包512 bit：payload[127:0]、tag[159:128]、index[169:160]、last[170]、job[202:171]、epoch[234:203]、task_sequence[266:235]，高位0。每J有4项结果FIFO，最多一次JOIN/任务、1-4字；J原生epoch仅1-255。先消费RESULT，再读完输出包，新START才解除互锁。返回中的身份取自实际CALL，而非主机读取时临时拼接。

完整功能210/210通过：5类型×2后端×7模式×3初态/种子。模式为正常、连续任务、新装载CRC中复位、真实读回破坏及恢复、错误generation/ABI/image_id拒绝、ABORT重装、未支持服务退役后恢复。响应背压及运行写入拒绝贯穿测试。SHA-256索引逐项验证；场景通过率不等同覆盖率。

结构验证使用明确的数据组和bank黑盒，检查控制/连接且不包含测试台PM；五类5/5通过，各保留12个PM bank和两个对应原生组；数量与散列见技术索引。完整真实宏路径在功能测试执行。首轮U零epsilon被原生约束拒绝，输入改为合法1后通过；结构脚本补齐SystemVerilog解析选项。失败记录保留，未通过删除检查取得通过。

下一步5：选定受支持异构链，连接源保活、目的实际S提交及身份ACK。步骤6补齐取消/复位/故障与适用CDC；7统一受限任务到镜像编译；8收齐类型、状态和异常验证矩阵；9冻结综合文件、参数、宏接口与约束。新增完整组合时序、面积功耗、CTS及物理未执行；目标周期保持3.333333333 ns。

完整验证索引 · 接续指南