

2026 Logic System Lab

邏輯系統實驗

Lab2 Report

組別：01

	姓名	學號
組員 1	張家榕	F84131251
組員 2	何家睿	E24146644

[Question 1]

Derive a 9-input Priority Encoder and draw its netlist

1. Boolean expression


$$BCD[3] = i_9 + i_8$$


$$BCD[2] = \overline{i_9} \cdot \overline{i_8} (i_7 + i_6 + i_5 + i_4)$$

$$BCD[1] = \overline{i_9} \cdot \overline{i_8} (i_7 + i_6 + \overline{i_5} \cdot \overline{i_4} (i_3 + \overline{i_2} \cdot i_1))$$

$$BCD[0] = i_9 + \overline{i_8} \left(i_7 + \overline{i_6} \left(i_5 + \overline{i_4} (i_3 + \overline{i_2} \cdot i_1) \right) \right)$$

2. Netlist





[Practice 1]

Tinkercad Link :

<https://www.tinkercad.com/things/6zQxNm5WKiN-9-input-priority-encoder-7-segment-decoder?sharecode=LgwPPPrPpo4PRKy44KEE4A0Mq4Vt9xcxMm0srl6qJfVg>

[Practice 2 ~ 4]

	Pass or Fail
Decoder_7S1	Pass
Decoder_7S2	Pass
Encoder_9	Pass
Encoder_15	Pass
top_15_2	Pass

[Practice 5]


Youtube Link :

<https://youtube.com/shorts/woFHQmhARew?feature=shared>

[Question 2]

Screenshot the synthesis schematic and explain the role of each LUT in the respective hardware

1. (Lab1's) Demux_1to4



dst_0_OBUF_inst_i_1

I2	I1	I0	O=I!0 & I1 & !I2
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

這個 LUT3 是在實現 1:4 Demux 中到 dst_0 的選擇。

- I1 對應 channel
 - I2/I0 分別對應 2-bit 控制訊號：dst_sel[1]/dst_sel[0]
1. 當控制訊號 I0=0, I2=0 (dst_sel=2'b00)時，讓 I1 (channel)通過
=> O = dst_0。
 2. 除去上述可能，其餘 I2, I0 組合皆不讓 I1 通過。

dst_1_OBUF_inst_i_1


I2	I1	I0	O=I0 & !I1 & I2
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

這個 LUT3 是在實現 1:4 Demux 中到 dst_1 的選擇。

- I2 對應 channel
 - I0/I1 分別對應 2-bit 控制訊號：dst_sel[1]/dst_sel[0]
1. 當控制訊號 I0=1, I1=0 (dst_sel=2'b10)時，讓 I2(channel)通過
=> O = dst_1。
 2. 除去上述可能，其餘 I0, I1 組合皆不讓 I2 通過。

dst_2_OBUF_inst_i_1 <table> <tr> <th>I2</th><th>I1</th><th>I0</th><th>O=I0 & I1 & I2</th></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr> </table>	I2	I1	I0	O=I0 & I1 & I2	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	1	1	0	0	0	1	0	1	0	1	1	0	0	1	1	1	0	這個 LUT3 是在實現 1:4 Demux 中到 dst_2 的選擇。 - I0 對應 channel - I2/I1 分別對應 2-bit 控制訊號：dst_sel[1]/dst_sel[0] - 當控制訊號 I2=0, I1=1 (dst_sel=2'b01)時，讓 I0 (channel)通過 => O = dst_2。 - 除去上述可能，其餘 I2, I1 組合皆不讓 I0 通過。
I2	I1	I0	O=I0 & I1 & I2																																		
0	0	0	0																																		
0	0	1	0																																		
0	1	0	0																																		
0	1	1	1																																		
1	0	0	0																																		
1	0	1	0																																		
1	1	0	0																																		
1	1	1	0																																		
dst_3_OBUF_inst_i_1 <table> <tr> <th>I2</th><th>I1</th><th>I0</th><th>O=I0 & I1 & I2</th></tr> <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td></tr> </table>	I2	I1	I0	O=I0 & I1 & I2	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	0	1	0	0	0	1	0	1	0	1	1	0	0	1	1	1	1	這個 LUT3 是在實現 1:4 Demux 中到 dst_3 的選擇。 - I1 對應 channel - I0/I2 分別對應 2-bit 控制訊號：dst_sel[1]/dst_sel[0] - 當控制訊號 I0=1, I2=1 (dst_sel=2'b11)時，讓 I1 (channel)通過 => O = dst_3。 - 除去上述可能，其餘 I0, I2 組合皆不讓 I1 通過。
I2	I1	I0	O=I0 & I1 & I2																																		
0	0	0	0																																		
0	0	1	0																																		
0	1	0	0																																		
0	1	1	0																																		
1	0	0	0																																		
1	0	1	0																																		
1	1	0	0																																		
1	1	1	1																																		

2. (Lab1's) Mux_8to1



channel_OBUF_inst_i_2

I5	I4	I3	I2	I1	I0	O=I1 & I2 & I4 + I0 & I2 & I4 + I12 & I3 & I4 + I12 & I4 & I5
0	0	0	0	0	0	0
0	0	0	0	0	1	0
0	0	0	0	1	0	0
0	0	0	0	1	1	0
0	0	0	1	0	0	0
0	0	0	1	0	1	0
0	0	0	1	1	0	1
0	0	0	1	1	1	1
0	0	1	0	0	0	0
0	0	1	0	0	1	0
0	0	1	0	1	0	0
0	0	1	0	1	1	0
0	0	1	1	0	0	0
0	0	1	1	0	1	0
0	0	1	1	1	0	1
0	0	1	1	1	1	1
0	1	0	0	0	0	0
0	1	0	0	0	1	0
0	1	0	0	1	0	0
0	1	0	0	1	1	0
0	1	0	1	0	0	0
0	1	0	1	0	1	1
0	1	0	1	1	0	0
0	1	0	1	1	1	1
0	1	1	0	0	0	1
0	1	1	0	0	1	1
0	1	1	0	1	0	1
0	1	1	0	1	1	1
0	1	1	1	0	0	0
0	1	1	1	0	1	1
0	1	1	1	1	0	0
0	1	1	1	1	1	1
1	0	0	0	0	0	1
1	0	0	0	0	1	1
1	0	0	0	1	0	1
1	0	0	0	1	1	1
1	0	0	1	0	0	0
1	0	0	1	0	1	0
1	0	0	1	1	0	1
1	0	0	1	1	1	1
1	0	1	0	0	0	1
1	0	1	0	0	1	1
1	0	1	0	1	0	1
1	0	1	0	1	1	1
1	0	1	1	0	0	0
1	0	1	1	0	1	0
1	0	1	1	1	0	1
1	0	1	1	1	1	1
1	1	0	1	1	1	1
1	1	0	0	0	0	0
1	1	0	0	0	1	0
1	1	0	0	1	0	0
1	1	0	0	1	1	0
1	1	0	1	0	0	0
1	1	0	1	0	1	1
1	1	0	1	1	0	0
1	1	0	1	1	1	1
1	1	1	0	0	0	1
1	1	1	0	0	1	1
1	1	1	0	1	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	0
1	1	1	1	0	1	1
1	1	1	1	1	0	0
1	1	1	1	1	1	1

這個 LUT6 是在實現 8:1 Mux 中 src[0]~src[3] 的通過選擇。

- I0/I1/I3/I5 分別對應 src[3]/src[2]/src[1]/src[0]
 - I2/I4 分別對應 2-bit 控制訊號：src_sel[1]/src_sel[0]
- 當控制訊號 I2=0, I4=0 (dst_sel=2'b00)時，讓 I5 (src[0])通過 => O = I5(src[0])。
 - 當控制訊號 I2=0, I4=1 (dst_sel=2'b01)時，讓 I3(src[1])通過 => O = I3(src[1])。
 - 當控制訊號 I2=1, I4=0 (dst_sel=2'b10)時，讓 I1(src[2])通過 => O = I1(src[2])。
 - 當控制訊號 I2=1, I4=1 (dst_sel=2'b11)時，讓 I0(src[3])通過 => O = I0(src[3])。


channel_OBUF_inst_i_3

I5	I4	I3	I2	I1	I0	O=I1 & I2 & I4 + I0 & I2 & I4 + I12 & I3 & I4 + I12 & I4 & I5
0	0	0	0	0	0	0
0	0	0	0	0	1	0
0	0	0	0	1	0	0
0	0	0	0	1	1	0
0	0	0	1	0	0	0
0	0	0	1	0	1	0
0	0	0	1	1	0	1
0	0	0	1	1	1	1
0	0	1	0	0	0	0
0	0	1	0	0	1	0
0	0	1	0	1	0	0
0	0	1	0	1	1	0
0	0	1	1	0	0	0
0	0	1	1	0	1	0
0	0	1	1	1	0	1
0	0	1	1	1	1	1
0	1	0	0	0	0	0
0	1	0	0	0	1	0
0	1	0	0	1	0	0
0	1	0	0	1	1	0
0	1	0	1	0	0	0
0	1	0	1	0	1	1
0	1	0	1	1	0	0
0	1	0	1	1	1	1
1	0	0	0	0	0	1
1	0	0	0	0	1	1
1	0	0	0	1	0	1
1	0	0	0	1	1	1
1	0	0	1	0	0	0
1	0	0	1	0	1	0
1	0	0	1	1	0	1
1	0	0	1	1	1	1
1	0	1	0	0	0	1
1	0	1	0	0	1	1
1	0	1	0	1	0	1
1	0	1	0	1	1	1
1	0	1	1	0	0	0
1	0	1	1	0	1	0
1	0	1	1	1	0	1
1	0	1	1	1	1	1
1	1	0	0	0	0	0
1	1	0	0	0	1	0
1	1	0	0	1	0	0
1	1	0	0	1	1	0
1	1	0	1	0	0	0
1	1	0	1	0	1	1
1	1	0	1	1	0	0
1	1	0	1	1	1	1
1	1	1	0	0	0	1
1	1	1	0	0	1	1
1	1	1	0	1	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	0
1	1	1	1	0	1	1
1	1	1	1	1	0	0
1	1	1	1	1	1	1

這個 LUT6 是在實現 8:1 Mux 中 src[4]~src[7] 的通過選擇。

- I0/I1/I3/I5 分別對應 src[7]/src[6]/src[5]/src[4]
 - I2/I4 分別對應 2-bit 控制訊號：src_sel[1]/src_sel[0]
- 當控制訊號 I2=0, I4=0 (dst_sel=2'b00)時，讓 I5 (src[4])通過 => O = I5(src[4])。
 - 當控制訊號 I2=0, I4=1 (dst_sel=2'b01)時，讓 I3(src[5])通過 => O = I3(src[5])。
 - 當控制訊號 I2=1, I4=0 (dst_sel=2'b10)時，讓 I1(src[6])通過 => O = I1(src[6])。
 - 當控制訊號 I2=1, I4=1 (dst_sel=2'b11)時，讓 I0(src[7])通過 => O = I0(src[7])。

3. (Lab1's) Demux_1to8



dst_OBUF[0]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是否通過的條件過濾器。

- I0 對前面 1to8MUX 傳送過來的信號 (channel)
- I1/I2/I3 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

1. 當控制訊號 I1=0,I2=0,I3 則將 channel 的訊號傳出到 dst[0]

dst_OBUF[1]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器。

- I1 對前面 1to8MUX 傳送過來的信號 (channel)
- I0/I2/I3 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

1. 當控制訊號 I0=1,I2=0,I3=0 則將 channel 的訊號傳出到 dst[1]

dst_OBUF[2]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器。

- I1 對前面 1to8MUX 傳送過來的信號 (channel)
- I2/I0/I3 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

2. 當控制訊號 I2=0,I0=1,I3=0 則將 channel 的訊號傳出到 dst[2]

■ dst_OBUF[3]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器

- I0 是前面 1to8MUX 傳送過來的信號 (channel)
- I1/I2/I3 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

3. 當控制訊號 I1=1,I2=1,I3=0 則將 channel 的訊號傳出到 dst[3]

■ dst_OBUF[4]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器。

- I3 對前面 1to8MUX 傳送過來的信號 (channel)
- I2/I0/I1 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

4. 當控制訊號 I2=0,I0=0,I1=1 則將 channel 的訊號傳出到 dst[4]

■ dst_OBUF[5]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器。

- I2 對前面 1to8MUX 傳送過來的信號 (channel)
- I1/I3/I0 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

5. 當控制訊號 I1=1,I3=0,I0=1 則將 channel 的訊號傳出到 dst[5]

■ dst_OBUF[6]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器。

- I1 對前面 1to8MUX 傳送過來的信號 (channel)
- I3/I2/I0 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

6. 當控制訊號 I3=0,I2=1,I0=1 則將 channel 的訊號傳出到 dst[6]

■ dst_OBUF[7]_inst_i_1


I3	I2	I1	I0	O=I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

這個 LUT4 是在實現 8:1 Mux 中 channel 是通過的條件過濾器。

- I0 對前面 1to8MUX 傳送過來的信號 (channel)
- I2/I3/I1 構成三位元的二進制選擇器，即:dst_sel[0]~dst_sel[2]

7. 當控制訊號 I2=1,I3=1,I1=1 則將 channel 的訊號傳出到 dst[7]

(Lab2's) Encoder_9



BCD_OBUF[0]_inst_i_2

I5	I4	I3	I2	I1	I0	O=I5 + I0 & !I5 + I3 & !I4 + !I1 & I2 & !I4 & !I5
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	0
0	0	0	0	1	1	1
0	0	0	1	0	0	1
0	0	0	1	0	1	1
0	0	0	1	1	0	0
0	0	0	1	1	1	1
0	0	1	0	0	0	1
0	0	1	0	0	1	1
0	0	1	0	1	0	1
0	0	1	0	1	1	1
0	0	1	1	0	0	1
0	0	1	1	0	1	1
0	0	1	1	1	0	1
0	0	1	1	1	1	1

這個 LUT6 是在實現 9encoder 中 i0~i5(數字 1~6)的通過選擇。

- 針對較低位元的競爭
- 再將結果傳入第二行第一個 LUT5 中做第二次競爭。
- I0=in[6],I1=in[1],I2=in[0],I3=in[2],
I4=in[3],I5=in[4]。
- I0 or I2 or I3 有亮，則輸出高電位訊號。
- 篩選 0,1,2,3,4,6

0	1	0	0	0	0	0
0	1	0	0	0	1	1
0	1	0	0	1	0	0
0	1	0	0	1	1	1
0	1	0	1	0	0	0
0	1	0	1	0	1	1
0	1	0	1	1	0	0
0	1	0	1	1	1	1
0	1	1	0	0	0	0
0	1	1	0	0	1	1
0	1	1	0	1	0	0
0	1	1	0	1	1	1
0	1	1	1	0	0	0
0	1	1	1	0	1	1
0	1	1	1	1	0	0
0	1	1	1	1	1	1
1	0	0	0	0	0	1
1	0	0	0	0	1	1
1	0	0	0	1	0	1
1	0	0	0	1	1	1
1	0	0	1	0	0	1
1	0	0	1	0	1	1
1	0	0	1	1	0	1
1	0	0	1	1	1	1
1	0	1	0	0	0	1
1	0	1	0	0	1	1
1	0	1	0	1	0	1
1	0	1	0	1	1	1
1	0	1	1	0	0	1
1	0	1	1	0	1	1
1	0	1	1	1	0	1
1	0	1	1	1	1	1
1	1	0	0	0	0	1
1	1	0	0	0	1	1
1	1	0	0	1	0	1
1	1	0	0	1	1	1
1	1	0	1	0	0	1
1	1	0	1	0	1	1
1	1	0	1	1	0	1
1	1	0	1	1	1	1
1	1	1	0	0	0	1
1	1	1	0	0	1	1
1	1	1	0	1	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	1
1	1	1	1	0	1	1
1	1	1	1	1	0	1
1	1	1	1	1	1	1

BCD_OBUF[1]_inst_i_2

I5	I4	I3	I2	I1	I0	O=I5 + I0 & I!5 + I1 & I!3 & I!4 & I!5 + I!1 & I2 & I!3 & I!4
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	1
0	0	0	0	1	1	1
0	0	0	1	0	0	1
0	0	0	1	0	1	1
0	0	0	1	1	0	1
0	0	0	1	1	1	1
0	0	1	0	0	0	0
0	0	1	0	0	1	1
0	0	1	0	1	0	0
0	0	1	0	1	1	1
0	0	1	1	0	0	0
0	0	1	1	0	1	1
0	0	1	1	1	0	0
0	0	1	1	1	1	1
0	0	1	1	1	1	1
0	1	0	0	0	0	0
0	1	0	0	0	1	1
0	1	0	0	1	0	0
0	1	0	0	1	1	1
0	1	0	1	0	0	0
0	1	0	1	0	1	1
0	1	0	1	1	0	0
0	1	0	1	1	1	1
0	1	1	0	0	0	0
0	1	1	0	0	1	1
0	1	1	0	1	0	0
0	1	1	0	1	1	1
0	1	1	1	0	0	0
0	1	1	1	0	1	1
0	1	1	1	1	0	0
0	1	1	1	1	1	1
1	0	0	0	0	0	1
1	0	0	0	0	1	1
1	0	0	0	1	0	1
1	0	0	0	1	1	1
1	0	0	1	0	0	1
1	0	0	1	0	1	1
1	0	0	1	1	0	1
1	0	0	1	1	1	1
1	0	1	0	0	0	1
1	0	1	0	0	1	1
1	0	1	0	1	0	1
1	0	1	0	1	1	1
1	0	1	1	0	0	1
1	0	1	1	0	1	1

這個 LUT6 是在實現 encoder 中

i(2, 6, 1, 3, 4, 5)的通過選擇。

- 與第二行第二個 LUT3 共同組成 BCD[1]的選擇器。
- 應該在 in[1, 2, 5, 6]有信號時為高電位。
- I0/I1/I3/I5 分別對應 in[2]/in[6]/in[1]/in[3]/in[4]/in[5]

1	0	1	1	1	0	1
1	0	1	1	1	1	1
1	1	0	0	0	0	1
1	1	0	0	0	1	1
1	1	0	0	1	0	1
1	1	0	0	1	1	1
1	1	0	1	0	0	1
1	1	0	1	0	1	1
1	1	0	1	1	0	1
1	1	0	1	1	1	1
1	1	1	0	0	0	1
1	1	1	0	0	1	1
1	1	1	0	1	0	1
1	1	1	0	1	1	1
1	1	1	1	0	0	1
1	1	1	1	0	1	1
1	1	1	1	1	1	1
1	1	1	1	0	1	1
1	1	1	1	1	0	1
1	1	1	1	1	1	1

BCD_OBUF[0]_inst_i_1						
I4	I3	I2	I1	I0	O=!!I0 & I1 & I2 + !!I0 & !!I2 & I3 + I4	
0	0	0	0	0	0	
0	0	0	0	1	0	
0	0	0	1	0	0	
0	0	0	1	1	0	
0	0	1	0	0	0	
0	0	1	0	1	0	
0	0	1	1	0	1	
0	0	1	1	1	0	
0	1	0	0	0	1	
0	1	0	0	1	0	
0	1	0	1	0	1	
0	1	0	1	1	0	
0	1	1	0	0	0	
0	1	1	0	1	0	
0	1	1	1	0	1	
0	1	1	1	1	0	
1	0	0	0	0	1	
1	0	0	0	1	1	
1	0	0	1	1	1	
1	0	1	0	0	1	
1	0	1	0	1	1	
1	0	1	1	0	1	
1	0	1	1	1	1	
1	1	0	0	0	1	
1	1	0	0	1	1	
1	1	0	1	0	1	
1	1	0	1	1	1	
1	1	1	0	0	1	
1	1	1	0	1	1	
1	1	1	1	0	1	
1	1	1	1	1	1	

這個 LUT5 與第一行第一個 LUT6 組成 BCD[0]的選擇器

- 應該在 1~9 中的奇數時亮起。
- I0/I1/I2/I3/I4 分別對應 in[7]/in[6]/in[5]/前一層/in[8]
- 完成選擇器中較高位的競爭

BCD_OBUF[1]_inst_i_1

I2	I1	I0	O=I10 & I1 & I12
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

這個 LUT3 與第一行第二個 LUT6 組成 BCD[1] 的選擇器

- 應該在 in[1, 2, 5, 6] 有信號時為高電位。
- I0/I1/I2 分別對應 in[7]/上一層/in[8]。
- 完成選擇器中較高位的競爭

BCD_OBUF[2]_inst_i_1

I5	I4	I3	I2	I1	I0	O=I10 & I1 & I14 & I15 + I10 & I11 & I2 & I15 + I10 & I12 & I4 & I15 + I10 & I1 & I2 & I4 & I15 + I10 & I2 & I3 & I15
0	0	0	0	0	0	0
0	0	0	0	0	1	0
0	0	0	0	1	0	1
0	0	0	0	1	1	0
0	0	0	1	0	0	1
0	0	0	1	0	1	0
0	0	0	1	1	0	1
0	0	0	1	1	1	0
0	0	1	0	0	0	1
0	0	1	0	0	1	0
0	0	1	0	1	0	1
0	0	1	0	1	1	0
0	0	1	1	0	0	1
0	0	1	1	0	1	0
0	0	1	1	1	0	1
0	0	1	1	1	1	0
0	1	0	0	0	0	1
0	1	0	0	0	1	0
0	1	0	0	1	1	0
0	1	0	1	0	0	1
0	1	0	1	0	1	0
0	1	0	1	1	0	1
0	1	0	1	1	1	0
0	1	1	0	0	0	1
0	1	1	0	0	1	0
0	1	1	0	1	0	1
0	1	1	0	1	1	0
0	1	1	1	0	0	1
0	1	1	1	0	1	0
0	1	1	1	1	0	1
0	1	1	1	1	1	0
1	0	0	0	0	0	0
1	0	0	0	0	1	0
1	0	0	0	1	0	0
1	0	0	0	1	1	0
1	0	0	1	0	0	0
1	0	0	1	0	1	0
1	0	0	1	1	0	0
1	0	0	1	1	1	0
1	0	1	0	0	0	0
1	0	1	0	0	1	0
1	0	1	0	1	0	0
1	0	1	0	1	1	0
1	0	1	1	0	0	0
1	0	1	1	0	1	0
1	0	1	1	1	0	0
1	0	1	1	1	1	0

這個 LUT6 在實現 encoder_9 中 BCD[2] 的選擇器
應該在數字 4 到 7 之間為 1。

- I0/I1/I2/I3/I4/I5 分別對應 in[7]/in[4]/in[3]/in[6]/in[5]/in[8]

1	0	1	1	1	1	0
1	1	0	0	0	0	0
1	1	0	0	0	1	0
1	1	0	0	1	0	0
1	1	0	0	1	1	0
1	1	0	1	0	0	0
1	1	0	1	0	1	0
1	1	0	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	0
1	1	1	0	0	0	0
1	1	1	0	0	1	0
1	1	1	0	1	0	0
1	1	1	0	1	1	0
1	1	1	1	0	0	0
1	1	1	1	0	1	0
1	1	1	1	1	0	0
1	1	1	1	1	1	0


BCD_OBUF[3]_inst_i_1

I1	I0	O=I0 + I1
0	0	0
0	1	1
1	0	1
1	1	1

這個 LUT2 是在實現 encoder_9 中 BCD[3]的選擇器

5. 應該在數字為 8or9 時為 1。
 - I0/I1 分別對應 in[7]/in[8]
 可以觀察到真值表跟 OR gate 一樣，符合數字 8 or 9 的選擇功能

4. (Lab2's) Decoder_7S1



out_OBUF[0]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3 + I10 & I11 & I13
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 7-Segment Decoder 中的 segment g。

- I3/I1/I0/I2 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

- 當 I3=0, I1=0, I0=0, I2=0，7-Segment Display 顯示 0，segment g 不亮。
- 當 I3=0, I1=0, I0=0, I2=1，7-Segment Display 顯示 1，segment g 不亮。
- 當 I3=0, I2=1, I0=1, I1=1，7-Segment Display 顯示 7，segment g 不亮。

out_OBUF[1]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I13 + I10 & I11 & I2 + I10 & I11 & I3 + I10 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

這個 LUT4 是在實現 7-Segment Decoder 中的 segment f。

- I0/I1/I3/I2 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

- 當 I0=1, I1=1, I3=0, I2=0，7-Segment Display 顯示 c，segment f 不亮。
- 當 I0=0, I1=0, I3=0, I2=1，7-Segment Display 顯示 1，segment f 不亮。
- 當 I0=1, I1=1, I3=0, I2=1，7-Segment Display 顯示 d，segment f 不亮。
- 當 I0=0, I1=0, I3=1, I2=0，7-Segment Display 顯示 2，segment f 不亮。
- 當 I0=0, I1=0, I3=1, I2=1，7-Segment Display 顯示 3，segment f 不亮。
- 當 I0=0, I1=1, I3=1, I2=1，7-Segment Display 顯示 7，segment f 不亮。

out_OBUF[2]_inst_i_1

I3	I2	I1	I0	O=I10 & I11 & I2 + I11 & I12 & I3 + I10 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

這個 LUT4 是在實現 7-Segment Decoder 中的 segment e。

- I0/I2/I1/I3 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

- 當 I0=0, I2=1, I1=0, I3=0，7-Segment Display 顯示 4，segment e 不亮。
- 當 I0=0, I2=0, I1=0, I3=1，7-Segment Display 顯示 1，segment e 不亮。
- 當 I0=1, I2=0, I1=0, I3=1，7-Segment Display 顯示 9，segment e 不亮。
- 當 I0=0, I2=1, I1=0, I3=1，7-Segment Display 顯示 5，segment e 不亮。
- 當 I0=0, I2=1, I1=1, I3=1，7-Segment Display 顯示 7，segment e 不亮。

out_OBUF[3]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3 + I0 & I1 & I2 & I3 + I0 & I1 & I2 & I3 + I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

這個 LUT4 是在實現 7-Segment Decoder 中的 segment d。

● I0/I1/I3/I2 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

1. 當 I0=0, I1=1, I3=0, I2=0, 7-Segment Display 顯示 4, segment d 不亮。
2. 當 I0=0, I1=0, I3=0, I2=1, 7-Segment Display 顯示 1, segment d 不亮。
3. 當 I0=1, I1=0, I3=1, I2=0, 7-Segment Display 顯示 A, segment d 不亮。
4. 當 I0=0, I1=1, I3=1, I2=1, 7-Segment Display 顯示 7, segment d 不亮。
5. 當 I0=1, I1=1, I3=1, I2=1, 7-Segment Display 顯示 F, segment d 不亮。

out_OBUF[4]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 & I3 + I0 & I1 & I3 + I0 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

這個 LUT4 是在實現 7-Segment Decoder 中的 segment c。

● I0/I3/I2/I1 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

1. 當 I0=0, I3=0, I2=1, I1=0, 7-Segment Display 顯示 2, segment c 不亮。
2. 當 I0=1, I3=1, I2=0, I1=0, 7-Segment Display 顯示 c, segment c 不亮。
3. 當 I0=1, I3=1, I2=1, I1=0, 7-Segment Display 顯示 E, segment c 不亮。
4. 當 I0=1, I3=1, I2=1, I1=1, 7-Segment Display 顯示 F, segment c 不亮。

out_OBUF[5]_inst_i_1

I3	I2	I1	I0	O=I0 & I1 & I2 + I0 & I1 & I2 & I3 + I1 & I2 & I3 + I0 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

這個 LUT4 是在實現 7-Segment Decoder 中的 segment b。

● I0/I1/I3/I2 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

1. 當 I0=1, I1=1, I3=0, I2=0, 7-Segment Display 顯示 c, segment b 不亮。
2. 當 I0=0, I1=1, I3=0, I2=1, 7-Segment Display 顯示 5, segment b 不亮。
3. 當 I0=0, I1=1, I3=1, I2=0, 7-Segment Display 顯示 6, segment b 不亮。
4. 當 I0=1, I1=1, I3=1, I2=0, 7-Segment Display 顯示 E, segment b 不亮。
5. 當 I0=1, I1=0, I3=1, I2=1, 7-Segment Display 顯示 b, segment b 不亮。
6. 當 I0=1, I1=1, I3=1, I2=1, 7-Segment Display 顯示 F, segment b 不亮。

out_OBUF[6]_inst_i_1

I3	I2	I1	I0	O=I1 & I2 & I3 + I0 & I1 & I2 & I3 + I0 & I1 & I3 + I0 & I1 & I2 & I3
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

這個 LUT4 是在實現 7-Segment Decoder 中的 segment a。

● I0/I1/I3/I2 分別對應

BCD[3]/BCD[2]/BCD[1]/BCD[0]

1. 當 I0=0, I1=1, I3=0, I2=0，7-Segment Display 顯示 4，segment a 不亮。
2. 當 I0=1, I1=1, I3=0, I2=0，7-Segment Display 顯示 c，segment a 不亮。
3. 當 I0=0, I1=0, I3=0, I2=1，7-Segment Display 顯示 1，segment a 不亮。
4. 當 I0=1, I1=1, I3=0, I2=1，7-Segment Display 顯示 d，segment a 不亮。
5. 當 I0=1, I1=0, I3=1, I2=1，7-Segment Display 顯示 b，segment a 不亮。

[心得]

組員一 張家榕 F84131251

本週實際將理論與 Verilog 的學習成果 Program 到 pynq-z2 上了，我覺得這是很令人激動與開心的成果，每一次的 Lab 都可以學到很多東西，這很讓人高興！這次的 Lab 對我而言也有很多自己摸索的過程，在看到成功貓貓的時候也很讓人開心，這是很有成就感的一堂課！！！！

組員二 何家睿 E24146644

本次實驗期限有兩週，時間較為充裕，一步一步製作了解碼器與編碼器 1 並實踐於 FPGA 板上。我嘗試像學長問了幾個關於元件、檔案、vivado 的問題，頓感：「有人問，還是比 GPT 好的」。因此我認為我應該培養起紀錄問題的習慣，以後 project 變難時問題有所依據。

此外，實驗室的電子元件較為老舊，再拿元件時需要經過掏金的過程，有些許有趣。Q2 的 LUT 其實做起來最痛苦，我認為我還欠缺用文字描述這種東西的能力，感覺沒抓到重點。