Tema 6. Memòria Cache Problemes

Curs 2019-20 Primavera
Grup 30
Joan Manuel Parcerisa





(alguns exercicis de revisió)


Problema:

Suposem un processador amb paraules i adreces de 32 bits. I una cache de dades de *correspondència directa*, d'*escriptura immediata sense assignació*, amb la següent distribució dels bits d'adreça:

	31	10_9	4_30
	etiqueta	índex	offset
a)	Quina és la mida del bloc, en bytes?		
b)	Quantes línies té la cache?		
c)	Quants bits d'emmagatzematge fan falta en total, per cada línia incloent-hi les dades?		

Problema:


Suposem un processador amb paraules i adreces de 32 bits. I una cache de dades de *correspondència directa*, d'*escriptura immediata sense assignació*, amb la següent distribució dels bits d'adreça:



4 bits d'offset \rightarrow blocs de mida $2^4 = 16$

Problema:

Suposem un processador amb paraules i adreces de 32 bits. I una cache de dades de *correspondència directa*, d'*escriptura immediata sense assignació*, amb la següent distribució dels bits d'adreça:



6 bits d'índex \rightarrow 26 línies = **64**

Problema:

Suposem un processador amb paraules i adreces de 32 bits. I una cache de dades de *correspondència directa*, d'*escriptura immediata sense assignació*, amb la següent distribució dels bits d'adreça:

	31	10 9	4	3 0
	etiqueta		índex	offset
a)	Quina és la mida del bloc, en bytes?	•••••	16	
b)	C		64	•
c)	Quants bits d'emmagatzematge fan falta en total, per cada líni incloent-hi les dades?		22+1+16x8	8 = 151

22 bits d'etiqueta + 1 bit de Validesa + 16 bytes de dades \rightarrow 22+1+16x8 = 151 bits

d) Omple la següent taula suposant que la cache és inicialment buida, i fem la següent seqüència de referències (lectures i escriptures), indicant també al final quina és la taxa d'encert:

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L						
0x0000 0004	L						
0x0000 004C	Е						
0x0000 0404	Е						
0x0000 0048	L						
0x0000 0008	Е						
0x0000 0400	L						
0x0000 0044	L						

• Índex i etiqueta: 22 6 4

etiqueta índex offset

 \circ Per exemple: $0x0000\ 0404 = 0000\ 0000\ 0000\ 0000\ 0000\ 0100\ 0100$

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L						
0x0000 0004	L						
0x0000 004C	Е						
0x0000 0404	Е						
0x0000 0048	L						
0x0000 0008	Е						
0x0000 0400	L						
0x0000 0044	L						

Taxa d'encert	
---------------	--

• Índex i etiqueta: etiqueta findex offset

 \circ Per exemple: $0x0000\ 0404 = 0000\ 0000\ 0000\ 0000\ 0000\ 0100\ 0100$

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloe reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L						
0x0000 00 <mark>0</mark> 4	L						
0x0000 004C	Е						
0x0000 04 <mark>0</mark> 4	Е	00					
0x0000 0048	L						
0x0000 00 <mark>0</mark> 8	Е						
0x0000 04 <mark>0</mark> 0	L						
0x0000 00 4 4	L						

• Índex i etiqueta: 22 6 4

• Índex i etiqueta índex offset

 \circ Per exemple: $0x0000\ 0404 = 0000\ 0000\ 0000\ 0000\ 0000\ 0100\ 0100$

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00					
0x0000 00 <mark>0</mark> 4	L	00					
0x0000 004C	Е	04					
0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
0x0000 0048	L	04					
0x0000 00 <mark>0</mark> 8	Е	00					
0x0000 04 <mark>0</mark> 0	L	00					
0x0000 0044	L	04					

• Índex i etiqueta: 22 6 4

etiqueta índex offset

 \circ Per exemple: $0x0000\ 0404 = 0000\ 0000\ 0000\ 0000\ 0100\ 0100$

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00				
0x0000 00 <mark>0</mark> 4	L	00	0000 00				
0x0000 004C	Е	04	0000 00				
0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
0x0000 0048	L	04	0000 00				
0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 0044	L	04	0000 00				

Taxa d'encert	
---------------	--

- Lectura (línia 0 buida)
 - → miss
 - → copiem bloc de MP a MC (16bytes)

Línia 0:	000000

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
→	0x0000 00 <mark>0</mark> 0	L	00	0000 00	N	1	16	
	0x0000 00 <mark>0</mark> 4	L	00	000000				
	0x0000 00 4 C	Е	04	000000				
	0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
	0x0000 00 4 8	L	04	000000				
	0x0000 00 <mark>0</mark> 8	Е	00	000000				
	0x0000 04 <mark>0</mark> 0	L	00	0000 01				
	0x0000 00 4 4	L	04	0000 00				

Taxa d'encert	

Lectura línia 0 (etiqueta coincideix)
 → hit

Línia 0:	000000
	• • •
•	

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
	0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
+	0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
	0x0000 00 4 C	Е	04	0000 00				
	0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
	0x0000 0048	L	04	0000 00				
	0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
	0x0000 04 <mark>0</mark> 0	L	00	0000 01				
	0x0000 0044	L	04	0000 00				

• Escriptura (línia 4 buida)

Línia 0 :	000000
-----------	--------

Línia 4 :

→ miss

. . .

→ Sense assignació: escrivim dada (4 bytes) sols a MP

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
	0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
	0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
•	0x0000 004C	Е	04	0000 00	N			4
	0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
	0x0000 0048	L	04	0000 00				
	0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
	0x0000 04 <mark>0</mark> 0	L	00	0000 01				
	0x0000 00 4 4	L	04	0000 00				

• Escriptura (línia 0, etiqueta diferent)

Línia 0 :	000000
-----------	--------

→ miss

Línia 4 :

→ Sense assignació: escrivim dada (4 bytes) sols a MP

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N			4
0x0000 0404	Е	00	0000 01	N			4
0x0000 0048	L	04	0000 00				
0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 00 <mark>4</mark> 4	L	04	0000 00				

• Lectura (línia 4 buida)

Línia 0 : 0000 00

→ miss

Línia 4: 0000 00

→ copiem bloc de MP a MC (16bytes)

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N			4
0x0000 0404	Е	00	0000 01	N			4
0x0000 0048	L	04	0000 00	N		16	
0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 0044	L	04	0000 00				

• Escriptura (línia 0, etiqueta coincideix)

Línia 0 : 0000 00

 \rightarrow hit

• • •

→ Escrivim dada (4 bytes) a MP i a MC

Línia 4: 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 0004	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N			4
0x0000 0404	Е	00	0000 01	N			4
0x0000 0048	L	04	0000 00	N		16	
0x0000 0008	Е	00	0000 00	S			4
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 0044	L	04	0000 00				

Taxa d'encert	

Lectura (línia 0, etiqueta no coincideix)
 → miss

Línia 0 : 0000 00

. . .

Línia 4: 0000 00

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
	0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
	0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
	0x0000 00 4 C	Е	04	0000 00	N			4
	0x0000 0404	Е	00	0000 01	N			4
	0x0000 0048	L	04	0000 00	N		16	
	0x0000 00 <mark>0</mark> 8	Е	00	0000 00	S			4
•	0x0000 0400	L	00	0000 01	N			
	0x0000 00 <mark>4</mark> 4	L	04	0000 00				

Lectura (línia 0, etiqueta no coincideix)

Línia 0 : 0000 01

→ miss

• • •

000000

Línia 4:

→ reemplacem bloc (16 bytes) copiant de MP a MC

índex Etiqueta Etiqueta bloc Núm. bytes Núm bytes Encert L/E adreça (S/N) reemplaçat (hex) llegits a MP escrits a MP (hex) (hex) 0x000000000L 00 000000 N 16 0x000000004L 00 000000 S 0x00000004CE 04000000 N 4 0x000000404E 000000 01 N 4 0x00000004804000000 N 16 S 0x000000008000000 00 4 0x0000 0400 L 00 0000 01 N 000000 16 $0x0000\ 0044$ 000000 04

Lectura (línia 4, etiqueta coincideix)
 → hit

Línia 0 : 0000 01

. . .

Línia 4: 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L	00	0000 00	N		16	
0x0000 0004	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N			4
0x0000 0404	Е	00	0000 01	N			4
0x0000 0048	L	04	0000 00	N		16	
0x0000 0008	Е	00	0000 00	S			4
0x0000 0400	L	00	0000 01	N	0000 00	16	
0x0000 0044	L	04	0000 00	S			

• Resultat: 3 hits i 5 misses: h = 3/8 = 37,5%

Línia 0 : 0000 01

. . .

Línia 4 : 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N			4
0x0000 0404	Е	00	0000 01	N			4
0x0000 0048	L	04	0000 00	N		16	
0x0000 00 <mark>0</mark> 8	Е	00	0000 00	S			4
0x0000 0400	L	00	0000 01	N	0000 00	16	
0x0000 0044	L	04	0000 00	S			

Taxa d'encert	37,5%
---------------	-------

e) Omple la mateix taula, suposant que la cache és inicialment buida, però ara suposant que la cache té una política d'escriptura retardada amb assignació

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L						
0x0000 0004	L						
0x0000 004C	Е						
0x0000 0404	Е						
0x0000 0048	L						
0x0000 0008	Е						
0x0000 0400	L						
0x0000 0044	L						

Taxa d'encert	
---------------	--

• Índex i etiqueta: igual que a l'apartat anterior

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L	00	0000 00				
0x0000 0004	L	00	0000 00				
0x0000 004C	Е	04	0000 00				
0x0000 0404	Е	00	0000 01				
0x0000 0048	L	04	0000 00				
0x0000 0008	Е	00	0000 00				
0x0000 0400	L	00	0000 01				
0x0000 0044	L	04	0000 00				

Taxa d'encert	
---------------	--

- Lectura (línia 0 buida)
 - \rightarrow miss
 - → copiem bloc de MP a MC (16bytes)

D	etiqueta
Línia 0 : 0	000000

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
+	0x0000 0000	L	00	0000 00				
	0x0000 0004	L	00	0000 00				
	0x0000 004C	Е	04	0000 00				
	0x0000 0404	Е	00	0000 01				
	0x0000 0048	L	04	0000 00				
	0x0000 0008	Е	00	0000 00				
	0x0000 0400	L	00	0000 01				
	0x0000 0044	L	04	0000 00				

Lectura línia 0 (etiqueta coincideix)
 → hit

<u>D</u>	etiqueta
_ínia 0 : <mark>0</mark>	000000

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
	0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
+	0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
	0x0000 00 4 C	Е	04	0000 00				
	0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
	0x0000 0048	L	04	0000 00				
	0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
	0x0000 04 <mark>0</mark> 0	L	00	0000 01				
	0x0000 0044	L	04	0000 00				

Taxa d'encert	
---------------	--

Escriptura (línia 4 buida)
 → miss

<u>D</u>	etiqueta
Línia 0 : <mark>0</mark>	000000

	adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
	0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
	0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
+	0x0000 00 4 C	Е	04	0000 00	N			
	0x0000 04 <mark>0</mark> 4	Е	00	0000 01				
	0x0000 00 4 8	L	04	0000 00				
	0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
	0x0000 04 <mark>0</mark> 0	L	00	0000 01				
	0x0000 00 4 4	L	04	0000 00				

• Escriptura (línia 4 buida)

Línia 0 : 0 etiqueta 0000 00

→ miss

→ Amb assignació: copiem bloc de MP a MC (16bytes) i posem el bit Dirty = 1 Línia 4 : 1 0000 00

a	dreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0	000 0000	L	00	0000 00	N		16	
0x00	000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x00	000 00 4 C	Е	04	0000 00	N		16	
0x00	000 04 <mark>0</mark> 4	Е	00	0000 01				
0x0	000 0048	L	04	0000 00				
0x00	8 <mark>0</mark> 00 000	Е	00	0000 00				
0x0	000 0400	L	00	0000 01				
0x0	000 0044	L	04	0000 00				

Escriptura (línia 0, etiqueta no coincideix)
 → miss

Línia 0 : 0 etiqueta 0000 00 ...

Línia 4 : 1 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 0004	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N			
0x0000 0048	L	04	0000 00				
0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 00 <mark>4</mark> 4	L	04	0000 00				

Escriptura (línia 0, etiqueta no coincideix)

Línia 0 : 1 0000 01

→ miss

→ Copiem bloc de MP a MC (16bytes) i posem D=1

Línia 4 : 1 0000 00

→ Com que el bloc reemplaçat té D=0, no cal actualitzar MP

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 0004	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	000000	16	
0x0000 00 <mark>4</mark> 8	L	04	0000 00				
0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 00 <mark>4</mark> 4	L	04	0000 00				

Taxa d'encert	
Taxa d'encert	

Lectura (línia 4, etiqueta coincideix)
 → hit

Línia 0 : 1 0000 01

Línia 4 : 1 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	0000 00	16	
0x0000 0048	L	04	0000 00	S			
0x0000 00 <mark>0</mark> 8	Е	00	0000 00				
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 00 <mark>4</mark> 4	L	04	0000 00				

Taxa d'encert	
---------------	--

Escriptura (línia 0, etiqueta no coincideix)
 → Miss

Línia 4 : 1 0000 00

adreça	l	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00	000	L	00	0000 00	N		16	
0x0000 00	004	L	00	0000 00	S			
0x0000 00	04C	Е	04	0000 00	N		16	
0x0000 04	404	Е	00	0000 01	N	000000	16	
0x0000 00	048	L	04	0000 00	S			
0x0000 00	800	Е	00	000000	N			
0x0000 04	4 <mark>0</mark> 0	L	00	0000 01				
0x0000 00	044	L	04	0000 00				

Escriptura (línia 0, etiqueta no coincideix)

→ Miss

→ Copiem bloc (16 bytes) de MP a MC, i posem D=1

Línia 4 : 1 | 0000 00

→ Com que el bloc reemplaçat té D=1, cal escriure'l a MP

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L	00	0000 00	N		16	
0x0000 0004	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	000000	16	
0x0000 0048	L	04	0000 00	S			
0x0000 0008	Е	00	000000	N	0000 01	16	16
0x0000 04 <mark>0</mark> 0	L	00	0000 01				
0x0000 0044	L	04	0000 00				

Taxa d'encert	
---------------	--

Lectura (línia 0, etiqueta no coincideix)
 → Miss

Línia 0 : 1 0000 00

Línia 4 : 1 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	000000	16	
0x0000 0048	L	04	000000	S			
0x0000 00 <mark>0</mark> 8	Е	00	000000	N	0000 01	16	16
0x0000 0400	L	00	0000 01	N			
0x0000 0044	L	04	0000 00				

Lectura (línia 0, etiqueta no coincideix)

Línia 0 : 0 etiqueta 0000 01

→ Miss

→ Copiem bloc (16 bytes) de MP a MC, i posem D=0

Línia 4 : 1 0000 00

→ Com que el bloc reemplaçat té D=1, cal escriure'l a MP

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 0000	L	00	0000 00	N		16	
0x0000 0004	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	000000	16	
0x0000 0048	L	04	0000 00	S			
0x0000 0008	Е	00	000000	N	0000 01	16	16
0x0000 0400	L	00	0000 01	N	000000	16	16
0x0000 0044	L	04	0000 00				

Lectura (línia 4, etiqueta coincideix)
 → Hit

Línia 0 : 0 etiqueta 0000 01

Línia 4 : 1 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	0000 00	16	
0x0000 0048	L	04	0000 00	S			
0x0000 00 <mark>0</mark> 8	Е	00	0000 00	N	0000 01	16	16
0x0000 0400	L	00	0000 01	N	0000 00	16	16
0x0000 0044	L	04	0000 00	S			

Taxa d'encert	
---------------	--

• Taxa d'encert: 3 / 8 = 37,5%

Línia 4 : 1 0000 00

adreça	L/E	índex (hex)	Etiqueta (hex)	Encert (S/N)	Etiqueta bloc reemplaçat (hex)	Núm. bytes llegits a MP	Núm bytes escrits a MP
0x0000 00 <mark>0</mark> 0	L	00	0000 00	N		16	
0x0000 00 <mark>0</mark> 4	L	00	0000 00	S			
0x0000 004C	Е	04	0000 00	N		16	
0x0000 0404	Е	00	0000 01	N	000000	16	
0x0000 0048	L	04	0000 00	S			
0x0000 00 <mark>0</mark> 8	Е	00	0000 00	N	0000 01	16	16
0x0000 0400	L	00	0000 01	N	000000	16	16
0x0000 0044	L	04	0000 00	S			

Taxa d'encert	37,5%

Problema:

Suposem un sistema computador amb un processador MIPS de 32 bits. Suposem que té una cache de dades de *correspondència directa* amb *escriptura immediata sense assignació*, amb 32 línies de 8 bytes cada una, i que està inicialment buida. Calcula els encerts i fallades en tots els accessos a memòria a les variables A, B i C del següent programa, suposant que la matriu A s'emmagatzema a partir de l'adreça 0x00001000.

```
short A[8][4], B[8], C[4][8];
main(){
   int i, j; /* emmagatzemats en registres */
   for (i=0; i<8; i++)
        for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];
}</pre>
```


Variable	Fallades	Encerts
A		
В		
С		

Problema:

Suposem un sistema computador amb un processador MIPS de 32 bits. Suposem que té una cache de dades de *correspondència directa* amb *escriptura immediata sense assignació*, amb 32 línies de 8 bytes cada una, i que està inicialment buida. Calcula els encerts i fallades en tots els accessos a memòria a les variables A, B i C del següent programa, suposant que la matriu A s'emmagatzema a partir de l'adreça 0x00001000.


```
short A[8][4], B[8], C[4][8];
main(){
  int i, j; /* emmagatzemats en registres */
  for (i=0; i<8; i++)
     for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];
}</pre>
```

Variable	Fallades	Encerts
A		
В		
С		





Mapeig de A, B i C a la cache de 32 línies (correspondència directa)

short A[8][4], B[8], C[4][8];



```
for (i=0; i<8; i++)
    for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```






	8 elements							
В	Línia 8	Línia 9						

	8 columnes								
C	Línia 10	Línia 11							
	Línia 12	Línia 13							
	Línia 14	Línia 15							
	Línia 16	Línia 17							


```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```






```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```





```
for (i=0; i<8; i++)
    for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];
```






Línia 10	Línia 11
Línia 12	Línia 13
Línia 14	Línia 15
Línia 16	Línia 17


```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

• Executem el bucle (i=0, j=0):

$$C[0][0] = A[0][0] + B[0] + C[0][0];$$







•	
Línia 10	Línia 11
Línia 12	Línia 13
Línia 14	Línia 15
Línia 16	Línia 17

```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```


• Executem el bucle (i=0, j=0):

$$C[0][0] = A[0][0] + B[0] + C[0][0];$$

Executem el bucle (i=0, j=1):

$$C[0][0] = A[0][1] + B[0] + C[1][0];$$





```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

• Executem el bucle (i=0, j=0):

$$C[0][0] = A[0][0] + B[0] + C[0][0];$$


• Executem el bucle (i=0, j=1):


$$C[0][0] = A[0][1] + B[0] + C[1][0];$$

• Executem el bucle (i=0, j=2):

$$C[0][0] = A[0][2] + B[0] + C[2][0];$$








```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

• Iterem bucle i (i=1, j=0):







```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

• Iterem bucle i (i=1, j=0):


$$C[0][1] = A[1][0] + B[1] + C[0][1];$$

• Iterem bucle i (i=1, j=1):






Línia 16



Línia 17


```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

- Resumint:
- Recorrem A per files sense repetir cap element. Falla a l'inici de cada bloc: 8 fallades




```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

- Resumint:
- Recorrem A per files sense repetir cap element. Falla a l'inici de cada bloc: 8 fallades
- Recorrem C per columnes sense repetir cap element (les escriptures sempre són encerts).
 Falla a l'inici de cada bloc: 8 fallades



```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```


- Resumint:
- Recorrem A per files sense repetir cap element. Falla a l'inici de cada bloc: 8 fallades
- Recorrem C per columnes sense repetir cap element (les escriptures sempre són encerts).
 Falla a l'inici de cada bloc: 8 fallades
- Recorrem B repetint 4 lectures de cada element. Falla a l'inici de cada bloc: 2 fallades



```
for (i=0; i<8; i++)
  for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];</pre>
```

- Resumint:
- Recorrem A per files sense repetir cap element. Falla a l'inici de cada bloc: 8 fallades
- Recorrem C per columnes sense repetir cap element (les escriptures sempre són encerts).
 Falla a l'inici de cada bloc: 8 fallades
- Recorrem B repetint 4 lectures de cada element. Falla a l'inici de cada bloc: 2 fallades

Variable	Fallades	Encerts
A	8	24
В	2	30
С	8	56



	8 elements						
В	Línia 8	Línia 9					

9 columnos

	o columnes							
C	Línia 10	Línia 11						
	Línia 12	Línia 13						
	Línia 14	Línia 15						
	Línia 16	Línia 17						

Preguntes

Indiqueu si són certes o falses les següents afirmacions sobre la memòria cache. Justifiqueu la resposta breument

a) Si augmentem la mida de línia (sense variar la capacitat total), millora la taxa de fallades (m)

b) Si augmentem la capacitat de la memòria cache, millora la taxa d'encerts (h)

a) Si augmentem la capacitat de la memòria cache, millora el temps mitjà d'accés a memòria

Preguntes

Indiqueu si són certes o falses les següents afirmacions sobre la memòria cache. Justifiqueu la resposta breument

- a) Si augmentem la mida de línia (sense variar la capacitat total), millora la taxa de fallades (m)
 Fals, no sempre: Els blocs llargs aprofiten la localitat espacial (si n'hi ha), però en haver-hi menys línies poden aparèixer conflictes que abans no hi havia
- b) Si augmentem la capacitat de la memòria cache, millora la taxa d'encerts (h)

c) Si augmentem la capacitat de la memòria cache, millora el temps mitjà d'accés a memòria

Preguntes

Indiqueu si són certes o falses les següents afirmacions sobre la memòria cache. Justifiqueu la resposta breument

- a) Si augmentem la mida de línia (sense variar la capacitat total), millora la taxa de fallades (m)
 Fals, no sempre: Els blocs llargs aprofiten la localitat espacial (si n'hi ha), però en haver-hi menys línies poden aparèixer conflictes que abans no hi havia
- b) Si augmentem la capacitat de la memòria cache, millora la taxa d'encerts (h) Cert

c) Si augmentem la capacitat de la memòria cache, millora el temps mitjà d'accés a memòria

Preguntes

Indiqueu si són certes o falses les següents afirmacions sobre la memòria cache. Justifiqueu la resposta breument

- a) Si augmentem la mida de línia (sense variar la capacitat total), millora la taxa de fallades (m)
 - Fals, no sempre: Els blocs llargs aprofiten la localitat espacial (si n'hi ha), però en haver-hi menys línies poden aparèixer conflictes que abans no hi havia
- b) Si augmentem la capacitat de la memòria cache, millora la taxa d'encerts (h) Cert

- c) Si augmentem la capacitat de la memòria cache, millora el temps mitjà d'accés a memòria
 - Fals, no sempre: $t_{am} = t_h + m \times t_p$ En augmentar la capacitat, es redueix la taxa de fallades (m) però augmenta el temps de servei en cas d'encert (t_h)

- **6.2.** Disposem d'un processador de 16 bits (amb bus d'adreces de 16 bits) amb una memòria cache que té les següents característiques:
 - Correspondència directa

Mida total: 256 bytes

Mida bloc: 16 bytes

- Escriptura immediata sense assignació
- a) Ompliu la següent taula a partir de la seqüència de referències donades.

tipus	adreça (hex)	etiqueta (hex)	index MC (hex)	Encert/ Fallada	#bytes llegits MP	#bytes escrits. MP	lectura dades MC (Si/No)	escript. dades MC (Si/No)
R	4534							
R	4568							
W	13A4							
W	13A8							
R	3560							
W	453C							
W	60A0							
R	453C							
W	3900							
R	A238							

Correspondència directa

• Mida total: 256 bytes \longrightarrow 256 bytes / 16 bytes per bloc = 16 blocs (línies) = 2^4

• Mida bloc: 16 bytes = 2^4 0x4534 = 0100 0101 0011 0100

etiqueta índex offset

• Calculem etiqueta i índex MC de cada adreça (hexa):

4534: etiqueta = 45, índex MC = 3

4568: etiqueta = 45, índex MC = 6

etc.

Acabem d'omplir totes les etiquetes i índexos:

Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4534	45	3					
L	4568	45	6					
E	13A4	13	Α					
Е	13A8	13	Α					
L	3560	35	6					
Е	453C	45	3					
Е	60A0	60	Α					
L	453C	45	3					
Е	3900	39	0					
L	A238	A2	3					


Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4534	45	3	miss				

- Lectura. Índex=3
 - \rightarrow miss

línia	V	etiqueta	dades		
0	0				
		•••			
3	0				
		•••			
6	0				
		•••			
Α	0				
		•••			

Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4534	45	3	miss	16		Sí	Sí

- Lectura. Índex=3
 - → miss
 - → llegim 16 bytes de MP...
 - ... I els escrivim a MC
 - → finalment llegim la dada de MC...
 - ... per enviar-la a la CPU




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4568	45	6	miss				

- Lectura. Índex = 6
 - → miss

línia	V	etiqueta	dades
0	0		
		•••	
3	1	45	
		•••	
→ 6	0		
		•••	
Α	0		

٦	ipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
						llegits MP	escrits MP	MC?	MC?
	L	4568	45	6	miss	16		Sí	Sí

- Lectura. Índex = 6
 - → miss
 - → Llegim 16 bytes de MP i els escrivim a MC
 - → Llegim dada de MC i enviem a CPU




Tipu	ıs adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
Е	13A4	13	А	miss				

- Escriptura. Índex = A
 - → miss

línia	V	etiqueta	dades
0	0		
		•••	
3	1	45	
		•••	
6	1	45	
		•••	
→ A	0		


Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
Е	13A4	13	Α	miss		2	No	No

- Escriptura. Índex = A
 - \rightarrow miss
- → escriptura immediata sense assignació: sols escrivim 2 bytes a MP (processador de 16 bits)




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	13A8	13	A	miss		2	No	No

- Escriptura. Índex = A
 - → miss
 - → escrivim 2 bytes a MP



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	3560	35	6	miss				

- Lectura. Índex = 6
 - → miss (etiqueta no coincideix)



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	3560	35	6	miss	16		Sí	Sí

- Lectura. Índex = 6
 - → miss (etiqueta no coincideix)
- → llegim 16 bytes de MP i els escrivim a MC (reemplaçant el bloc anterior)
 - → llegim la dada de MC i l'enviem a la CPU

línia	V	etiqueta	dades
0	0		
		•••	
3	1	45	
		•••	
→ 6	1	35	
		•••	
Α	0		


Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	453C	45	3	hit		2	No	Sí

- Escriptura. Índex = 3
 - → hit (etiqueta coincideix)
 - → escrivim la dada (2 bytes) a MC i també a MP

V	etiqueta	dades
0		
	•••	
1	45	
	•••	
1	35	
	•••	
0		
	1	1 45 1 35

Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	60A0	60	A	miss		2	No	No

- Escriptura. Índex = A
 - → miss
 - → escrivim la dada (2 bytes) a MP



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	453C	45	3	hit			Sí	No

- Lectura. Índex = 3
 - → hit (etiqueta coincideix)
 - → llegim la dada de MC i l'enviem a la CPU

línia	V	etiqueta	dades
0	0		
		•••	
→3	1	45	
		•••	
6	1	35	
		•••	
Α	0		


Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	3900	39	0	miss		2	No	No

- Escriptura. Índex = 0
 - → miss
 - → escrivim la dada (2 bytes) a MP

línia	V	etiqueta	dades
→ 0 0			
		•••	
3	1	45	
		•••	
6	1	35	
		•••	
Α	0		
		•••	

Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	A238	A2	3	miss				

- Lectura. Índex = 3
 - → miss (etiqueta no coincideix)



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	A238	A2	3	miss	16		Sí	Sí

- Lectura. Índex = 3
 - → miss (etiqueta no coincideix)
- → llegim 16 bytes de MP i els escrivim a MC (reemplaçant el bloc anterior)
 - → llegim la dada de MC i l'enviem a la CPU

línia	V	etiqueta	dades
0	0		
		•••	
→ 3	1	A2	
		•••	
6	1	35	
		•••	
Α	0		


Solució:

Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	,		Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4534	45	3	Miss	16		Sí	Sí
L	4568	45	6	Miss	16		Sí	Sí
Е	13A4	13	Α	Miss		2	No	No
Е	13A8	13	Α	Miss		2	No	No
L	3560	35	6	Miss	16		Sí	Sí
Е	453C	45	3	Hit		2	No	Sí
Е	60A0	60	Α	Miss		2	No	No
L	453C	45	3	Hit			Sí	No
Е	3900	39	0	Miss		2	No	No
L	A238	A2	3	Miss	16		Sí	Sí

b) Ompliu ara la mateixa taula, suposant que la la MC té una política d'escriptura retardada amb assignació.


Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4534	45	3	miss	16		Sí	Sí

- Lectura. Índex=3
 - → miss
 - → llegim 16 bytes de MP...
 - ... I els escrivim a MC
 - → finalment llegim la dada de MC...
 - ... per enviar-la a la CPU




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4568	45	6	miss	16		Sí	Sí

- Lectura. Índex = 6
 - → miss
 - → Llegim 16 bytes de MP i els escrivim a MC
 - → Llegim dada de MC i l'enviem a la CPU



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	13A4	13	Α	miss				

- Escriptura. Índex = A
 - → miss



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	13A4	13	Α	miss	16		No	Sí


- Escriptura. Índex = A
 - → miss
 - → Escriptura retardada: copiar bloc de MP a MC, posar el bit D=1
 - → Escriure la dada de la CPU a MC

Ara canvia!

	línia	V	D	etiqueta	dades
) ,	0	0			
			•••	•••	
	3	1	0	45	
			•••	•••	
	6	1	0	45	
			•••		
\leftarrow	A	1	1	13	
			•••		
	1			•	


Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
Е	13A8	13	Α	hit			No	Sí

- Escriptura. Índex = A
 - \rightarrow hit
 - → Escriure la dada de la CPU a MC i posar D=1




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	3560	35	6	miss				

- Lectura. Índex = 6
 - → miss (etiqueta no coincideix)




-	Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
						llegits MP	escrits MP	MC?	MC?
	L	3560	35	6	miss	16		Sí	Sí

- Lectura. Índex = 6
 - → miss (etiqueta no coincideix)
- → llegim 16 bytes de MP i els escrivim a MC (reemplaçant el bloc anterior)
 - → Llegim dada de MC i l'enviem a la CPU




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	453C	45	3	hit			No	Sí

- Escriptura. Índex = 3
 - \rightarrow hit
 - → Escriure la dada de la CPU a MC i posar bit D=1




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	60A0	60	Α	miss				

- Escriptura. Índex = A
 - → miss (etiqueta no coincideix)




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	60A0	60	A	miss		16	Sí	

- Escriptura. Índex = A
 - → miss (etiqueta no coincideix)
 - → el bloc a reemplaçar està modificat (D=1): el llegim de MC i l'escrivim a MP




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	60A0	60	A	miss	16	16	Sí	Sí

- Escriptura. Índex = A
 - → miss (etiqueta no coincideix)
 - → el bloc a reemplaçar està modificat (D=1): el llegim de MC i l'escrivim a MP
 - → Copiar nou bloc de MP a MC i posar bit D=1
 - → Escriure la dada de la CPU a MC




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	453C	45	3	hit			Sí	No

- Lectura. Índex = 3
 - \rightarrow hit
 - → Llegim dada de MC i l'enviem a la CPU




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
E	3900	39	0	miss				

- Escriptura. Índex = 0
 - → miss




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
Е	3900	39	0	miss	16		No	Sí

- Escriptura. Índex = 0
 - → miss
 - → Copiar nou bloc de MP a MC i posar bit D=1 → 0
 - → Escriure la dada de la CPU a MC




Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	A238	A2	3	miss				

- Lectura. Índex = 3
 - → miss



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	A238	A2	3	miss		16	Sí	

- Lectura. Índex = 3
 - → miss
 - → el bloc a reemplaçar està modificat (D=1): el llegim de MC i l'escrivim a MP



Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	A238	A2	3	miss	16	16	Sí	Sí

- Lectura. Índex = 3
 - \rightarrow miss
 - → el bloc a reemplaçar està modificat (D=1): el llegim de MC i l'escrivim a MP
 - → Copiar nou bloc de MP a MC i posar bit D=0 —
 - → Llegim dada de MC i l'enviem a la CPU

línia	V	D	etiqueta	dades
0	1	1	39	
		•••	•••	
→3 (\ျ	0	A2	
		•••	•••	
6	1	0	35	
		•••	•••	
Α	1	1	60	
		•••		

Solució:

Tipus	adreça	etiqueta	índex	Hit/Miss	Num bytes	Num bytes	Lectura	Escriptura
					llegits MP	escrits MP	MC?	MC?
L	4534	45	3	Miss	16		Sí	Sí
L	4568	45	6	Miss	16		Sí	Sí
Е	13A4	13	Α	Miss	16		No	Sí
Е	13A8	13	Α	Hit			No	Sí
L	3560	35	6	Miss	16		Sí	Sí
E	453C	45	3	Hit			No	Sí
Е	60A0	60	Α	Miss	16	16	Sí	Sí
L	453C	45	3	Hit			Sí	No
Е	3900	39	0	Miss	16		No	Sí
L	A238	A2	3	Miss	16	16	Sí	Sí

- c) Indiqueu per cada política:
 - taxa de fallades
 - número de bytes llegits d'MP
 - número de bytes escrits a MP
- Escriptura immediata sense assignació:
 - o m = 8 fallades / 10 referències = 0,80
 - 4 blocs * 16 bytes = 64 bytes llegits de MP
 - 5 words * 2 bytes = 10 bytes escrits a MP
- Escriptura retardada amb assignació:
 - o m = 7 fallades / 10 referències = 0,70
 - 7 blocs * 16 bytes = 112 bytes llegits de MP
 - o 2 blocs * 16 bytes = 32 bytes

6.6. Es vol definir la política d'escriptura de la memòria cache d'un determinat processador. Es consideren les alternatives: (1) escriptura immediata sense assignació i (2) escriptura retardada amb assignació.

Mitjançant simulació s'han obtingut les següents mesures:

- percentatge d'escriptures (pe): 20%
- percentatge de blocs modificats sobre el total de blocs reemplaçats (pm): 33.33%
- taxa d'encerts cas (1): 0.9
- taxa d'encerts cas (2): 0.85

El temps d'accés a memòria cache en cas d'encert (t_h) és de 10 ns. La lectura o escriptura d'un bloc de memòria principal (t_{block}) requereix 100 ns.

Es demana:

a) Calculeu el temps mitjà d'accés a memòria (t_{am}) en ambdues alternatives.

a) Calcular el temps mitjà d'accés t_{am}

$$t_{am} = t_h + m \times t_p$$

Però t_p és variable...

6.6. Es vol definir la política d'escriptura de la memòria cache d'un determinat processador. Es consideren les alternatives: (1) escriptura immediata sense assignació i (2) escriptura retardada amb assignació.

Mitjançant simulació s'han obtingut les següents mesures:

- percentatge d'escriptures (pe): 20%
- percentatge de blocs modificats sobre el total de blocs reemplaçats (pm): 33.33%
- taxa d'encerts cas (1): 0.9
- taxa d'encerts cas (2): 0.85

El temps d'accés a memòria cache en cas d'encert (t_h) és de 10 ns. La lectura o escriptura d'un bloc de memòria principal (t_{block}) requereix 100 ns.

(1) Escriptura immediata sense assignació:

o
$$t_p = 0$$
 (fallada d'escriptura, en $pe = 20\%$ de les fallades)

 $t_p = t_{block} + t_h$ (fallada de lectura, en (1-pe) = 80% de fallades)

$$t_{am} = t_h + m_1 \times (pe \times 0 + (1-pe) \times (t_{block} + t_h))$$

= 10 + 0,10 × 0,80 × (100 + 10)
= 18,8 ns

a) Calcular el temps mitjà d'accés t_{am}

$$t_{am} = t_h + m \times t_p$$

Però t_p és variable:

6.6. Es vol definir la política d'escriptura de la memòria cache d'un determinat processador. Es consideren les alternatives: (1) escriptura immediata sense assignació i (2) escriptura retardada amb assignació.

Mitjançant simulació s'han obtingut les següents mesures:

- percentatge d'escriptures (pe): 20%
- percentatge de blocs modificats sobre el total de blocs reemplaçats
 (pm): 33.33%
- taxa d'encerts cas (1): 0.9
- taxa d'encerts cas (2): 0.85

El temps d'accés a memòria cache en cas d'encert (t_h) és de 10 ns. La lectura o escriptura d'un bloc de memòria principal (t_{block}) requereix 100 ns.

- (2) Escriptura retardada amb assignació:
 - o $t_p = 2 \times t_{block} + t_h$ (bloc reemplaçat modificat, en pm = 1/3 de les fallades)
 - o $t_p = t_{block} + t_h$ (bloc reemplaçat no-modificat, en (1-pm) = 2/3 de les fallades)

$$t_{am} = t_h + m_2 \times (pm \times (2 \times t_{block} + t_h) + (1-pm) \times (t_{block} + t_h))$$

= 10 + 0,15 × (1/3 × (200 + 10) + 2/3 × (100+10))
= 31,5 ns

- a) Indiqueu quina alternativa seria més ràpida per a un programa que només fes lectures
- 6.6. Es vol definir la política d'escriptura de la memòria cache d'un determinat processador. Es consideren les alternatives: (1) escriptura immediata sense assignació i (2) escriptura retardada amb assignació.

Mitjançant simulació s'han obtingut les següents mesures:

- percentatge d'escriptures (pe): 20%
- percentatge de blocs modificats sobre el total de blocs reemplaçats (pm): 33.33%
- taxa d'encerts cas (1): 0.9
- taxa d'encerts cas (2): 0.85

El temps d'accés a memòria cache en cas d'encert (t_h) és de 10 ns. La lectura o escriptura d'un bloc de memòria principal (t_{block}) requereix 100 ns.

- (1) Escr. immediata sense assign. Sols lectures \rightarrow pe = 0 \rightarrow (1-pe) = 1,0 $t_{am} = t_h + m_1 \times 1,0 \times (t_{block} + t_h) = 10 + 0,10 \times 1,0 \times (100 + 10) = 21 \text{ ns}$
- (2) Escr. retardada amb assign. Cap bloc modificat \rightarrow pm = 0 \rightarrow (1-pm) = 1,0 $t_{am} = t_h + m_2 \times 1,0 \times (t_{block} + t_h) = 10 + 0,15 \times 1,0 \times (100 + 10) = 26,5 \text{ ns}$

La millor l'alternativa és (1) escriptura immediata sense assignació

- **6.7.** Tenim una CPU amb una cache en què hem observat les característiques següents quan executa una col.lecció de programes representatius:
 - CPI_{ideal} (CPI suposant que tots els accessos a memòria són encerts a la cache): 1.5 cicles/instr.
 - Temps de cicle (t_c): 10 ns
 - Nombre de referències per instrucció (nr): 1.6
 - Cache d'instruccions i dades separades
 - Cache de dades d'escriptura retardada amb assignació
 MCI MCD
 - Les característiques de les dues caches són les següents:

Característica	Memòria cache	
	d'Instruccions	de Dades
Nombre de referències a memòria per instrucció (nr)	1	0.6
Percentatge d'escriptures per referència (pe)	-	40%
Percentatge de blocs modificats sobre tots els reemplaçats (pm)	-	20%
Taxa de fallades (m)	4%	10%
Penalització (t _p) en reemplaçar un bloc no modificat	10 cicles	15 cicles
Penalització (t _p) en reemplaçar un bloc modificat	-	20 cicles
Temps de servei en cas d'encert (t _h)	1cicle	1cicle

a) Quin serà el temps mitjà d'accés a memòria (t_{am}) en cicles?

$$t_{am} = t_h + m \times t_p$$

- Cal fer una suma ponderada de termes
 - o Fallades en cada cache: tenen diferent taxa de fallades m
 - Reemplaçaments de blocs modificats o no: tenen diferent penalització tp

a) Quin serà el temps mitjà d'accés a memòria (t_{am}) en cicles?

$$t_{am} = t_h + m \times t_p$$

- Cal fer una suma ponderada de termes
 - o Fallades en cada cache: tenen diferent taxa de fallades m
 - Reemplaçaments de blocs modificats o no: tenen diferent penalització to
- Accesssos a cada cache: per a n instruccions...
 - 1,6·n accessos totals
 - o MCI: 1·n accessos → freqüència: $freq_{MCI} = 1/1,6$ del total d'accessos
 - o MCD: 0,6⋅n accessos → freqüència: freq_{MCD} = 0,6/1,6 del total d'accessos
- La penalització de fallada és
 - \circ MCI: $t_{p MCI} = 10$ cicles
 - $_{\circ}$ MCD (bloc modificat): $t_{p_mod} = 20$ cicles (pm = 0,2 = 20% de les fallades)
 - \circ MCD (bloc no-modificat): $t_{p \text{ nomod}} = 15 \text{ cicles } ((1-pm) = 0.8 = 80\% \text{ de les fallades})$

a) Quin serà el temps mitjà d'accés a memòria (t_{am}) en cicles?

$$t_{am} = t_h + m \times t_p$$

- Cal fer una suma ponderada de termes
 - Fallades en cada cache: tenen diferent taxa de fallades m
 - Reemplaçaments de blocs modificats o no: tenen diferent penalització t_p
- Accesssos a cada cache: per a n instruccions...
 - o 1,6⋅n accessos totals
 - MCI: 1·n accessos → freqüència: freq_{MCI} = 1/1,6 del total d'accessos
- La penalització de fallada és
 - \circ MCI: $t_{p_MCI} = 10$ cicles
 - $_{\circ}$ MCD (bloc modificat): $t_{p_mod} = 20$ cicles (pm = 0,2 = 20% de les fallades)
 - \circ MCD (bloc no-modificat): $t_{p_nomod} = 15$ cicles ((1-pm) = 0,8 = 80% de les fallades)
- La suma ponderada

$$t_{am} = t_h + freq_{MCI} \times m_{MCI} \times t_{p_MCI} + freq_{MCD} \times m_{MCD} \times (pm \times t_{p_mod} + (1-pm) \times t_{p_nomod})$$

= 1 + (1/1,6) × 0,04 × 10 +
+ (0,6/1,6) × 0,02 × (0,2 × 20 + 0,8 × 15) = 1,37 cicles

6.9. A l'hora de dissenyar una memòria cache d'instruccions de 8 KB s'està dubtant entre les següents mides de bloc, i se n'ha medit la taxa de fallades per una col.lecció de programes representatius:

8 bytes: 16%

16 bytes: 10%

Es demana que:

- a) Calculeu el temps mitjà d'accés a memòria (t_{am}) sabent que:
 - El temps d'accés de les caches en cas d'encert (t_h) és 1 cicle
 - El temps de servei de la memòria per servir blocs de 8 bytes és de 6 cicles, mentre que el temps per servir blocs de 16 bytes és de 12 cicles

$$t_{am} = t_h + m \times t_p = t_h + m \times (t_{bloc} + t_h)$$

Blocs de 8 bytes:

$$t_{am} = 1 + 0.16 \times (6 + 1) = 2.12 \text{ cicles}$$

• Blocs de 16 bytes:

$$t_{am} = 1 + 0.10 \times (12 + 1) = 2.30 \text{ cicles}$$

- b) Quant ocuparan totes les etiquetes en cada una de les dues possibilitats sabent que:


 les etiquetes i bits de validesa
 - MP té 2³² bytes
 - Les caches són de correspondència directa
 - La unitat mínima d'accés a memòria és el byte

	19	10	3
Adreça:	Etiqueta	índex	off
-			1

- Blocs de 8 bytes (=2³)
- MP de 2³² bytes
- Cache de 8192 bytes = 1024 línies (= 2¹⁰)
- Etiqueta de 32 10 3 = 19 bits
- Total ocupat per etiquetes i bits de validesa
 1024 x (19 + 1) = 20480 bits = 80 bytes

- b) Quant ocuparan totes les etiquetes en cada una de les dues possibilitats sabent que:

 les etiquetes i bits de validesa
 - MP té 2³² bytes
 - Les caches són de correspondència directa
 - La unitat mínima d'accés a memòria és el byte



- Blocs de 16 bytes (=24)
- MP de 2³² bytes
- Cache de 8192 bytes = 512 línies (= 29)
- Etiqueta de 32 9 4 = 19 bits
- Total ocupat per etiquetes i bits de validesa
 512 x (19 + 1) = 10240 bits = 40 bytes

6.3. El siguiente programa multiplica una matriz A (32x32) por un vector B (32) produciendo como resultado un vector C (32):

Los elementos de A, B y C son bytes. Todos los elementos de C han sido previamente inicializados a cero. A está almacenada a partir de la dirección 0 de memoria (direcciones 0..1023). B está almacenada justo a continuación de A (direcciones 1024..1055) y C justo a continuación de B (direcciones 1056..1087). Las variables i, j están almacenadas en registros del procesador.

El computador dispone de una memoria cache de correspondencia directa que almacena 4 bloques de 32 bytes cada uno, con escritura inmediata. Suponiendo que al inicializarse la ejecución del bucle anterior la cache no tiene ningún dato, calcula la tasa de aciertos de la memoria cache.


char A[32][32], B[32], C[32];

A está almacenada a partir de la dirección 0 de memoria

B está almacenada justo a continuación de A y C justo a continuación de B

bloques de 32 bytes cada uno,


- Quins blocs de MP ocupen A, B, i C?
- Blocs de 32 bytes = 32 elements "char"
 - A: cada fila ocupa 1 bloc: blocs núms. 0 .. 31
 - o B ocupa 1 bloc sencer: bloc núm. 32
 - C ocupa 1 bloc sencer: bloc núm 33




```
char A[32][32],B[32],C[32];
```

El computador dispone de una memoria cache de correspondencia directa que almacena 4 bloques de 32 bytes cada uno,

- A quina línia es mapeja cada bloc de A, B, C?
- Cache de 4 línies
 - o num_línia = num_bloc mod 4







```
char A[32][32], B[32], C[32];
```


El computador dispone de una memoria cache de correspondencia directa que almacena 4 bloques de 32 bytes cada uno,

- A quina línia es mapeja cada bloc de A, B, C?
- Cache de 4 línies
 - o num_línia = num_bloc mod 4
 - A (blocs 0..31) → línies 0, 1, 2, 3, 0, ... 3
 - $_{\circ}$ B (bloc 32) → línia 0
 - o C (bloc 33) → línia 1






 Quin recorregut de A, B, C fa el bucle?



 Quin recorregut de A, B, C fa el bucle?


```
• i=0, j=0

C[0] = A[0][j] * B[j] + C[0];
```




- Quin recorregut de A, B, C fa el bucle?
- Resta de la fila 0 (j=0..31)

```
C[0] = A[0][j] * B[j] + C[0];
```




- Quin recorregut de A, B, C fa el bucle?
- Fila 1 (j=0..31)


 C[1] = A[1][j] * B[j] + C[1];



- Encerts i fallades, fila i=0
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss



- Encerts i fallades, fila i=0
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - o Línia 0 → miss



- Encerts i fallades, fila i=0
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - o Línia 0 → miss (reemplacem bloc de A)

	MC
ínia	blocs
0	В
1	
2	
3	


- Encerts i fallades, fila i=0
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - Línia 0 → miss (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → miss
- Escrivim C[0]
 - o Línia 1 → Hit

	MC
línia	blocs
0	В
1	С
2	
3	


- Encerts i fallades, fila i=1
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - o Línia 0 → miss (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - Línia 1 → miss
- Escrivim C[0]
 - o Línia 1 → Hit
- Llegim A[0][1] (bloc 0)
 - Línia 0 → miss!!! (l'havíem reemplaçat)

	MC
línia	blocs
0	В
1	С
2	
3	

- Encerts i fallades, fila i=1
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - Línia 0 → miss (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → miss
- Escrivim C[0]
 - o Línia 1 → Hit
- Llegim A[0][1] (bloc 0)
 - Línia 0 → miss!!! (reemplacem bloc de B)
- Llegim B[1] (bloc 32)
 - Línia 0 → miss!!! (l'havíem reemplaçat)




- Encerts i fallades, fila i=1
- Llegim A[0][0] (bloc 0)
 - Línia 0 → miss
- Llegim B[0] (bloc 32)
 - Línia 0 → miss (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → miss
- Escrivim C[0]
 - o Línia 1 → Hit
- Llegim A[0][1] (bloc 0)
 - o Línia 0 → miss!!! (reemplacem bloc de B)
- Llegim B[1] (bloc 32)
 - o Línia 0 → miss!!! (reemplacem bloc de A)



- Encerts i fallades, fila i=1
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - Línia 0 → miss (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → miss
- Escrivim C[0]
 - o Línia 1 → Hit
- Llegim A[0][1] (bloc 0)
 - Línia 0 → miss!!! (reemplacem bloc de B)
- Llegim B[1] (bloc 32)
 - Línia 0 → miss!!! (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → hit
- Escrivim C[0]
 - o Línia 1 → Hit

	MC
línia	blocs
0	В
1	С
2	
3	

- Encerts i fallades, fila i=1
- Llegim A[0][0] (bloc 0)
 - o Línia 0 → miss
- Llegim B[0] (bloc 32)
 - Línia 0 → miss (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → miss
- Escrivim C[0]
 - o Línia 1 → Hit
- Llegim A[0][1] (bloc 0)
 - Línia 0 → miss!!! (reemplacem bloc de B)
- Llegim B[1] (bloc 32)
 - Línia 0 → miss!!! (reemplacem bloc de A)
- Llegim C[0] (bloc 33)
 - o Línia 1 → hit
- Escrivim C[0]
 - o Línia 1 → Hit



Durant el recorregut de la fila 0 els accessos a A i B es reemplacen mútuament a la línia 0 (fallades de conflicte)

- Tindrem 32 fallades de A i 32 de B
- A la línia 0 quedarà B
- C només haurà causat 1 fallada
- No hi ha fallades d'escriptura

• Fila 0: A i B es reemplacen mútuament a la línia 0, com ja hem vist

Fila i	A			В		C (lect)	C (escr.)	Contingut final	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	C

• Fila 1: A i C es reemplacen mútuament a la línia 1

Fila i	А			В		C (lect)	C (escr.)	Contingut final	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	С
1 (1	32	0	0	1	32	0	В	С

• Fila 2: A, B i C accedeixen a línies diferents

Fila i		А		В		C (lect)	C (escr.)	Contingut final	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	С
1	1	32	0	0	1	32	0	В	С
2 (2	1 (0	0 (1	0	0	В	С
))				

• Fila 3: A, B i C accedeixen a línies diferents

Fila i	A		В		C (lect)		C (escr.)	Contingut final	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	C
1	1	32	0	0	1	32	0	В	C
2	2	1	0	0	1	0	0	В	C
3 (3	1 (0) 0 (1	0	0	В	C
)				

• Fila 4: A i B es reemplacen mútuament a la línia 0, altre cop!

Fila i		A		В		C (lect)	C (escr.)	Contingut final	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	С
1	1	32	0	0	1	32	0	В	С
2	2	1	0	0	1	0	0	В	С
3	3	1	0	0	1	0	0	В	С
4 (0	32	0	32	1	0	0	В	С
)						

• Fila 5: A i C es reemplacen mútuament a la línia 1, altre cop!

Fila i		А	В		C (lect)		C (escr.)	Contingut final	
IIIa I	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	С
1	1	32	0	0	1	32	0	В	С
2	2	1	0	0	1	0	0	В	С
3	3	1	0	0	1	0	0	В	С
4	0	32	0	32	1	0	0	В	С
5 (1	32	0	0	1	32	0	В	С
))						

• Files 6 i 7: A, B i C accedeixen a línies diferents

Fila i	Fila i			В		C (lect)	C (escr.)	(escr.) Conting	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1	1	0	В	С
1	1	32	0	0	1	32	0	В	С
2	2	1	0	0	1	0	0	В	C
3	3	1	0	0	1	0	0	В	С
4	0	32	0	32	1	0	0	В	С
5	1	32	0	0	1	32	0	В	C
6	2	1	0	0	1	0	0	В	С
7	3	1	0	0	1	0	0	В	С

- Cada 4 files es repeteix el mateix patró (es repeteix 8 cops en total)
 - → Excepte que el "cold miss" de l'accés a C passa sols en la fila 0, però no en la 4, 8, etc.

Fila i		Α	В		C (lect)		C (escr.)	Contingut final	
	línia	fallades	línia	fallades	línia	fallades	fallades	línia 0	línia 1
0	0	32	0	32	1		0	В	С
1	1	32	0	0	1	32	0	В	С
2	2	1	0	0	1	0	0	В	С
3	3	1	0	0	1	0	0	В	С
4	0	32	0	32	1		0	В	С
5	1	32	0	0	1	32	0	В	С
6	2	1	0	0	1	0	0	В	С
7	3	1	0	0	1	0	0	В	С

Comptem les fallades:

Total referències a memòria:

$$\circ$$
 32 x 32 x 4 = 4096

• Encerts:

• Taxa d'encert:

- **6.10.** Disposem d'un processador de 16 bits (paraules i adreces de 16 bits) amb una memòria cache que té les següents característiques:
 - Correspondència associativa de 2 vies
 - Mida total: 1024 bytes
 - Mida bloc: 16 bytes
 - Política d'escriptura immediata sense assignació
 - Algorisme de reemplaçament: LRU

Ompliu la següent taula a partir de la seqüència de referències donades, on a la columna tipus *R byte* indica lectura d'1 byte, *R word* és lectura de 2 bytes, *W byte* és escriptura d'1 byte i *W word* és escriptura de 2 bytes. La mida de les lectures i escriptures s'ha d'especificar en bytes.

- 6.10. Disposem d'un processador de 16 bits (paraules i adreces de 16 bits) amb una memòria cache que té les següents característiques:
 - Correspondència associativa de 2 vies
 - Mida total: 1024 bytes
 - Mida bloc: 16 bytes
 - Política d'escriptura immediata sense assignació
 - Algorisme de reemplaçament: LRU

Ompliu la següent taula a partir de la seqüència de referències donades, on a la columna tipus *R byte* indica lectura d'1 byte, *R word* és lectura de 2 bytes, *W byte* és escriptura d'1 byte i *W word* és escriptura de 2 bytes. La mida de les lectures i escriptures s'ha d'especificar en bytes.

- Quants blocs té la cache?
 - $_{\circ}$ 1024 / 16 = 64 blocs
- Quants conjunts té la cache?
 - o 64 blocs / 2 vies = 32 conjunts
- Per exemple: @ = 0xA930
 - o = 1010 100**1 0011** 0000
 - \circ Conjunt = 0x13





• En primer lloc calcularem el num. de bloc i de conjunt (com en l'exemple anterior)

tipus	mida	Adreça	#bloc	#conjunt	h /100	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13							
L	V	B930	B93	13							
E	В	A972	A97	17							
E	W	A932	A93	13							
E	В	C935	C93	13							
L	W	C934	C93	13							
E	В	B976	B97	17							
E	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

• Lectura A93: conjunt 13 → cold miss. Llegim 16 bytes. Ocupa la via 0

LRU⁄

tipus	mida	Adreça	#bloc	#conjunt	h /100	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	nym	adreça	Mida	adreça	mida	/	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13							
Е	В	A972	A97	17							
Е	W	A932	A93	13							
Е	В	C935	C93	13							
L	W	C934	C93	13							
Е	В	B976	B97	17							
Е	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

• Lectura B93: conjunt 13 → cold miss. Llegim 16 bytes. Ocupa la via 1

tipus	mida	Adreça	#bloc	#conjunt	h /m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	IIIIua	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
E	В	A972	A97	17							
Е	W	A932	A93	13							
Е	В	C935	C93	13							
L	W	C934	C93	13							
Е	В	B976	B97	17							
Е	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

- Escriptura A97: conjunt 17 → miss
- Escriptura Immediata sense assignació: sols escrivim 1 byte a MP

tipus	mida	Adreça	#bloc	#conjunt	h/m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	IIIIua	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
Е	W	A932	A93	13							
Е	В	C935	C93	13							
L	W	C934	C93	13							
Е	В	B976	B97	17							
Е	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

- Escriptura A93: conjunt 13 → hit
- Escrivim 2 bytes a MC i també a MP. El bloc LRU passa a ser B93

tipus	mida	Adreça	#bloc	#conjunt	h /m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	nym	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
E	W	A932	A93	13	h			A932	2	B93, A93	
Е	В	C935	C93	13							
L	W	C934	C93	13							
Е	В	B976	B97	17							
E	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

- Escriptura C93: conjunt 13 → miss
- Escrivim 1 byte, solament a MP

tipus	mida	Adreça	#bloc	#conjunt	h /100	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
E	В	A972	A97	17	m			A972	1		
Е	W	A932	A93	13	h			A932	2	B93, A93	
E	В	C935	C93	13	m			C935	1		
L	W	C934	C93	13							
Е	В	B976	B97	17							
E	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

- Lectura C93: conjunt 13 → miss,
- Llegim 16 bytes, reemplacem el bloc B93. El bloc LRU passa a ser A93

tipus	mida	Adreça	#bloc	#conjunt	h /m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	nym	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
Е	W	A932	A93	13	h			A932	2	B93, A93	
Е	В	C935	C93	13	m			C935	1		
L	W	C934	C93	13	m	C930	16			A93, C93	
Е	В	B976	B97	17							
Е	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

- Escriptura B97: conjunt 17 → miss,
- Escrivim 1 byte, solament a MP

tipus	mida	Adreça	#bloc	#conjunt	h/m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	IIIIua	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
E	W	A932	A93	13	h			A932	2	B93, A93	
Е	В	C935	C93	13	m			C935	1		
L	W	C934	C93	13	m	C930	16			A93, C93	
Е	В	B976	B97	17	m			B976	1		
Е	W	B936	B93	13							
L	В	B938	B93	13							
L	W	A978	A97	17							

- Escriptura B93: conjunt 13 → miss,
- Escrivim 2 bytes, solament a MP

tipus	mida	Adreça	#bloc	#conjunt	h/m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	IIIIua	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
E	W	A932	A93	13	h			A932	2	B93, A93	
Е	В	C935	C93	13	m			C935	1		
L	W	C934	C93	13	m	C930	16			A93, C93	
Е	В	B976	B97	17	m			B976	1		
Е	W	B936	B93	13	m			B936	2		
L	В	B938	B93	13							
L	W	A978	A97	17							

- Lectura B93: conjunt 13 → miss,
- Llegim 16 bytes, reemplacem el bloc A93. El bloc LRU passa a ser C93

tipus	mida	Adreça	#bloc	#conjunt	h /m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	11/111	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
Е	W	A932	A93	13	h			A932	2	B93, A93	
Е	В	C935	C93	13	m			C935	1		
L	W	C934	C93	13	m	C930	16		•	A43, C93	
Е	В	B976	B97	17	m			B976	1		
Е	W	B936	B93	13	m			B936	2		
L	В	B938	B93	13	m	B930	16			C93, B93	
L	W	A978	A97	17							

- Lectura A97: conjunt 17 → miss,
- Llegim 16 bytes, ocupa la via 0

LRU

tipus	mida	Adreça	#bloc	#conjunt	h /m	Lectur	а МР	Escr.	MP	Conj 13	Conj 17
tipus	mida	(hex)	(hex)	(hex)	nym	adreça	Mida	adreça	mida	,	,
L	В	A930	A93	13	m	A930	16			A93,	,
L	W	B930	B93	13	m	B930	16			A93, B93	
Е	В	A972	A97	17	m			A972	1		
Е	W	A932	A93	13	h			A932	2	B93, A93	
Е	В	C935	C93	13	m			C935	1		
L	W	C934	C93	13	m	C930	16			A93, C93	
Е	В	B976	B97	17	m			B976	1		
Е	W	B936	B93	13	m			B936	2		
L	В	B938	B93	13	m	B930	16			C93, B93	
L	W	A978	A97	17	m	A970	16				A97,

- **6.11.** Suposem que tenim un processador amb una memòria cache de dades amb les següents característiques:
 - 64 conjunts
 - 4 blocs per conjunt
 - 32 bytes per bloc
 - paraules de 4 bytes
 - algorisme de reemplaçament LRU

Sobre aquest sistema de memòria s'executen 2 versions diferents d'una mateixa aplicació:

Indiqueu quantes fallades hi ha a la cache de dades per a cada una de les dues versions. Considereu que les variables i, j i sumA estan guardades en registres.



- Quants elements caben en un bloc?
 - 32 bytes per bloc / 4 bytes per element = 8 elements
- Quants blocs per fila té la matriu?
 - o 1024 elements / 8 elements per bloc = 128 blocs

- Resseguim l'algorisme: recorre la matriu per files
- No repeteix cap element
- Per cada bloc visitat, falla el primer element i encerta els altres 7
 - Taxa de fallades = 1/8
- Total número de fallades = 1/8 x 128 x 1024 = 16.384


- Resseguim l'algorisme: recorre la matriu per columnes
- Columna 0:

```
Fila 0: bloc núm. 0 → miss → conjunt 0 (via 0)
Fila 1: bloc núm. 128 → miss → conjunt 0 (via 1)
Fila 2: bloc núm. 256 → miss → conjunt 0 (via 2)
Fila 3: bloc núm. 384 → miss → conjunt 0 (via 3)
Fila 4: bloc núm. 512 → miss → conjunt 0 (via 0, reemplaça el bloc 0, LRU)
Fila 5: bloc núm. 640 → miss → conjunt 0 (via 1, reemplaça el bloc 128, LRU)
etc.
```

Columna 1:

- Fila 0: bloc núm 0 (ja visitat abans, però reemplaçat) → miss
 Fila 1: bloc núm 128 ídem.
 etc.
- Tots els accessos són fallades!
 - Total número de fallades = 128 x 1024 = 131.072 fallades

6.12. El subsistema de memòria d'un determinat computador està organitzat en tres nivells:



Les característiques del processador i de cada nivell són les següents:

- P: La unitat d'adreçament es el byte.
- L1: Memòria cache de nivell 1 amb 4 blocs de 4 bytes cada un.
 Correspondència directa.
- L2: Memòria cache de nivell 2 amb 16 blocs de 4 bytes cada un.
 Correspondència associativa de 2 vies. Algorisme de reemplaçament LRU.
- MP: Memòria principal amb capacitat de 1 Mbyte.

El funcionament del sistema s'explica a continuació. L1 rep les peticions a memòria que genera P. En cas de fallada a L1, primer es comprova si el bloc es troba a L2. Si hi és, es copia aquest bloc a L1 sense necessitat d'accedir a MP. Si no hi és tampoc a L2, s'accedeix a MP i es copia a les dues caches. D'aquesta manera, L2 actua com una cache per a les peticions de memòria que genera L1.

Per avaluar el rendiment del subsistema de memòria, definim, per a cada nivell i, una taxa d'encerts $h_i = n\acute{u}m$. encerts a la L_i / $n\acute{u}m$. peticions a la L_i

Donada la següent seqüència de 28 adreces de lectura a memòria:

```
0, 5, 10, 12, 34, 0, 66, ... (que es repeteix 3 vegades més)
```

Suposant que les caches estan inicialment buides, calculeu les taxes h₁ i h₂

• Número de bloc de cada accés (blocs de 4 bytes) = adreça div 4

				L1					L.	2
adreça	#bloc	línia	h /m	BI	ocs g	uarda	its	conjunt	h /m	Blocs LRU
		IIIIIa	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0									
5	1									
10	2									
12	3									
34	8									
0	0									
66	16									
0	0									
5	1									
10	2									
12	3									
34	8									
0	0									
66	16									

- Número de bloc de cada accés (blocs de 4 bytes) = adreça div 4
- Número de línia de cada accés (L1 té 4 línies) = #bloc mod 4

				L1					L.	2
adreça	#bloc	línia	h/m	BI	ocs g	uarda	its	conjunt	h/m	Blocs LRU
		IIIIIa	h/m	LO	L1	L2	L3	conjunt	путп	(Conj. 0)
0	0	0								
5	1	1								
10	2	2								
12	3	3								
34	8	0								
0	0	0								
66	16	0								
0	0	0								
5	1	1								
10	2	2								
12	3	3								
34	8	0								
0	0	0								
66	16	0								

 Analitzem L1 per separat, durant la primera tanda: misses a la línia 0, es reemplacen mútuament els blocs 0, 8, 0, 16. I també cold misses a les línies 1, 2, 3

				L1					L.	2
adreça	#bloc	línia	h /m	BI	ocs g	uarda	its	conjunt	h /m	Blocs LRU
		IIIIId	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0						
5	1	1	m	0	1					
10	2	2	m	0	1	2				
12	3	3	m	0	1	2	3			
34	8	0	m	8	1	2	3			
0	0	0	m	0	1	2	3			
66	16	0	m	16	1	2	3			
0	0	0								
5	1	1								
10	2	2								
12	3	3								
34	8	0								
0	0	0								
66	16	0							-	

• A la segona tanda: misses a la línia 0, es reemplacen mútuament els blocs 0, 8, 0, 16. A les línies 1, 2, 3 tenim encerts

				L1					L	2
adreça	#bloc	línia	h /m	BI	ocs g	uarda	its	conjunt	h /m	Blocs LRU
		IIIIId	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0						
5	1	1	m	0	1					
10	2	2	m	0	1	2				
12	3	3	m	0	1	2	3			
34	8	0	m	8	1	2	3			
0	0	0	m	0	1	2	3			
66	16	0	m	16	1	2	3			
0	0	0	m	0	1	2	3			
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3			
0	0	0	m	0	1	2	3			
66	16	0	m	16	1	2	3			

#conjunt de cada accés a L2 (té 8 conjunts) = #bloc mod 8
 (sols accedeixen a L2 les fallades de L1)

				L1					L2	2
adreça	#bloc	línia	h/m	Bl	ocs g	uarda	its	conjunt	h/m	Blocs LRU
		IIIIId	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0		
5	1	1	m	0	1			1		
10	2	2	m	0	1	2		2		
12	3	3	m	0	1	2	3	3		
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

- Analitzem L2 per separat, durant la primera tanda: els blocs 0, 8 ocupen el conjunt 0 al complet, i els blocs 1, 2, 3 van als conjunts 1, 2, 3
- Observarem l'evolució LRU del conjunt 0

				L1					L	2
adreça	#bloc	línia	h/m	Bl	ocs g	uarda	its	conjunt	h/m	Blocs LRU
		IIIIIa	11/111	LO	L1	L2	L3	conjunt	11/111	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

• El bloc 0 encerta. Passa a ser el més recent

				L1					L	2
adreça	#bloc	línia	h /m	Bl	ocs g	uarda	its	conjunt	h /m	Blocs LRU
		IIIIId	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8, 0
66	16	0	m	16	1	2	3	0		
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

- El bloc 0 encerta. Passa a ser el més recent
- El bloc 16 falla. Reemplaça al més antic, que és el 8

				L1					L	2
adreça	#bloc	línia	h/m	Bl	ocs g	uarda	its	conjunt	h/m	Blocs LRU
		IIIIIa	h/m	LO	L1	L2	L3	conjunt	11/111	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8,0
66	16	0	m	16	1	2	3	0	m	0, 16
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

- Durant la segona tanda, totes les fallades de L1 van al conjunt 0
- Bloc 0 encerta i passa a més recent

				L1					L	2
adreça	#bloc	línia	h/m	Bl	ocs g	uarda	its	conjunt	h/m	Blocs LRU
		IIIIIa	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8, <mark>0</mark>
66	16	0	m	16	1	2	3	0	m	0, 16
0	0	0	m	0	1	2	3	0	h	16, 0
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0	m	
0	0	0	m	0	1	2	3	0	h	
66	16	0	m	16	1	2	3	0	m	

- Bloc 8 falla i reemlaça al 16
- Bloc 0 encerta, i passa a ser el més recent

				L1					L	2
adreça	#bloc	línia	h /m	Bl	ocs g	uarda	its	conjunt	h /m	Blocs LRU
		IIIIId	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8, 0
66	16	0	m	16	1	2	3	0	m	0, 16
0	0	0	m	0	1	2	3	0	h	16, 0
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8,0
66	16	0	m	16	1	2	3	0	m	

- Bloc 16 falla i reemlaça al 8
- La tanda 3 i la tanda 4 es comporten exactament com la tanda 2

				L1					L	2
adreça	#bloc	línia	h /m	BI	ocs g	uarda	its	conjunt	h /m	Blocs LRU
		línia	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8, <mark>0</mark>
66	16	0	m	16	1	2	3	0	m	0, 16
0	0	0	m	0	1	2	3	0	h	16, <mark>0</mark>
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8 , 0
66	16	0	m	16	1	2	3	0	m	0, 16

- Referències a L1
 - \circ 7 x 4 tandes = 28
- Encerts a L1

$$0 + 3 \times 3 \text{ tandes} = 9$$

$$h_1 = 9 / 28 = 0.32$$

- Referències a L2
 - \circ 7 + 4 × 3 tandes = 19
- Encerts a L2

$$\circ$$
 1 + 2 × 3 tandes = 7

$$h_2 = 7 / 19 = 0.37$$

b) Calculeu de nou les taxes h₁ i h₂ suposant que ara canviem l'algorisme de reemplaçament de L2: usarem l'algorisme FIFO, que consisteix en reemplaçar el bloc que fa més temps que s'ha portat a la cache.

	#bloc			L1			L2			
adreça		l/mtm	h /m	Bl	ocs g	uarda	its	conjunt	la /	Blocs FIFO
		línia	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0		
5	1	1	m	0	1			1		
10	2	2	m	0	1	2		2		
12	3	3	m	0	1	2	3	3		
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

- Primera tanda: Blocs 0, 8 fallen i ocupen el conjunt 0 al complet
- Bloc 0 encerta, però no altera l'ordre FIFO

				L1			L2			
adreça	#bloc	16.5.5	h /m	Bl	ocs g	uarda	its		la //22	Blocs FIFO
		línia	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	0, 8
66	16	0	m	16	1	2	3	0		
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

• Bloc 16 falla i reemplaça al bloc 0

	#bloc			L1			L2			
adreça		línia	h /m	Bl	ocs g	uarda	its	conjunt	la //22	Blocs FIFO
		IIIIId	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8
66	16	0	m	16	1	2	3	0	m	8, 16
0	0	0	m	0	1	2	3	0		
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

• Segona tanda. Bloc 0 falla i reemplaça al 8.

	#bloc			L1			L2			
adreça		16	h /m	Bl	ocs g	uarda	its		la //	Blocs FIFO
		línia	h/m	L0	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	0, 8
66	16	0	m	16	1	2	3	0	m	8, 16
0	0	0	m	0	1	2	3	0	m	16, <mark>0</mark>
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0		
0	0	0	m	0	1	2	3	0		
66	16	0	m	16	1	2	3	0		

- Bloc 8 falla i reemplaça al 16
- Bloc 0 encerta, però no altera l'ordre FIFO

				L1			L2			
adreça	#bloc	I/o to	h /m	Bl	ocs g	uarda	its		la //22	Blocs FIFO
		línia	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	0, 8
66	16	0	m	16	1	2	3	0	m	8, 16
0	0	0	m	0	1	2	3	0	m	36, 0
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	0,8
66	16	0	m	16	1	2	3	0		

- Bloc 16 falla i reemplaça al 0
- Les tandes 3 i 4 segueixen el mateix patró que la tanda 2

				L1			L2			
adreça	#bloc	I/o to	h /m	Bl	ocs g	uarda	its		la //22	Blocs FIFO
		línia	h/m	LO	L1	L2	L3	conjunt	h/m	(Conj. 0)
0	0	0	m	0				0	m	0,
5	1	1	m	0	1			1	m	0,
10	2	2	m	0	1	2		2	m	0,
12	3	3	m	0	1	2	3	3	m	0,
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	0, 8
66	16	0	m	16	1	2	3	0	m	8 , 16
0	0	0	m	0	1	2	3	0	m	16, <mark>0</mark>
5	1	1	h	0	1	2	3			
10	2	2	h	0	1	2	3			
12	3	3	h	0	1	2	3			
34	8	0	m	8	1	2	3	0	m	0, 8
0	0	0	m	0	1	2	3	0	h	8
66	16	0	m	16	1	2	3	0	m	8, <mark>16</mark>

- Referències a L2
 - \circ 7 + 4 × 3 tandes = 19
- Encerts a L2
 - \circ 1 x 4 tandes = 4
 - $h_2 = 4 / 19 = 0,21$
- FIFO obté una taxa d'encert més baixa que LRU