

# **AC-PROBLEMES-3.pdf**



Arnau\_FIB



**Arquitectura de Computadores** 



2º Grado en Ingeniería Informática



Facultad de Informática de Barcelona (FIB)
Universidad Politécnica de Catalunya

## PROBLEMA 3.20

## Problema 20

#### Cronograma 5: SIN prefetch

Iteración	<												Ite	erac	ión	0												>	<	Ite	ració	ón 1	>	<	Iter	racio	ón 2	>	<	Iter	ració	in 3	>	П
Ciclo	01	02	03	3 04	1 05	06	07	7 08	09	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44
movl a(,%esi,8), %ecx	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L					L					L				Г	L					L
addl %ecx, %eax			Γ	Т	Γ		Τ		Γ								Г	Γ							а	П			Г	а				Г	а	Γ		Г	Г	а				П
incl %esi				Т	Τ		Τ																			i			Г		i			Г		i			Γ		i			П
cmpl \$N, %esi					Γ																						С					С					С		Π			С		П
jl L		Г	Г	Т	Τ		T		Г								Г	Г		Г							П	j	Г				j	Г		Г	Г	j	Γ				j	Γ
Cache	М	Г																						D	Г				Н					Н					Н				П	М
Comando SDRAM		Ac									Rd													Pr																				П
Datos SDRAM																				d0	d1	d2	d3																					

a) Tasa de fallos al ejecutar el bucle

Texec = N \* CPI \* 1/F

En fer movl movem 4 bytes, i com que els blocs són de 32 bytes fallarem 1 de cada 4 vegades que accedim a caché

(0.25\*28 + 0.75\*5) \* 64\*10^6 = 688\*10^6 cicles 5 instr \* 64\*10^6 = 320 \* 10^6 intruccions

= 320 \*10^6 \* 2.15 \* 1/2\*10^9 = 0.344s

tasa fallos = 25%

CPI = 688/320 = 2.15 c/i

#### Cronograma 6: CON prefetch

Iteración	<	Ite	racio	ón 1	>	<	- Ite	raci	ón 2	>	<	Ite	ració	in 3	>	<				It	tera	ció	n 4						_	>	<	Iter	racić	ón 3	>	<	· Iter	ració	ón 3	>	<	Iter	ració	n 3
Ciclo	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	45	46	47	48	49	50	51	52	53	54	55	56	57	58	59	60	61	62	63	64	65	66	67	68	69	70	71	72
movl a(,%esi,8), %ecx	L					L					L					L	L	L	L	L	L	L	L	L	L	L					L					L		Г			L			
addl %ecx, %eax		а					а					а													Г		а					а			Г		а	Г				а		
incl %esi			i				Γ	i					i								Π	Γ	Π					i					i		Г	Γ	П	i					i	
cmpl \$N, %esi				С	Γ		Г		С					С								Γ	Γ		Π				С					С	Г	Г		Г	С					С
jl L					j					j					j															j					j					j				
Cache	Н					Н					Н					М										D					Н					Н					Н			
Comando SDRAM				Ac									Rd													Pr								Ac									Rd	
Datos SDRAM																						d0	d1	d2	d3																			

e) Solo el fallo de la iteración 0 es completo, el resto son fallos parciales. No hace falta tenerlo en cuenta debido al gran numero de iteraciones que

g) CPI

Texec = N \* CPI \* 1/F = 320\*10^6 \* 1,5 \* 1/2GHz =

Texec = 0.24s

se producen. Hay 16\*10^6 fallos parciales f) Los ciclos perdidos son 10 ciclos (desde que se

tenim les mateixes intruccions = 320 \* 10^6 inst (0,25 \* 15 + 0.75 \* 5) \* 64\*10^6 = 480 \* 10^6 cicles

Speedup = 0.344 / 0.24 = 1,4333 --> 43,33%

produce el miss hasta que obtenemos el dato)

CPI = 480/320 = 1.5 c/i

h) cada pagina almacena 256B/32B = 8 bloques. Solo 1 de cada32accesos tienen que abrir la pagina y cerrar la anterior. No es necesario tenerlo en cuenta (9 ciclos sobre más de 1\*10^6 ciclos) \*1 de cada 8 fallos

## Cronograma 7: Fallo que NO abre página.

Ciclo	01	02	2 0	3 0	)4 (	05	06	07	08	09	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44
Cache	М															D																													П
Comando SDRAM	Γ	Ro	t		Т																																								П
Datos SDRAM	L											d0	d1	d2	d3																														

# Cronograma 8: Fallo que SI abre página.

Ciclo	01	02	03	04	05	06	07	08	09	10	11	12	13	14	15	16	17	18	19	20 2	1 2	22 23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44
Cache	М																														D												П
Comando SDRAM		Pr							1	Ac								- 1	Rd																								
Datos SDRAM																											d0	d1	d2	d3													

I) CPI

Texec = 320\*10^6 \* 1.806 \* 1/2GHz = 0.288 s

Tpf si no obre pàgina = 14 cicles Tpf si obre pàgina = 31 cicles

CPI = 1 + 0.25\*(1/8\*31 + 7/8\*14)/5 = 1.806

Speedup = 0.344/0.288 = 1.1944 --> 19.44%



## Cronograma 9: Prefecth que NO abre página.

Iteración		it	4				it	5				i	it 6					it	t7			it	8				it	9				i	t10				it	11			it	12	
Ciclo	01	02	03	04	1 05	06	07	08	09	10	11	12	13	14	15	16	6 17	7 18	3 19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43 44
movl a(,%esi,8), %ecx	L					L					L					L					L					L				Т	L					L					L		$\top$
addl %ecx, %eax		a		Г	Т	Γ	a		Г		Г	a		Γ		Τ	а					а					а			T		а					а					а	
incl %esi			i		Т	Γ		i	Г	Г			i			Γ		i			l		i					i		1			i					i					i
cmpl \$N, %esi				С					С					С		Γ			С					С		Г			С	T				С					С				С
jl L					j					j					j	Γ				j					j					j					j					j			
Cache	Н					Н					Н					Н	1				Н					Н				T	Н					Н					Н	T	
Comando SDRAM		Rd																				Rd												Ì							F	₹d	
Datos SDRAM				Г							d0	d1	d2	d3																(	0b	d1	d2	d3									

# Cronograma 10: Prefecth que SI abre página.

Iteración	it	25	2				it :	253				it 2	54				it	255				it 2	56														i	t 25	57			i	it 2!	58
Ciclo	01	02	03	04	05	06	07	7 08	09	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44
movl a(,%esi,8), %ecx	L					L					L					L					L	L	L	L	L	L	L	L	L	L	L	L					L					L		
addl %ecx, %eax		a				П	a	1			Г	a					а																a				Г	a					a	Г
incl %esi			i		Т	Т	Г	i					i					i			Г													i					i					i
cmpl \$N, %esi		Г	Т	С	Т	Т	Г	Т	С					С					С																С					С				
jl L					j					j					j					j																j					j			
Cache	Н					Н					Н					Н					М											D					Н					Н		Г
Comando SDRAM		Pr								Ac									Rd														Rd											
Datos SDRAM				Т		Т																						d0	d1	d2	d3											d0	d1	d2

o) Si no abre pagina no habrá ciclos perdidos. Si tiene que abrir página habrá 11 ciclos perdidos p) CPI

Texe = 320\*10^6 \* 1.068 \*1/2GHz = 0.17 s

CPI = 1 + 0.25\*(1/8 \* 11)/5 = 1.068 c/i

Speedup = 0.344/0.17 = 2.02

#### Cronograma 11: Fallo que abre página en la SDRAM con dos bancos.

Ciclo	01	02	03	04	05	06	07	08	09	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44
Cache	М																							D																				П
Comando SDRAM		Ac									Rd																																	
Datos SDRAM																				d0	d1	d2	d3																					

r) Los que abren página 31 ciclos Los que reusan página 14 ciclos Los que abren página cuando

cambian de banco 23 ciclos

s) CPI = 1 + 0.25\*(1/64 \* 23 + 7/64 \* 31 + 56/64 \* 14)/5 = 1.8 c/i

Texec = 320\*10^6 \* 1.8 \* 1/2GHz = 0.288 s

Speedup = 0.344/0.288 = 1.1944 ---> 19.44%

t) Con el prefetch observamos que se reducen 20 ciclos los ciclos de penalización por fallo. Entonces:

CPI = 1 + 0.25 \*(1/64\*3 + 7/64\*11)/5 = 1.0625 c/i

Texe = 320\*10^6 \* 1.0625 \* 1/2\*10^9 = 0.17 s

Speedup = 0.344/0.17 = 2.0235

