Tema 6. Memòria Cache

Curs 2019-20 Primavera
Grup 30
Joan Manuel Parcerisa






Introducció

- "Gap" entre els rendiments de CPU i memòria
- Principi de localitat
- Memòria cache. Terminologia
- La jerarquia de memòria

El "gap" de rendiment entre CPU i memòria



- Actualment t_{accés_memòria} > 100 x t_{exec_aritmètica}
- → 99% del temps d'execució dedicat a accedir a memòria
 - fetch de cada instrucció
 - accés a dades (loads i stores)
- → Amdahl: speedup ≤ 1,01
- → La millora de t_{accés memòria} és imprescindible!


- Requisits de la memòria
 - o Ràpida: temps d'accés curt
 - Gran capacitat: encabir tots els programes
 - o Baix cost: \$ per GB

Requisits

- Ràpida: temps d'accés curt
- o gran capacitat: encabir tots els programes
- baix cost: \$ per GB

Tecnologia SRAM

- o ràpida
- costosa (+6T/bit)
 - Baixa capacitat




Requisits

- Ràpida: temps d'accés curt
- o gran capacitat: encabir tots els programes
- baix cost: \$ per GB


Tecnologia SRAM

- o ràpida
- costosa (+6T/bit)
 - Baixa capacitat



Tecnologia DRAM

- o lenta
- barata (1T+ 1C/bit)
 - Gran capacitat



Cap tecnologia reuneix tots els requisits

| Tecnologia | Temps d'accés | Cost |
|---------------|---------------------------|-----------|
| SRAM | 0,25 – 2,5 ns | \$2000/GB |
| DRAM | 50 -100 ns | \$10/GB |
| Disc magnètic | 5,000.000 – 20,000.000 ns | \$0.02/GB |

- o Una memòria petita es pot accedir més ràpidament
- o Però no podem renunciar a una memòria més gran

La clau: principi de localitat

Observació

- Els programes accedeixen a una porció relativament petita de l'espai d'adreces en cada instant de temps
- → No totes les adreces tenen la mateixa probabilitat de ser accedides

Localitat temporal

- Alta probabilitat d'accedir a les mateixes dades repetidament

Localitat espacial

- Alta probabilitat d'accedir a dades pròximes a les ja accedides

Localitat: exemple 1

o Un programa realitza la següent seqüencia d'accessos:

| accés | Adreça de memòria | |
|-------|-------------------|--|
| 1 | 0 | |
| 2 | 1024 | |
| 3 | 0 | |
| 4 | 1024 | |
| 5 | 0 | |
| 6 | 1024 | |
| 7 | 0 | |
| 8 | 1024 | |
| | - | |

o Quina mena de localitat té aquest programa?

Localitat: exemple 2

o Un programa realitza la següent seqüencia d'accessos:

| 1 | |
|-------|-------------------|
| accés | Adreça de memòria |
| 1 | 0 |
| 2 | 4 |
| 3 | 8 |
| 4 | 12 |
| 5 | 16 |
| 6 | 20 |
| 7 | 24 |
| 8 | 28 |
| | |

Quina mena de localitat té aquest programa?

Localitat: exemple 3

o Un programa realitza la següent seqüencia d'accessos:

| accés | Adreça de memòria |
|-------|---------------------------------------|
| 1 | 0 |
| 2 | 4 |
| 3 | 8 |
| 4 | 12 |
| 5 | 0 |
| 6 | 4 |
| 7 | 8 |
| 8 | 12 |
| | · · · · · · · · · · · · · · · · · · · |

Quina mena de localitat té aquest programa?

Origen de la localitat

Localitat temporal


- → Degut als bucles
- Probablement accedirem a les mateixes dades i instruccions en cada iteració

Origen de la localitat espacial

- → Degut a vectors (dades) i al seqüenciament implícit (instruccions)
- Probablement accedim a elements pròxims als ja accedits
- Executarem les instruccions següents (excepte si saltem)

Explotant la localitat: la cache

• Idea: interposar la memòria cache (MC)



- És una memòria ràpida (SRAM), i petita (per reduir el cost)
 - Entre la CPU i la memòria principal (MP), gran i lenta
- Aprofita la localitat
 - Guarda les dades amb més probabilitat de ser accedides en el futur
 - Per accedir-hi amb més rapidesa
 - La majoria dels accessos són servits per la MC
- o Per cada dada accedida ...
 - ... en guarda una còpia, per si la torna a accedir (loc. temporal)
 - ... guarda el bloc sencer on pertany, per si accedim a una dada pròxima (loc. espacial)
 - (la unitat de transferència entre MP i MC és sempre 1 bloc)


Terminologia

- Referència a memòria = accés a memòria
- Encert (hit)
 - La dada accedida per la CPU està present a la MC
- Fallada (miss)
 - La dada accedida per la CPU no està present a la MC
 - Cal portar (copiar) un bloc de la MP a la MC
 - o Si el bloc no hi cap a la MC, reemplaçarà un altre bloc


Terminologia


- Referència a memòria = accés a memòria
- Encert (hit)
 - La dada accedida per la CPU està present a la MC
- Fallada (miss)
 - La dada accedida per la CPU no està present a la MC
 - Cal portar (copiar) un bloc de la MP a la MC
 - Si el bloc no hi cap a la MC, reemplaçarà un altre bloc
- Taxa d'encerts (hit ratio)
 - Percentatge d'accessos a memòria que esdevenen encerts
 h = núm_encerts / núm_referències
- Taxa de fallades (miss ratio)
 - Percentatge d'accessos a memòria que esdevenen fallades
 m = núm_fallades / núm_referències
 m = 1 h


- L'espai d'adreçament es divideix en blocs
 - o Bloc: la mínima unitat d'informació que pot estar o no a la cache





































Jerarquia de memòria

- Generalitzant i fent abstracció de la idea
 - o El subsistema de memòria és una jerarquia de diversos nivells
 - Cada nivell guarda un subconjunt de les dades del nivell inferior
 - Les que tindran més probabilitat de ser accedides




Aspectes de disseny


- Organització de la memòria i la cache en blocs
- Correspondència directa
- Mida òptima del bloc
- Polítiques d'escriptura




- L'espai d'adreçament es subdivideix en blocs, de mida fixa B = 2^b
 - Suposem B=4 bytes





- L'espai d'adreçament es subdivideix en blocs, de mida fixa B = 2^b
 - Suposem B=4 bytes
 - o Numerem els blocs des de 0



- L'espai d'adreçament es subdivideix en blocs, de mida fixa B = 2^b
 - Suposem B=4 bytes
 - Numerem els blocs des de 0
 - Suposem que accedim a l'adreça A=9
 - o A quin bloc pertany?







num_bloc i offset d'una adreça A

- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

$$num_bloc = A \underline{div} B$$

 $offset = A \underline{mod} B$

num_bloc i offset d'una adreça A

- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

```
num\_bloc = A \underline{div} B

offset = A \underline{mod} B
```

- En binari, sols cal fer una selecció de bits
 - Suposem B=16 (= 2⁴)
 - Executem un load byte a A = 0x100100F8

num_bloc i offset d'una adreça A


- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

$$num_bloc = A \underline{div} B$$

 $offset = A \mod B$

- En binari, sols cal fer una selecció de bits
 - Suposem B=16 (= 2⁴)
 - Executem un load byte a A = 0x100100F8

$$num_bloc = 0 \times 100100$$
F8 $\frac{\text{div}}{16}$ 16 = 0×100100 F (descartem 4 bits de menor pes)



num_bloc i offset d'una adreça A

- Suposem la mida de bloc B=2^b
- Suposem que accedim a l'adreça A

$$num_bloc = A \underline{div} B$$

 $offset = A \mod B$

- En binari, sols cal fer una selecció de bits
 - Suposem B=16 (= 2⁴)
 - Executem un load byte a A = 0x100100F8

```
num\_bloc = 0 \times 100100 \text{F8}  div 16
= 0 \times 100100 \text{F}  (descartem 4 bits de menor pes)
```

offset = $0 \times 100100 F8 \mod 16$ = 0×8 (4 bits de menor pes)

Línies, etiquetes i bits de validesa

- La cache és com una taula
 - Cada entrada (anomenada línia) conté 1 bloc (o cap)
- Cada línia conté
 - o bit de validesa V: indica si la línia conté un bloc o cap
 - V=0 (línia buida)
 - V=1 (línia conté un bloc vàlid)
 - Etiqueta (o tag): identifica el num_bloc de cada bloc guardat
 - o **Dades**: conté els bytes del bloc


| línia V | Etiqueta | Dades |
|----------------|----------|-------|
| 0 | | Bloc |
| 1 | | Bloc |
| 2 | | Bloc |
| 3 | | Bloc |

Correspondència directa: índex

- o Donat un num_bloc, a quina línia guardar-lo?
 - Depèn de l'algorisme d'emplaçament (placement)


Correspondència directa: índex

- Donat un num_bloc, a quina línia guardar-lo?
 - Depèn de *l'algorisme d'emplaçament*
- o Cas més simple: cache de correspondència directa
 - Cada bloc de memòria es "mapeja" a una línia fixa, i sols es pot guardar en aquesta línia
 - L'index de línia és funció de l'adreça, i.e. del número de bloc *index* = *num_bloc* mod (número de línies de cache)



Correspondència directa: índex

- Exemple anterior: accés a A = 0x100100F8
 - Blocs de B=16 bytes $num_bloc = A \underline{div} 16 = 0x100100F$
 - Cache de 8 línies



Correspondència directa: etiqueta

- Com sabem quin bloc hi ha guardat en una línia particular?
 - L'etiqueta que l'identifica podria ser el num_bloc
 - Però tots els blocs que mapegen la mateixa línia tenen el mateix *índex*!
 - → L'etiqueta sols ha d'incloure els bits més alts del *num_bloc*, prescindint dels bits que indiquen l'*índex*



Exercici

- Suposant una mida de bloc B = 64 bytes, i una cache amb 32 blocs, indica l'*índex de línia*, l'*etiqueta*, i l'*offset* per a cada una de les adreces de memòria:
 - \circ A = 0x100101C0

A = 0x1001060F

Exercici


 Suposant una mida de bloc B = 64 bytes, i una cache amb 32 blocs, indica l'índex de línia, l'etiqueta, i l'offset per a cada una de les adreces de memòria:

 \circ A = 0x100101C0


findex = 0x07 findex = 0x00 findex = 0x00 findex = 0x00findex = 0x00

 \circ A = 0x1001060F

Index = 0x18 Offset = 0x0F Etiqueta = 0x020020




Esquema d'una lectura



Mida òptima del bloc (a igual capaciat total)


Què és millor?
 Doble núm de línies...



- Llargades majors...
 - ... permetem aprofitar millor la localitat espacial -> major hit rate
 - ... però hi ha menys línies -> més competició -> major miss rate



Empíricament...




- Què fer en cas d'encert d'escriptura?
 - o Podríem actualitzar només el bloc a MC, i no a MP?
 - → MC i MP quedarien inconsistents
 - → Si un accés posterior reemplaça el bloc inconsistent: Error!

- Què fer en cas d'encert d'escriptura?
 - Podríem actualitzar només el bloc a MC, i no a MP?
 - → MC i MP quedarien inconsistents
 - → Si un accés posterior reemplaça el bloc inconsistent: Error!

• Escriptura immediata (write-through)


- Actualitza MC i també MP
- Però les escriptures a MP tarden molt més!



- Què fer en cas d'encert d'escriptura?
 - Podríem actualitzar només el bloc a MC, i no a MP?
 - → MC i MP quedarien inconsistents
 - → Si un accés posterior reemplaça el bloc inconsistent: Error!


Escriptura immediata (write-through)

- Actualitza MC i també MP
- Però les escriptures a MP tarden molt més!
- Solució: Escrivim en un buffer d'escriptura
 - Conté dades pendents d'escriure a memòria
 - I la CPU pot continuar immediatament 😧
 - Només es bloqueja si el buffer està ple



Escriptura retardada (write-back)

- Actualitza només MC
 - Escriptura ràpida 🙂
- Però el bloc en MP queda inconsistent!
- Solució: afegim un Dirty Bit (D) a cada línia
 - Indica si el bloc és inconsistent (D=1) o no s'ha modificat (D=0)




Escriptura retardada (write-back)

- Actualitza només MC
 - Escriptura ràpida 🙂
- Però el bloc en MP queda inconsistent!
- Solució: afegim un Dirty Bit (D) a cada línia
 - Indica si el bloc és inconsistent (D=1) o no s'ha modificat (D=0)



- o Quan (més tard) es reemplaci un bloc modificat, s'escriu a MP
 - Pot ser degut a un miss de lectura o d'escriptura
 - Vàries escriptures al mateix bloc requereixen 1 sol accés a MP 🙂



Polítiques d'escriptura en cas de fallada

- Què fer en cas de fallada d'escriptura?
- Alternatives per a escriptura immediata
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert, és a dir, escrivint als dos llocs
 - (és l'única que implementa Mars)
 - Escriptura sense assignació (no write allocate)
 - Sols s'escriu la dada en MP (posteriors accessos seguiran fallant)
 - Alguns programes escriuen molts blocs sencers abans de llegirlos (inicialització)

Polítiques d'escriptura en cas de fallada


- Què fer en cas de fallada d'escriptura?
- Alternatives per a escriptura immediata
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert, és a dir, escrivint als dos llocs
 - (és l'única que implementa Mars)
 - Escriptura sense assignació (no write allocate)
 - Sols s'escriu la dada en MP (posteriors accessos seguiran fallant)
 - Alguns programes escriuen molts blocs sencers abans de llegirlos (inicialització)
- Per a escriptura retardada
 - Escriptura amb assignació (write allocate)
 - Copiar primer el bloc de MP a MC, i procedir com si fos un encert

Exemple

Processador de 8 bits Mida de bloc B = 4 bytes

→ 2 bits d'offset

→ 6 bits de *num_bloc*



Exemple

Processador de 8 bits Mida de bloc B = 4 bytes


- → 2 bits d'offset
- → 6 bits de *num_bloc*


Cache de 2 línies (corresp. directa)


→ 1 bit d'*index*


Memòria cache


| Index Iínia | V | Etiqueta | Dad | des | |
|----------------|---|----------|-----|-----|--|
| 0 | 0 | | | | |
| 1 | 0 | | | | |




























Escriptura immediata amb assignació















Escriptura immediata sense assignació














Escriptura retardada amb assignació




















Impacte en el rendiment

- Temps d'accés a memòria
- Model de temps simplificat
- Impacte de la cache en el rendiment
- Temps d'accés mitjà

Temps d'accés a memòria

Definim el temps d'accés a la cache

- En cas de hit
 - $\circ t_{accés} = t_h$
 - \circ t_h : temps d'encert, que inclou
 - comprovar l'etiqueta (hit/miss)
 - Llegir o escriure la dada a la MC
- En cas de miss
 - o $t_{accés} = t_h + t_p$
 - \circ t_p : temps de penalització, que inclou
 - copiar blocs de MP a MC o viceversa

Model de temps simplificat

- Escriptura immediata: assumirem que
 - Hi ha un buffer d'escriptura de mida il·limitada amb totes les escriptures pendents d'anar a MP
 - Un cop ha escrit al buffer, la CPU prossegueix, en paral·lel a les escriptures a MP
 - Cap accés posterior entra en conflicte amb escriptures pendents
- Per tal de modelar t_p, definim
 - $_{\circ}\,$ Copiar un bloc de MP a MC o viceversa: t_{bloc}
 - Servir la dada de MC a CPU o viceversa: t_h (igual que els encerts)
- t_p depèn de la política d'escriptura

Model de temps simplificat: tp

- Escriptura immediata sense assignació
 - Lectura
 - Copiar el bloc de MP a MC i servir la dada a la CPU $(t_p = t_{bloc} + t_h)$
 - Escriptura
 - Escriure al buffer en paral·lel a comprovar etiqueta $(t_p = 0)$
- Escriptura immediata amb assignació
 - Lectura o escriptura
 - Copiar el bloc de MP a MC i servir la dada a la CPU (t_p = t_{bloc}+t_h)
- Escriptura retardada (amb assignació)
 - o Igual per a lectures o escriptures
 - Si el nou bloc reemplaça un bloc no-modificat (D=0)
 - Copiar el bloc de MP a MC i servir la dada a la CPU $(t_p = t_{bloc} + t_h)$
 - Si el nou bloc reemplaça un bloc modificat (D=1)
 - Copiar el bloc dirty de MC a MP (t_{bloc})
 - Copiar el bloc de MP a MC i servir la dada a la CPU (t_{bloc}+t_h)
 - Total: $t_p = 2 \times t_{bloc} + t_h$

Model de temps simplificat: tp

En resum:

| t _p | Immediata sense assignació | Immediata amb assignació |
|----------------|------------------------------------|------------------------------------|
| Lectura | t _{bloc} + t _h | t _{bloc} + t _h |
| Escriptura | 0 | t _{bloc} + t _h |


| t _p | Retardada amb assignació |
|-------------------|--|
| Bloc NO modificat | t _{bloc} + t _h |
| Bloc modificat | 2 × t _{bloc} + t _h |

Impacte de les fallades en el rendiment

Exemple: lw - addu - lw

(ignorem el fetch d'instruccions)

- Cas 1: cache ideal, sense fallades
- Cas 2: cache real



Impacte de les fallades en el rendiment

- Components del temps d'execució (de CPU)
 - Cicles executant-se el programa (part blanca)
 - Inclou el temps d'encert t_n
 - Inclou tot el processament: decodificació, registres, ALU, etc.
 - Cicles de penalització esperant la memòria (part ratllada)
 - Consisteix només en les penalitzacions t_p
- Definim alguns termes:

```
o n<sub>cicles</sub> = els que tarda l'execució en el cas real
```

o n_{cicles ideal} = els que tarda l'execució del cas ideal

o n_{cicles_penal} = cicles de penalització per fallades

n_{ins} = instruccions executades

o nr = referències a memòria (per instrucció)

= num_referencies / n_{ins}

Impacte de les fallades en el rendiment

Temps d'execució (recordem el tema 1)

$$\circ t_{\text{exe}} = n_{\text{cicles}} \times t_{\text{c}}$$

Cicles d'execució

$$\circ$$
 $n_{cicles} = n_{cicles_ideal} + n_{cicles_penal}$

Cicles d'execució (per instrucció)

o CPI =
$$(n_{cicles_ideal} + n_{cicles_penal}) / n_{ins}$$

= $CPI_{ideal} + CPI_{penal}$

Cicles de penalització (per instrucció)


```
o CPI_{penal} = n_{cicles\_penal} / n_{ins}
= (t_p \times num\_fallades) / n_{ins}
= t_p \times (m \times num\_referencies) / n_{ins}
= t_p \times m \times nr
```

• Resumint, t_{exe} depèn de t_p i m

$$t_{\text{exe}} = (CPI_{\text{ideal}} + t_{\text{p}} \times m \times nr) \times n_{\text{ins}} \times t_{\text{c}}$$

Exemple


- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%



- \circ t_p = 100 cicles
- \circ CPI_{ideal} = 2,5
- 36% de les instruccions accedeixen d-cache (loads/stores)
- 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - ∘ CPI_{penal} (i-cache) =
 - ∘ CPI_{penal} (d-cache) =
- Calcular els cicles d'execució (per instrucció)
 - ∘ CPI =

Exemple


- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - $_{\circ}$ Cache de dades (d-cache): $m_d = 4\%$



- \circ t_p = 100 cicles
- \circ CPI_{ideal} = 2,5
- 36% de les instruccions accedeixen d-cache (loads/stores)
- 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - \circ CPI_{penal} (i-cache) = $(1,00 \times 0,02 \times 100) = 2$
 - \circ CPI_{penal} (d-cache) = $(0.36 \times 0.04 \times 100) = 1.44$
- Calcular els cicles d'execució (per instrucció)
 - ∘ CPI =

Exemple

- Donat el sistema
 - Cache d'instruccions (i-cache): m_i = 2%
 - Cache de dades (d-cache): m_d = 4%



- \circ t_p = 100 cicles
- \circ CPI_{ideal} = 2,5
- 36% de les instruccions accedeixen d-cache (loads/stores)
- 100% de les instruccions fan "fetch" a la i-cache
- Calcular els cicles de penalització (per instrucció)
 - \circ CPI_{penal} (i-cache) = $(1,00 \times 0,02 \times 100) = 2$
 - \circ CPI_{penal} (d-cache) = $(0.36 \times 0.04 \times 100) = 1.44$
- Calcular els cicles d'execució (per instrucció)

$$\circ$$
 CPI = 2,5 + 2 + 1,44 = 5,94

Temps d'accés mitjà

- Hem vist que t_{exe} depèn de m i t_p
 - Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - No! Perquè augmentaria el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?
 - $_{\circ}$ Estava inclòs dins $n_{cicles\ ideal}$ o no sabem com influeix
 - Usarem una mètrica que tingui en compte m, t_p i també t_h
- Temps d'accés mitjà a memòria t_{am} (=AMAT en anglès)

$$t_{am} = t_h + m \times t_p$$

Temps d'accés mitjà

- Hem vist que t_{exe} depèn de m i t_p
 - o Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - No! Perquè augmentaria el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?
 - $_{\circ}$ Estava inclòs dins $n_{cicles\ ideal}$ o no sabem com influeix
 - Usarem una mètrica que tingui en compte m, t_p i també t_h
- Temps d'accés mitjà a memòria t_{am} (=AMAT en anglès)

$$t_{am} = t_h + m \times t_p$$

- Exemple: Suposem un sistema amb
 - $t_c = 0.75 \text{ ns}, t_h = 1 \text{ cicle}, t_p = 20 \text{ cicles}, m = 5\%$
 - o Calcular el temps d'accés mitjà: en cicles, i en ns

Temps d'accés mitjà

- Hem vist que t_{exe} depèn de m i t_p
 - o Ens interesa reduir la taxa de fallades m augmentant la capacitat?
 - No! Perquè augmentaria el temps d'encert t_h!
- Però com influeix t_h en t_{exe}?
 - $_{\circ}$ Estava inclòs dins $n_{cicles\ ideal}$ ightarrow no sabem com influeix
 - Usarem una mètrica que tingui en compte m, t_p i també t_h
- Temps d'accés mitjà a memòria t_{am} (=AMAT en anglès)

$$t_{am} = t_h + m \times t_p$$

Exemple: Suposem un sistema amb

```
t_c = 0.75 \text{ ns}, t_h = 1 \text{ cicle}, t_p = 20 \text{ cicles}, m = 5\%
```

o Calcular el temps d'accés mitjà: en cicles, i en ns

$$t_{am} = 1 + 0.05 \times 20 = 2 \text{ cicles}$$

 $t_{am} = 2 \times 0.75 = 1.5 \text{ ns}$

Conclusions sobre el rendiment

$$t_{\text{exe}} = (CPI_{\text{ideal}} + t_{\text{p}} \times m \times nr) \times n_{\text{ins}} \times t_{\text{c}}$$

- Com augmentar el rendiment del computador?
 - Millorant només el processament dins la CPU (menor CPI_{ideal})
 - → Major proporció de la penalització (CPI_{penal}) És el "gap" creixent entre CPU i Memòria
 - Augmentant la freqüència de rellotge (menor t_c)
 - Però si no millorem el comportament de la memòria ...
 - → t_p augmentarà (més cicles) → major CPI_{penal}
 - → t_h augmentarà (més cicles) → major CPI_{ideal}

Conclusió

- Quan mesurem el rendiment del sistema, no podem ignorar el comportament de la cache
 - Millorar m → associativitat
 - Millorar t_p → caches multinivell

Millores de rendiment

- Associativitat
- Caches multinivell
- Tipologia de les fallades


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies

load 0x100100 0 0

Memòria cache

| Índex de línia | V | Etiqueta | Dades |
|-------------------|---|----------|-------|
| 0 | 0 | | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 4 | 0 | | |
| 4 | 0 | | |
| 5 6 | 0 | | |
| 6 | 0 | | |
| 7 | 0 | | |


- Problema de la correspondència directa: conflictes
- Suposem
 - o Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies




Memòria cache

| Índex de línia | V | Etiqueta | Dades |
|-------------------|-----|----------|-------|
| 0 | 0 | | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | |
| 15 | 0 | | |


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - o Blocs de 16 bytes
 - o Cache de 16 línies




Memòria cache

| Índex de línia | V | Etiqueta | Dades |
|-------------------|-----|----------|-------|
| 0 | 1 | 100100 | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 5 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | |
| 15 | 0 | | |


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies




Memòria cache

| Índex de línia | V | Etiqueta | Dades |
|-------------------|-----|----------|-------|
| 0 | 1 | 100135 | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 5 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |


- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



- Problema de la correspondència directa: conflictes
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times m \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Cache associativa
 - Per reduir la taxa de fallades (m) per conflictes
- Un bloc es pot guardar en qualsevol línia de MC
 - o Quan comprovem si hi és, cal buscar-les totes alhora
 - Cal un comparador per línia → Costós

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




| línia | V | Etiqueta | Dades |
|------------------|---|----------|-------|
| 0 | 0 | | |
| 1 | 0 | | |
| 2 3 4 5 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | | ••• | |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




cache Buida!


| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 0 | | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 1 | 1001000 | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies





| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 1 | 1001000 | |
| 1 | 0 | | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies





| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 1 | 1001000 | |
| 1 | 1 | 1001350 | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies






Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - o Cache de 16 línies




| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 1 | 1001000 | |
| 1 | 1 | 1001350 | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC

- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies




| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 1 | 1001000 | |
| , 1 | 1 | 1001350 | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | |
| 15 | 0 | | |

Memòria cache completament associativa

Un bloc pot anar a qualsevol línia de MC


- Suposem
 - o Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 16 línies



| línia | V | Etiqueta | Dades |
|-------|-----|----------|-------|
| 0 | 1 | 1001000 | |
| 1 | 1 | 1001350 | |
| 2 | 0 | | |
| 3 | 0 | | |
| 4 | 0 | | |
| 5 | 0 | | |
| | ••• | ••• | ••• |
| 15 | 0 | | |

- Millor taxa d'encerts
- Però major cost en hardware

- La cache és com una taula amb n columnes on
 - Cada fila és un conjunt
 - Cada columna és una via
- Cada conjunt pot guardar n blocs (un a cada via)
 - o n és fix (i no li cal ser potència de 2)
- Cada bloc de memòria mapeja a un únic conjunt
 - L'índex del conjunt és funció de l'adreça
- Dins del conjunt podem guardar el bloc a qualsevol via
 - o L'algorisme de reemplaçament selecciona la via



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes

index offset

| | conjunts | e de 8 c | o Cache | |
|---------------|----------|----------|---------|--|
| | njunt | per co | 。2 vies | |
| Memòria Cache | 4 | 3 | 25 | |

load 0x1001000 0

etiqueta


| Via 0 | | | | | | Via | 1 |
|---------|---|----------|-------|---|---|----------|-------|
| Conjunt | V | Etiqueta | Dades | , | V | Etiqueta | Dades |
| 0 | 0 | | | | 0 | | |
| 1 | 0 | | | | 0 | | |
| 2 | 0 | | | | 0 | | |
| 3 | 0 | | | | 0 | | |
| 4 | 0 | | | | 0 | | |
| 5 | 0 | | | | 0 | | |
| 6 | 0 | | | | 0 | | |
| 7 | 0 | | | | 0 | | |

Cada bloc es mapeja en un únic conjunt

Es pot guardar en qualsevol via del conjunt


- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt




- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



Via 0 Via 1 Conjunt V Etiqueta Etiqueta Dades Dades 0 200200 0 0 1 2 0 0 3 0 5 0 6 0


- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

Cada bloc es mapeja en un únic conjunt

Via ∩

• Es pot guardar en qualsevol via del conjunt

| 25 | 3 | 4 |
|----------|-------|--------|
| etiqueta | índex | offset |

| load | 0x1001000 0 | miss |
|------|-------------|------|
| load | 0x1001350 0 | miss |
| load | 0x1001000 4 | |


Memòria Cache

\/ia 1

| VIA U | | | | | VIa 1 | | |
|---------|---|----------|-------|---|----------|-------|--|
| Conjunt | V | Etiqueta | Dades | V | Etiqueta | Dades | |
| 0 | 1 | 200200 | | 1 | 20026A | | |
| 1 | 0 | | | 0 | | | |
| 2 | 0 | | | 0 | | | |
| 3 | 0 | | | 0 | | | |
| 4 | 0 | | | 0 | | | |
| 5 | 0 | | | 0 | | | |
| 6 | 0 | | | 0 | | | |
| 7 | 0 | | | 0 | | | |

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

Cada bloc es mapeja en un únic conjunt

Via 0

• Es pot guardar en qualsevol via del conjunt

| 25 | 3 | 4 |
|----------|-------|--------|
| etiqueta | índex | offset |

| load | 0x1001000 0 | miss |
|------|-------------|------|
| load | 0x1001350 0 | miss |
| load | 0x1001000 4 | hit |
| load | 0x1001350 4 | |


Memòria Cache

Via 1

| via U | | | | | | Via | 1 |
|---------|---|----------|-------|----|------------|--------|-------|
| Conjunt | V | Etiqueta | Dades | _\ | V Etiqueta | | Dades |
| 0 | 1 | 200200 | | - | 1 | 20026A | |
| 1 | 0 | | | | 0 | | |
| 2 | 0 | | | (| 0 | | |
| 3 | 0 | | | | 0 | | |
| 4 | 0 | | | (| 0 | | |
| 5 | 0 | | | (| 0 | | |
| 6 | 0 | | | | 0 | | |
| 7 | 0 | | | (| 0 | | |

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- Millor taxa d'encerts
- Amb poc hardware addicional

\/ia 0

| 25 | 3 | 4 |
|----------|-------|--------|
| etiqueta | índex | offset |

| load | 0x1001000 0 | miss |
|------|-------------|------|
| load | 0x1001350 0 | miss |
| load | 0x1001000 4 | hit |
| load | 0x1001350 4 | hit |

Memòria Cache

\/in 1


| | | via | | via 1 | | | |
|---------|---|----------|-------|-------|----------|-------|--|
| Conjunt | V | Etiqueta | Dades | V | Etiqueta | Dades | |
| 0 | 1 | 200200 | | 1 | 20026A | | |
| 1 | 0 | | | 0 | | | |
| 2 | 0 | | | 0 | | | |
| 3 | 0 | | | 0 | | | |
| 4 | 0 | | | 0 | | | |
| 5 | 0 | | | 0 | | | |
| 6 | 0 | | | 0 | | | |
| 7 | 0 | | | 0 | | | |

Algorismes de reemplaçment


Quin bloc cal reemplaçar quan un bloc no hi cap?

- Correspondència directa
 - No hi ha alternativa
- Totalment associativa
 - o Cas particular d'associativa per conjunts, però amb un sol conjunt
- Associativa per conjunts: triar dins el conjunt corresponent
 - Preferiblement un bloc invàlid (V=0)
 - Si no n'hi ha cap (el conjunt està ple)
 - **LRU**: (Least Recently Used): triar el bloc que fa més temps que no es referencia
 - Random: triar un bloc a l'atzar (menys efectiu, però molt simple)
 - LRU pot ser complex per a més de 4 vies. Random és simple

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt




- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


| | 25 | | | } | 4 |
|------|-----------|---|---|-----|--------|
| (| etiqueta | | | lex | offset |
| | | | | | |
| | | | | | |
| load | 0x1001000 | 0 |) | mi | SS |
| load | 0x1001350 | 0 |) | mi | ss! |
| | | | | | |

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt


- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem


Memòria Cache Via 0




- Cache associativa per conjunts de 2 vies
- Suposem
 - o Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

| _ | \sim 1 | | • | | , . | |
|---|----------|---------|--------|---------|-------|----------|
| • | (ana | NIAC AS | mapeja | an iin | linic | CONILINE |
| | Caua | | mapcja | CII UII | uiiic | Conjunt |
| | | | | | | • |

- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem




| load | 0x1001000 0 | miss |
|------|-------------|-------|
| load | 0x1001350 0 | miss |
| load | 0x1001000 4 | hit |
| load | 0x7FF0010 0 | miss! |
| | <u> </u> | |



LRU

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem




LRU

- Cache associativa per conjunts de 2 vies
- Suposem
 - Adreces de 32 bits
 - Blocs de 16 bytes
 - Cache de 8 conjunts
 - 2 vies per conjunt

| 25 | 3 | 4 |
|----------|-------|--------|
| etiqueta | índex | offset |
| | | |


| load | 0x1001000 0 | miss |
|------|-------------|------|
| load | 0x1001350 0 | miss |
| load | 0x1001000 4 | hit |
| load | 0x7FF0010 0 | miss |

- Cada bloc es mapeja en un únic conjunt
- Es pot guardar en qualsevol via del conjunt
- LRU: reemplacem el que fa més que no usem



Cache associativa per conjunts


Cache amb 256 blocs (de 4 bytes), associativa per conjunts de 4 vies Quants comparadors fan falta?



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times m \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important


Al principi, taccés erat curt



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important


Amb el progrés de la CPU, t_{accés} es fa molt llarg



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important

Solució amb MC: Encerts ràpids (t_h), les fallades tarden un temps extra (t_p)



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important

Amb el progrés de la CPU, t_p es fa molt més llarg, les fallades penalitzen molt



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important


Però sols afecta a les fallades



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$


- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important

Apliquem la mateixa solució: una segona cache



$$t_{\text{exe}} = (\text{CPI}_{\text{ideal}} + t_{\text{p}} \times \text{m} \times \text{nr}) \times n_{\text{ins}} \times t_{\text{c}}$$

- Caches multinivell
 - Per reduir el temps de penalització (t_p)
- A mesura que es redueix CPI_{ideal}, t_p és més important
- La cache de segon nivell (L2)
 - És més gran, més lenta que la de primer nivell (L1)
 - Però si falla L1, podem trobar el bloc a L2, sense anar a MP
- Els computadors poden tenir més nivells: L3, L4...
- Les caches solen integrar-se al mateix xip que la CPU



Tipologia de les fallades (CCC)

- Arrancada en fred o Obligatòria (Cold o Compulsory)
 - o Degut que és el primer cop que es referencia el bloc

Per Conflicte

- Blocs ja visitats anteriorment
- Apareixen en accedir repetidament a blocs que mapegen la mateixa línia de MC
- Es poden evitar augmentant el grau d'associativitat (num vies)

Per Capacitat


- Blocs ja visitats anteriorment
- No es poden evitar augmentant l'associativitat, només augmentant la capacitat

Conflict misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (correspondència directa)


```
int A[8], B[8];
int i, s=0;
for (i=0; i<8; i++)
    s = s + A[i] * B[i];</pre>
```

| | V | etiqueta | Dao | des |
|---|---|----------|-----|-----|
| 0 | 0 | | | |
| 1 | 0 | | | |
| 2 | 0 | | | |
| 3 | 0 | | | |



Conflict misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)




num

MP


Conflict misses

- Processador de 32 bits




Conflict misses

- Processador de 32 bits



Conflict misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)




num

MP

Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Dad | des |
|---|---|----------|-----|-----|
| 0 | 0 | | | |
| 1 | 0 | | | |
| 2 | 0 | | | |
| 3 | 0 | | | |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Da | des |
|---|---|----------|------|------|
| 0 | 1 | | V[0] | V[1] |
| 1 | 0 | | | |
| 2 | 0 | | | |
| 3 | 0 | | | |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Da | des |
|---|---|----------|------|------|
| 0 | 1 | | V[0] | V[1] |
| 1 | 0 | | | |
| 2 | 0 | | | |
| 3 | 0 | | | |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Dao | des |
|---|---|----------|------|------|
| 0 | 1 | | V[0] | V[1] |
| 1 | 1 | | V[2] | V[3] |
| 2 | 0 | | | |
| 3 | 0 | | | |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Da | des |
|---|---|----------|------|------|
| 0 | 1 | | V[0] | V[1] |
| 1 | 1 | | V[2] | V[3] |
| 2 | 1 | | V[4] | V[5] |
| 3 | 0 | | | |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Da | des |
|---|---|----------|------|------|
| 0 | 1 | | V[0] | V[1] |
| 1 | 1 | | V[2] | V[3] |
| 2 | 1 | | V[4] | V[5] |
| 3 | 1 | | V[6] | V[7] |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)

| | V | etiqueta | Da | des |
|---|---|----------|------|------|
| 0 | 1 | | V[8] | V[9] |
| 1 | 1 | | V[2] | V[3] |
| 2 | 1 | | V[4] | V[5] |
| 3 | 1 | | V[6] | V[7] |



Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)


| | V | etiqueta | Da | des |
|---|---|----------|-------|-------|
| 0 | 1 | | V[8] | V[9] |
| 1 | 1 | | V[10] | V[11] |
| 2 | 1 | | V[12] | V[13] |
| 3 | 1 | | V[14] | V[15] |

| | MP | num |
|----------------------------|-------|------|
| | | bloc |
| | | |
| Cold miss \rightarrow V: | V[0] | 0 |
| Hit → | V[1] | |
| Cold miss → | V[2] | 1 |
| Hit → | V[3] | |
| Cold miss → | V[4] | 2 |
| Hit → | V[5] | |
| Cold miss → | V[6] | 3 |
| Hit → | V[7] | |
| Cold miss → | V[8] | 4 |
| Hit → | V[9] | |
| Cold miss → | V[10] | 5 |
| Hit → | V[11] | |
| Cold miss → | V[12] | 6 |
| Hit → | V[13] | |
| Cold miss → | V[14] | 7 |
| Hit → | V[15] | |
| | | |

Capacity misses


- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)

| | V | etiqueta Dades | | | | | |
|---|---|----------------|-------|-------|--|--|--|
| 0 | 1 | | V[8] | V[9] | | | |
| 1 | 1 | | V[10] | V[11] | | | |
| 2 | 1 | | V[12] | V[13] | | | |
| 3 | 1 | | V[14] | V[15] | | | |




Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)




| | V | etiqueta | Dades | | |
|---|---|----------|-------|-------|--|
| 0 | 1 | | V[0] | V[1] | |
| 1 | 1 | | V[10] | V[11] | |
| 2 | 1 | | V[12] | V[13] | |
| 3 | 1 | | V[14] | V[15] | |




Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)




| | _V_ | etiqueta | Dades | | | | | |
|---|-----|----------|-------|-------|--|--|--|--|
| 0 | 1 | | V[0] | V[1] | | | | |
| 1 | 1 | | V[10] | V[11] | | | | |
| 2 | 1 | | V[12] | V[13] | | | | |
| 3 | 1 | | V[14] | V[15] | | | | |




Capacity misses

- Processador de 32 bits
- Blocs de 8 bytes (=2 words)
- MC de 4 línies (totalment associativa)



| | _V_ | etiqueta | Dades | | | |
|---|-----|----------|-------|-------|--|--|
| 0 | 1 | | V[0] | V[1] | | |
| 1 | 1 | | V[2] | V[3] | | |
| 2 | 1 | | V[12] | V[13] | | |
| 3 | 1 | | V[14] | V[15] | | |



Problema:

Suposem un processador amb paraules i adreces de 32 bits. I una cache de dades de *correspondència directa*, d'*escriptura immediata sense assignació*, amb la següent distribució dels bits d'adreça:

| | 31 10.9 | 4 | 3 (|
|----|---|-------|--------|
| | etiqueta | índex | offset |
| | | | |
| a) | Quina és la mida del bloc, en bytes? | | |
| b) | Quantes línies té la cache? | | |
| c) | Quants bits d'emmagatzematge fan falta en total, per cada línia, incloent-hi les dades? | | |

Problema:

Suposem un processador amb paraules i adreces de 32 bits. I una cache de dades de *correspondència directa*, d'*escriptura immediata sense assignació*, amb la següent distribució dels bits d'adreça:

| | 31 10 | 0_9 | 4.3 0 |
|----|---|--------------|-----------------|
| | etiqueta | índex | offset |
| a) | Quina és la mida del bloc, en bytes? | ··· 1 | .6 |
| b) | Quantes línies té la cache? | 6 | 4 |
| c) | Quants bits d'emmagatzematge fan falta en total, per cada línia, incloent-hi les dades? | 22+1+16 | x8 = 151 |

d) Omple la següent taula suposant que la cache és inicialment buida, i fem la següent seqüència de referències (lectures i escriptures), indicant també al final quina és la taxa d'encert:

| adreça | L/E | índex (hex) | Etiqueta (hex) | Encert (S/N) | Etiqueta bloc reemplaçat (hex) | Núm. bytes llegits a MP | Núm bytes escrits a MP |
|-------------|-----|----------------|----------------|--------------|-----------------------------------|----------------------------|------------------------|
| 0x0000 0000 | L | | | | | | |
| 0x0000 0004 | L | | | | | | |
| 0x0000 004C | Е | | | | | | |
| 0x0000 0404 | Е | | | | | | |
| 0x0000 0048 | L | | | | | | |
| 0x0000 0008 | Е | | | | | | |
| 0x0000 0400 | L | | | | | | |
| 0x0000 0044 | L | | | | | | |

| Taxa d'encert | |
|---------------|--|
|---------------|--|

d) Omple la següent taula suposant que la cache és inicialment buida, i fem la següent seqüència de referències (lectures i escriptures), indicant també al final quina és la taxa d'encert:

| adreça | L/E | índex (hex) | Etiqueta (hex) | Encert (S/N) | Etiqueta bloc reemplaçat (hex) | Núm. bytes llegits a MP | Núm bytes escrits a MP |
|-------------|-----|----------------|----------------|--------------|-----------------------------------|----------------------------|---------------------------|
| 0x0000 0000 | L | 0x00 | 0x0000 00 | N | - | 16 | |
| 0x0000 0004 | L | 0x00 | 0x0000 00 | S | - | | |
| 0x0000 004C | Е | 0x04 | 0x0000 00 | N | - | | 4 |
| 0x0000 0404 | Е | 0x00 | 0x0000 01 | N | - | | 4 |
| 0x0000 0048 | L | 0x04 | 0x0000 00 | N | - | 16 | |
| 0x0000 0008 | Е | 0x00 | 0x0000 00 | S | - | | 4 |
| 0x0000 0400 | L | 0x00 | 0x0000 01 | N | 0x0000 00 | 16 | |
| 0x0000 0044 | L | 0x04 | 0x0000 00 | S | - | | |

| Taxa d'encert | 3/8 = 37,5% |
|---------------|-------------|
|---------------|-------------|

e) Omple la mateix taula, suposant que la cache és inicialment buida, però ara suposant que la cache té una política d'escriptura retardada amb assignació

| adreça | L/E | índex (hex) | Etiqueta (hex) | Encert (S/N) | Etiqueta bloc reemplaçat (hex) | Núm. bytes llegits a MP | Núm bytes escrits a MP |
|-------------|-----|----------------|----------------|--------------|-----------------------------------|----------------------------|---------------------------|
| 0x0000 0000 | L | | | | | | |
| 0x0000 0004 | L | | | | | | |
| 0x0000 004C | Е | | | | | | |
| 0x0000 0404 | Е | | | | | | |
| 0x0000 0048 | L | | | | | | |
| 0x0000 0008 | Е | | | | | | |
| 0x0000 0400 | L | | | | | | |
| 0x0000 0044 | L | | | | | | |

e) Omple la mateix taula, suposant que la cache és inicialment buida, però ara suposant que la cache té una política d'escriptura retardada amb assignació

| adreça | L/E | índex (hex) | Etiqueta (hex) | Encert (S/N) | Etiqueta bloc reemplaçat (hex) | Núm. bytes llegits a MP | Núm bytes escrits a MP |
|-------------|-----|----------------|----------------|--------------|-----------------------------------|----------------------------|------------------------|
| 0x0000 0000 | L | 0x00 | 0x0000 00 | N | - | 16 | |
| 0x0000 0004 | L | 0x00 | 0x0000 00 | S | - | | |
| 0x0000 004C | Е | 0x04 | 0x0000 00 | N | - | 16 | |
| 0x0000 0404 | Е | 0x00 | 0x0000 01 | N | 0x0000 00 | 16 | |
| 0x0000 0048 | L | 0x04 | 0x0000 00 | S | - | | |
| 0x0000 0008 | Е | 0x00 | 0x0000 00 | N | 0x0000 01 | 16 | 16 |
| 0x0000 0400 | L | 0x00 | 0x0000 01 | N | 0x0000 00 | 16 | 16 |
| 0x0000 0044 | L | 0x04 | 0x0000 00 | S | - | | |

| Taxa d'encert | 3/8 = 37,5% |
|---------------|-------------|
|---------------|-------------|

Problema:

Suposem un sistema computador amb un processador MIPS de 32 bits. Suposem que té una cache de dades de *correspondència directa* amb *escriptura immediata sense assignació*, amb 32 línies de 8 bytes cada una, i que està inicialment buida. Calcula els encerts i fallades en tots els accessos a memòria a les variables A, B i C del següent programa, suposant que la matriu A s'emmagatzema a partir de l'adreça 0x00001000.

```
short A[8][4], B[8], C[4][8];
main(){
   int i, j; /* emmagatzemats en registres */
   for (i=0; i<8; i++)
        for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];
}</pre>
```

| Variable | Encerts | fallades | |
|----------|---------|----------|--|
| A | | | |
| В | | | |
| С | | | |

Problema:

Suposem un sistema computador amb un processador MIPS de 32 bits. Suposem que té una cache de dades de *correspondència directa* amb *escriptura immediata sense assignació*, amb 32 línies de 8 bytes cada una, i que està inicialment buida. Calcula els encerts i fallades en tots els accessos a memòria a les variables A, B i C del següent programa, suposant que la matriu A s'emmagatzema a partir de l'adreça 0x00001000.

```
short A[8][4], B[8], C[4][8];
main(){
   int i, j; /* emmagatzemats en registres */
   for (i=0; i<8; i++)
        for (j=0; j<4; j++)
        C[j][i] = A[i][j] + B[i] + C[j][i];
}</pre>
```

| Variable | Encerts | Fallades | |
|----------|---------|----------|--|
| A | 24 | 8 | |
| В | 30 | 2 | |
| С | 56 | 8 | |

Preguntes

Indiqueu si són certes o falses les següents afirmacions sobre la memòria cache. Justifiqueu la resposta breument

a) Si augmentem la mida de línia (sense variar la capacitat total), millora la taxa de fallades (m)

b) Si augmentem la capacitat de la memòria cache, millora la taxa d'encerts (h)

a) Si augmentem la capacitat de la memòria cache, millora el temps mitjà d'accés a memòria

Preguntes

Indiqueu si són certes o falses les següents afirmacions sobre la memòria cache. Justifiqueu la resposta breument

- a) Si augmentem la mida de línia (sense variar la capacitat total), millora la taxa de fallades (m)
 - Fals, no sempre: Els blocs llargs aprofiten la localitat espacial (si n'hi ha), però en hacer-hi menys línes poden aparèixer conflictes que abans no hi havia
- b) Si augmentem la capacitat de la memòria cache, millora la taxa d'encerts (h) Cert
- a) Si augmentem la capacitat de la memòria cache, millora el temps mitjà d'accés a memòria
 - Fals, no sempre: $t_{am} = t_h + m \times t_p$ En augmentar la capacitat, es redueix la taxa de fallades (m) però augmenta el temps de servei en cas d'encert (t_h)