**Problema 17.** DRAM

Disponemos de un DIMM de memoria DRAM síncrona (SDRAM) con las siguientes características:

* 8 chips de 1 byte cada uno por DIMM
* Latencia de fila: 4 ciclos
* Latencia de columna: 3 ciclos
* Latencia de precarga: 2 ciclos
* Frecuencia de reloj: 200 MHz

A esta memoria realizamos un acceso en lectura en el que leemos un bloque de 64 bytes. Para indicar la ocupación de los distintos recursos utilizaremos la siguiente nomenclatura:

* ACT: comando ACTIVE
* RD: comando READ
* PRE: comando PRECHARGE
* @F: ciclo en que se envía la dirección de fila
* @C: ciclo en que se envía la dirección de columna
* Di: ciclo en que se transmite el paquete de datos i (D0, D1, D2, ...)

1. **Rellenad** el siguiente cronograma indicando la ocupación de los distintos recursos para una operación de lectura de 64 bytes.

CLK

Ciclo 1 2 Com

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |

@ Datos

3 4 5 6 7 8

9 10 11

12 13

14 15 16

17 18

19 20

1. **Calculad** el tiempo de ciclo de la memoria en ns.
2. **Calculad** el ancho de banda teórico máximo suponiendo que el bus de datos está transfiriendo datos continuamente.
3. **Calculad** el ancho de banda real suponiendo que somos capaces de iniciar un nuevo acceso a un bloque de 64 bytes tan pronto hemos completado el acceso anterior.


La tensión de alimentación de esta memoria es de 1.5 voltios, mientras que la corriente consumida depende de la actividad:

* La memoria esta inactiva -> corriente de fugas 200. Durante toda la operación de lectura (desde que se envía el comando ACTIVE hasta que se completa el PRECHARGE), se consumen 100 mA adicionales debidos al funcionamiento de los componentes internos (además de la corriente de fugas que sigue existiendo).
* Durante la transferencia de datos, además de la corriente de fugas y los componentes internos, hay que alimentar los drivers de entrada salida, con lo que se consumen otros 500 mA adicionales.

1. **Calculad** la energía consumida (en julios) y la potencia media consumida (en vatios) en la memoria durante un intervalo de 100 ciclos suponiendo que iniciamos un acceso cada 25 ciclos.

Después de unos años este DIMM de memoria SDRAM es sustituido por un DIMM DRAM DDR (Double Data Rate) manteniendo el resto de características iguales.

1. **Rellenad** el siguiente cronograma indicando la ocupación de los distintos recursos para una operación de lectura de 64 bytes en la nueva memoria DDR.



**Problema 18.** Cache Multinivell, DRAM

Tenim el disseny de una CPU que tindrà un temps de cicle (Tc) de 10 ns. A l’executar un programa P (que executa 5x109 instruccions) en un simulador on tots els accessos a memòria tarden 1 cicle s’ha mesurat un CPI de 1,8 cicles/ instrucció (que anomenarem CPIideal).

1. **Calculeu** el temps d’execució (Texec) del programa P en aquest sistema de memòria ideal (en segons).

Per mesurar l’impacte de la cerca d’instruccions en el rendiment, hem modificat el simulador per analitzar un sistema amb una cache d’instruccions (que anomenarem L1) i una memòria principal SDRAM (els accessos a dades segueixen tardant 1 cicle). La mida de bloc de L1 es de 32 bytes i el temps d'accés en cas d’encert a L1 (Th) es de 1 cicle. Pel programa P la taxa de fallades (m1) de L1 es del 10%. La memòria principal esta formada per un DIMM SDRAM de 8 bytes d’amplada amb una latència de fila de 4 cicles, una latència de columna també de 4 cicles i un temps per la comanda PRECHARGE de 1 cicle.

1. **Calculeu** quants accessos a L1 fa el programa P.

El següent cronograma mostra els passos en cas de fallada a L1. En el cicle 1 s’accedeix a L1 i es detecta que es una fallada de cache. En el cicle 2 s’envia la comanda ACTIVE i l’adreça de fila (Bus A) per activar la pàgina corresponent de memòria i 4 cicles després (cicle 6) s’envia la comanda READ i l’adreça de columna. Al cicle 10 (4 cicles després de RD) apareixen les dades (4 cicles 8 bytes/cicle) al bus de dades (Bus D). Les dades es van carregant a un *buffer* (cicles CB) a mesura que van apareixent pel bus (cicles etiquetats D). Finalment al cicle 14, un cop s’ha transmès tot el bloc al *buffer,* es passa la instrucció a la CPU (DADA) i en paral.lel s’escriu el bloc a L1 (carL1) i s’activa la comanda PRECHARGE per tancar la pàgina (PRE).

CLK

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  | | | | | | | | | | | | | | | |  |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | |
|  |  |  |  |  |  |  |  |  |  |  |  |  | DADA |  |  | |
| MISS |  |  |  |  |  |  |  |  |  |  |  |  | carL1 |  |  | |
|  |  |  |  |  |  |  |  |  | CB | CB | CB | CB |  |  |  | |
| ACT | |  |  |  | RD |  |  |  |  |  |  |  | PRE |  |  | |
| @F | |  |  |  | @C |  |  |  |  |  |  |  |  |  |  | |
|  |  |  |  |  |  |  |  |  | D | D | D | D |  |  |  | |

Cicle

CPU

L1

Buffer

Com

Bus A

Bus D

1. **Calculeu** el temps de penalització d’una fallada (en cicles).
2. **Calculeu** el temps mig d’accés a memòria (Tmam) pels accesos a instruccions (en nanosegons).
3. **Calculeu** el CPI amb aquesta jerarquia de memòria.
4. **Calculeu** el temps d’execució (Texec) del programa P (en segons).

A aquest sistema afegim un segon nivell de cache (L2) entre la cache d’instruccions (L1) i la memòria principal (SDRAM) de forma que, si es falla a L1 s’accedeix a L2 i nomes en cas de fallar al segon nivell s’ha d’accedir a memòria principal. La taxa local de fallades (m2) de L2 es del 30%. La mida de bloc de L2 es també de 32 bytes.

1. **Calculeu** el percentatge d’accessos que fallen a L1 i encerten a L2.
2. **Calculeu** el percentatge d’accessos que fallen a L1 i a L2.

El següent cronograma mostra els passos en cas de fallada a L1 i encert a L2. Al cicle 1 s’accedeix a L1 i es detecta que es una fallada a L1. Un accés a L2 tarda 4 cicles (del 2 al 5). En el cicle 2 (TAG) es llegeix la memòria d’etiquetes, en el cicle 3 (CMP) es comparen les etiquetes i es comprova que es *hit* a L2, en el cicles 4 i 5 es llegeix la memòria de dades de la L2 (RD1 i RD2). Finalment al cicle 6 s’escriu el bloc a L1 (carL1) i, en paral.lel, es passa la instrucció a la CPU (DADA).

CLK

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  | | | | | | | | | | | | | | | |  |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | |
|  |  |  |  |  | DADA |  |  |  |  |  |  |  |  |  |  | |
| MISS |  |  |  |  | carL1 |  |  |  |  |  |  |  |  |  |  | |
|  | TAG | CMP | RD1 | RD2 |  |  |  |  |  |  |  |  |  |  |  | |

Cicle

CPU

L1

L2

1. **Calculeu** el temps de penalització en cas de fallar a L1 i encertar a L2 (en cicles).

El següent cronograma mostra els passos en cas de fallada a L1 i a L2. Al cicle 1 s’accedeix a L1 i es detecta que es una fallada a L1. En el cicle 2 (TAG) es llegeix la memòria d’etiquetes, en el cicle 3 es comparen les etiquetes i es comprova que es *miss* a L2. Dels cicles 4 al 15 es llegeix el bloc de la SDRAM tal com ja s’ha explicat per la configuració amb un sol nivell de cache. Un cop tenim el bloc al *buffer*, aquest s’escriu simultaniament a L1 (carL1), L2 (2 cicles WR1 i WR2) i es passa la instrucció a la CPU (DADA).

CLK

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  | | | | | | | | | | | | | | | | |  |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | DADA |  | |
| MISS |  |  |  |  |  |  |  |  |  |  |  |  |  |  | carL1 |  | |
|  | TAG | CMP |  |  |  |  |  |  |  |  |  |  |  |  | WR1 | WR2 | |
|  |  |  |  |  |  |  |  |  |  |  | CB | CB | CB | CB |  |  | |
|  |  | ACT | | |  | RD | | |  |  |  |  |  |  | PRE |  | |
|  |  | @F | | |  | @C | | |  |  |  |  |  |  |  |  | |
|  |  |  |  |  |  |  |  |  |  |  | D | D | D | D |  |  | |

Cicle

CPU

L1

L2

Buffer

Com

@

Datos

1. **Calculeu** el temps de penalització en cas de fallar a L1 i a L2 (en cicles).
2. **Calculeu** el temps mig d’accés a memòria (Tmam) pels accesos a instruccions (en nanosegons).
3. **Calculeu** el CPI amb aquesta jerarquia de memòria.
4. **Calculeu** el temps d’execució (Texec) del programa P (en segons).
5. **Calculeu** el guany (*speed-up*) del sistema amb L1 i L2 respecte el sistema que només te L1.