
Practica I

1.1.1



Como podemos apreciar en la simulación, el comportamiento del multiplexor se corresponde con el esperado.

1.1.2



Como podemos apreciar por la simulación, el comportamiento se corresponde con el esperado.

La principal diferencia es que los estímulos se añaden como procesos, evitando así tener que introducirlos de manera manual, como en la simulación anterior.

```
a_stimuli: process
    begin
    a <= '0', '1' after 10 ns;
    wait for 20 ns;
    end process;

b_stimuli: process
    begin
    b <= '1', '0' after 15 ns;
    wait for 20 ns;
    end process;

sel_stimuli: process
    begin
    sel <= '0', '1' after 5 ns;
    wait for 20 ns;
end process;
</pre>
```

1.2.1

```
Parsing VHDL file "C:/Users/rbog/Documents/LCSE/mux2/mux estructural.vhd" into library work
                                                                                                                                                                                                                                                                                    to library work
hdm Line 15: Cannot find <logic_components> in library <teach_logic_lib>.
hdm Line 17: Entity (mi_mux> is not yet compiled.
du Line 23: <inv> is not declared.
du Line 26: <or2> is not declared.
du Line 29: <nand2> is not declared.
du Line 32: <nand2> is not declared.
du Line 32: <nand2> is not declared.
du Line 32: <nand2> is not declared.
                            R:HDLCompiler:104 - "G
R:HDLCompiler:374 - "G
© ERROR: HDLCompiler: 374 -

© ERROR: HDLCompiler: 69 - "C:/Users/rbog/busses."

© ERROR: HDLCompiler: 69 - "C:/Users/rbog/busses."

© ERROR: HDLCompiler: 69 - "C:/Users/rbog/Documents/LCSE/mux2/mux estructural.vnd"

© ERROR: HDLCompiler: 69 - "C:/Users/rbog/Documents/LCSE/mux2/mux estructural.vnd" Line 32


VHDL file C:/Users/rbog/Documents/LCSE/mux2/mux estructural.vnd ignored due to errors

Causa del error, es que no se han añadido las libre

Dara solucionarlo
```


La primera causa del error, es que no se han añadido las librerías en las que se describen los componentes utilizados por el multiplexor. Para solucionarlo debemos añadir las librerías correspondientes.

1.2.2



Como podemos apreciar en la simulación, el funcionamiento es igual al del apartado 1.1.2

1.3.1



La simulación es diferente a las anteriores, dado que las entradas y la salida son grupos de bits descritos utilizando la librería std_logic_vector.


1.3.2

Para la construcción del multiplexor de 2 a 1 de 8 bits a partir de un multiplexor 2 a 1 de 1 bit, proponemos la siguiente solución:

```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
ENTITY mux2a1 de8 IS
    PORT(a: in std logic vector (7 downto 0);
    b: in std logic vector (7 downto 0);
    sel: in std logic;
    z: out std logic vector (7 downto 0));
END;
architecture behavior of mux2a1_de8 is
component mi mux
   port( a: in std logic;
         b: in std logic;
         sel: in std logic;
         z: out std logic);
end component;
begin
   gen: for i in 7 downto 0 generate
      mux:mi_mux port map (a(i), b(i), sel, z(i));
   end generate gen;
end behavior;
```

Esta simulación replica un multiplexor de 2 a 1 para un bus de 7 bits de ancho.

La simulación valida la solución propuesta:




1.3.3

Realizamos el modelo pedido:

```
entity mux4a1 de8 is
    Port ( a : in STD LOGIC VECTOR (7 downto 0);
           b : in STD_LOGIC_VECTOR (7 downto 0);
           c : in STD LOGIC VECTOR (7 downto 0);
           d : in STD LOGIC VECTOR (7 downto 0);
           sel : in STD LOGIC VECTOR (1 downto 0);
           z : out STD LOGIC VECTOR (7 downto 0));
end mux4a1 de8;
architecture Behavioral of mux4a1 de8 is
  process (a, b, c, d, sel)
     begin
         if sel = "00" then
            z <= a;
         elsif sel = "01" then
            z \ll b;
         elsif sel = "10" then
            z <= c;
         else
            z \ll d;
         end if;
   end process;
end Behavioral;
```

La simulación valida el modelo propuesto:



2.1.1

Se produce un error durante la compilación.

```
Elaborating entity <dec3to8> (architecture <behavior>) from library <work>.
) CRROR: HDLCompiler: 299 - "C:\Users\rboq\Documents\LCSE\decoder\decoder\decoder\nd" Line 31: case statement does not cover all choices. 'others' clause is needed Netlist dec3to8 (behavior) remains a blackbox, due to errors in its contents
-->
```

Este error se debe a que para sintetizar el HDL, es necesario que el modelo del multiplexor contemple el comportamiento a todas las entradas posibles. Para esto, añadimos una respuesta a "others" que garantiza que la salida siempre tendrá un valor por defecto.

2.1.2

El mensaje lanza un warning advirtiendo que el estímulo por defecto nunca se ejecutará, esto tiene sentido dado que X no es un valor contemplado a la hora de realizar la síntesis.

2.1.3

Los estímulos generados en el testbench son los siguientes:

```
-- estimulos


sel <= "000", "001" after 10 ns, "010" after 20 ns, "011" after 30 ns, "100" after 40 ns,
   "101" after 50 ns, "110" after 60 ns, "111" after 70 ns, "000" after 80 ns;
   enable <= '0', '1' after 5 ns;
```

Comprobamos que el decodificador funciona correctamente:



2.2.1

Al tratarse de un circuito combinacional, podemos escribir las salidas como un POS, que es precisamente lo que podemos ver en la síntesis. Por otro lado, la señal de enable multiplexa la salida de este POS a la salida cuando está activa, en caso contrario, nos da la salida por defecto.



2.2.2Podemos ver el resumen de los recursos de la FPGA usados, en la siguiente captura

Device Utilization Summary (estimated values)			<u>-</u>
Logic Utilization	Used	Available	Utilization
Number of Slice LUTs	8	63400	0%
Number of fully used LUT-FF pairs	0	8	0%
Number of bonded IOBs	12	210	5%

2.2.3

El circuito es combinacional, dado que no depende de un estado y puede escribirse como una función booleana dependiente solamente de las entradas.

2.2.5

El decodificador no se comporta de igual manera, dado que la simulación post place-route, tiene en cuenta los retardos producidos durante la implementación física en la FPGA.



2.3.1

El código escrito tiene el siguiente aspecto:-

```
LIBRARY 1000;
USE ieee.std_logic_1164.all;
ENTITY dec4tol6 IS
  PORT (
      sel : IN std_logic_vector (3 downto 0);
      enable : IN STD_LOGIC;
      r : OUT STD_LOGIC_VECTOR (15 downto 0)
  ) ;
END dec4tol6;
LIBRARY 1000;
USE ieee.std logic arith.all;
ARCHITECTURE behavior OF dec4tol6 IS
BECTN
   PROCESS (sel, enable)
   BEGIN
     x <- "0000000000000000";
     IF (enable - '1') THEN
       CASE sel IS
        WHEN "0000" -> =(0) <- '1';
        WHEN "0001" -> =(1) <- '1',
        WHEN "0010" -> z(2) <- '1';
        WHEN "0011" -> x(3) <- '1';
        WHEN "0100" -> = (4) <- '1';
         WHEN "0101" -> x(5) <- '1';
        WHEN "0110" -> ±(6) <- '1';
        WHEN "0111" -> =(7) <- '1';
        WHEN "1000" -> x(8) <- '1';
        WHEN "1001" -> x(9) <- '1';
        WHEN "1010" -> ±(10) <- '1';
        WHEN "1011" -> x(11) <- '1';
         WHEN "1100" -> =(12) <- '1';
         WHEN "1101" -> =(13) <- '1';
        WHEN "1110" -> =(14) <- '1';
        WHEN "1111" -> =(15) <- '1';
        END CASE;
     END IF;
  END PROCESS;
END behavior;
```