#### Neander - VHDL

#### Ronaldo Dall'Agnol Veiga

UFRGS - Instituto de Informática Sistemas Digitais Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

## Organização do Neander

#### Características

- Largura de dados e endereços de 8 bits
- Dados representados em complemento de dois
- 1 acumulador de 8 bits (AC)
- 1 apontador de programa de 8 bits (PC)
- 1 registrador de estado com 2 códigos de condição: negativo e zero
- Modo direto de endereçamento


Conjunto de instruções

11 instruções codificadas através dos quatro bits mais significativos da palavra que contém o código da instrução


Código	Instrução		Comentário		
0000	NOP		nenhuma operação		
0001	STA	end	armazena acumulador - (store)		
0010	LDA	end	carrega acumulador - (load)		
0011	ADD	end	soma		
0100	OR	end	"ou" lógico		
0101	AND	end	"e" lógico		
0110	NOT		inverte (complementa) acumulador		
1000	JMP	end	desvio incondicional - (jump)		
1001	JN	end	desvio condicional - (jump on negative)		
1010	JZ	end	desvio condicional - (jump on zero)		
1111	HLT		término de execução - (halt)		

## Formato das Instruções

Formadas por um ou dois bytes, ou seja, ocupam uma ou duas posições na memória.



#### Unidade de Controle



## Fluxo de Dados

Código Instrução		Execução		
0000	NOP	nenhuma operação		
0001	STA end	$MEM(end) \leftarrow AC$		
0010	LDA end	AC← MEM(end)		
0011	ADD end	AC← MEM(end) + AC		
0100	OR end	AC← MEM(end) OR AC		
0101	AND end	AC← MEM(end) AND AC		
0110	NOT	AC← NOT AC		
1000	JMP end	PC← end		
1001	JN end	IF N=1 THEN PC ← end		
1010	JZ end	IF Z=1 THEN PC ← end		
1111	HLT	término de execução - (halt)		

## Exemplo de Programação

```
32 128
                LDA 128
2
4
6
8
9
     48 129
                ADD 129
     64 130
                    130
                OR
     80 129
                AND 129
     96
                NOT
    128 12
                JMP 12
11
    240
                HLT
12
    144
          15
                    15
                JN
    240
14
                HLT
15
     48 131
               ADD 131
17
    160
         20
                JΖ
                    20
19
    240
                HLT
20
     32 130
                LDA 130
22
    144
          30
                    30
                JN
24
     48 131
                ADD 131
26
         30
    160
                    30
                JΖ
28
    48 131
               ADD 131
    240
30
                HLT
```

#### Sinais de Controle

Todos os sinais de controle da tabela 3 são gerados, nos instantes de tempo adequados, pela Unidade de Controle.

Transferência	Sinais de controle
REM ← PC	sel=0, carga REM
$PC \leftarrow PC + 1$	incrementa PC
RI ← RDM	carga RI
REM ← RDM	sel =1, carga REM
RDM ← AC	carga RDM
AC ← RDM; Atualiza N e Z	UAL(Y), carga AC, carga NZ
AC ← AC + RDM; Atualiza N e Z	UAL(ADD), carga AC, carga NZ
AC ← AC or RDM; Atualiza N e Z	UAL(OR), carga AC, carga NZ
AC ← AC and RDM; Atualiza N e Z	UAL(AND), carga AC, carga NZ
$AC \leftarrow not(AC)$ ; Atualiza N e Z	UAL(NOT), carga AC, carga NZ
PC ← RDM	carga PC
$RDM \leftarrow MEM(REM)$	Read
$MEM(REM) \leftarrow RDM$	Write


## Sinais de Controle

tempo	STA	LDA	ADD	OR	AND	NOT
t0	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM
t1	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC
t2	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI
t3	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	sel=0, carga REM	UAL(NOT), carga AC, carga NZ, goto t0
t4	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	Read, incrementa PC	
t5	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	sel=1, carga REM	ec (sals () )
t6	carga RDM	Read	Read	Read	Read	
t7	Write, goto t0	UAL(Y), carga AC, carga NZ, goto t0	UAL(ADD), carga AC, carga NZ, goto t0	UAL(OR), carga AC, carga NZ, goto t0	UAL(AND, carga AC, carga NZ, goto t0	esquides, del

## Sinais de Controle

tempo	JMP	JN, N=1	JN, N=0	JZ, Z=1	JZ, Z=0	NOP	HLT
t0	sel=0,	sel=0,	sel=0,	sel=0,	sel=0,	sel=0,	sel=0,
	carga REM	carga REM	carga REM	carga REM	carga REM	carga REM	carga REM
t1	Read, increment a PC	Read, increment a PC	Read, increment a PC	Read, increment a PC	Read, increment a PC	Read, incrementa PC	Read, incrementa PC
t2	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI	carga RI
t3	sel=0, carga REM	sel=0, carga REM	increment a PC, goto t0	sel=0, carga REM	increment a PC, goto t0	goto t0	Halt
t4	Read	Read	E2_AG1_9	Read	Reader de la		DE.
t5	carga PC, goto t0	carga PC, goto t0	a relianta	carga PC, goto t0	emaler it use	ok soo ar o	28
t6	adasiiiboss	mu a ML to	Bagingan		lari seleba	rankalana ik	sestales: O
t7	onstri è zgol	eillzob-H	Calbalina s	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	10 100000000000000000000000000000000000	rebellall a	100 .8-216.1

## Visão geral do Neander



# Simulação

1	Name	Value	0 ns	100 ns	200 ns	300 ns	400 ns 500 ns
ı	la clk_in	0					
ı	Tarst_in	1					
н	la enable_neander	0					
	🗓 debug_out	σ	1				
	lack_in_period	10000 ps					
	$\mathbb{T}_{a}$ current_state	idle	idle	XXX	XXXXX	XXXX	XXXXXXXX
ŀ	To next_state	idle	idle	\\\\\.\\			
ı	୍ଲି n_flag	0					
	🌆 z_flag	0					
ı	Figure 1 Figure 2 <td>0</td> <td>0</td> <td>X</td> <td>1</td> <td>2 3</td> <td>X 4</td>	0	0	X	1	2 3	X 4
	rem_out	0		0	1 35	2	3 36
h	mem_out	0	×	32	35	4 \ 48	36 ( 8 )
7	If rdm_out	0	0	X	35 💢	4 / 48	√ 36 √ 8 √
Н	Fi_out	0	0	Х	32	X	48
ı	• Ila_output[7:0]	0		0	XX	4 \ 48	36 \(\\\\)12\(\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
		0		0		X 4	

## Simulação

