Университет ИТМО
Факультет программной инженерии и компьютерной техники

ОТЧЁТ

по лабораторной работе № 1
«Введение в Verilog HDL»
Дисциплина: «Функциональная схемотехника»
Вариант: 2

Выполнил: Тимошкин Р. В.
Группа: P3330
Проверил: Табунщик С. М.

Санкт-Петербург
2026

1. Цель работы

Ознакомиться с базовыми возможностями Verilog HDL на примере цифрового устройства из нескольких модулей и сохранения результата вычисления по тактовому сигналу.

2. Задание в соответствии с вариантом

1. Реализовать базовый операционный элемент (БОЭ) с помощью конструкций `assign` и блока `always`.
2. Разработать расширяемый параметризуемый БОЭ с использованием базового элемента и блока `generate`.
3. Сохранять результат в регистр по сигналу `clk`, поддержать сброс по сигналу `rst`.
4. Проверить устройство в симуляционном окружении.
5. Составить отчёт.

Вариант 2: БОЭ — демультиплексор 1 в 2. Элемент имеет информационный вход `d`, адресный вход `sel` и два выхода `y0`, `y1`. Значение `d` передаётся на выход, выбранный сигналом `sel`; невыбранный выход равен нулю. Работа элемента задана таблицей истинности (таблица 1) и выражениями

$$y_0 = d \cdot \overline{\mathrm{sel}}, \quad y_1 = d \cdot \mathrm{sel}.$$

Таблица 1. Таблица истинности демультиплексора 1 в 2

sel	d	y0	y1
0	0	0	0
0	1	1	0
1	0	0	0
1	1	0	1

3. Разработка устройства

3.1. Базовый операционный элемент

Логическая схема элемента приведена на рисунке 1. Элемент описан двумя способами:

- `boe_assign` — двумя присваиваниями `assign y0 = d & ~sel` и `assign y1 = d & sel`;
- `boe_always` — блоком `always @*`: оба выхода сначала обнуляются, затем выходу, выбранному `sel`, присваивается `d`. Значения по умолчанию исключают появление защёлок.




Рисунок 1. Логическая схема демультиплексора 1 в 2

3.2. Параметризуемый модуль

Модуль `boe_param` с параметром `WIDTH` создаёт в блоке `generate` `WIDTH` экземпляров базового элемента. Каждый экземпляр обрабатывает свой разряд `d[i]`, сигнал `sel` общий. В результате весь вектор `d` передаётся на выход `y0` или `y1`.

3.3. Регистр результата

Модуль `boe_registered` (рисунок 2) сохраняет оба выхода `boe_param` в регистр разрядностью `2·WIDTH` в виде `{y1, y0}`. Запись выполняется по положительному фронту `clk`, сигнал `rst` асинхронно обнуляет регистр.




Рисунок 2. Структурная схема устройства

4. Тестирование

Моделирование выполнено в Icarus Verilog. Тест сравнивает выходы с ожидаемыми значениями и проверяет:

- таблицу истинности обеих реализаций базового элемента;
- `boe_param` при `WIDTH = 1` и `WIDTH = 8` (все 2^9 комбинаций входов);
- регистр: сброс, запись по фронту `clk` и хранение между фронтами.

Все 538 проверок пройдены без ошибок. Временные диаграммы приведены на рисунках 3–5.




Рисунок 3. Временные диаграммы базового элемента




Рисунок 4. Временные диаграммы `boe_param` при `WIDTH = 8`

На рисунке 5 результат обновляется только по фронту `clk` и обнуляется сигналом `rst` сразу, без ожидания фронта.




Рисунок 5. Временные диаграммы устройства с регистром при `WIDTH = 4`

5. Выводы

В работе разработан демультиплексор 1 в 2 на Verilog в двух вариантах: на `assign` и на `always`. На его основе с помощью `generate` построен параметризуемый демультиплексор, результат которого сохраняется в регистр по сигналу `clk` со сбросом по `rst`. Моделирование подтвердило правильность работы всех модулей.