
# Příloha: Výstupní zpráva

Jméno: Dmitrii Ivanushkin

Login: xivanu00

## Architektura navrženého obvodu (na úrovni RTL)

## Schéma obvodu




## **Návrh automatu (Finite State Machine)**

#### Schéma automatu

### Legenda:

- Stavy automatu: INIT, START, READ, END
- Vstupní signály: D: DIN, M: MID, B: BIT
- Mealyho výstupy: MID\_CNT\_CE, BIT\_CNT\_CE, DOUT\_VLD



## Popis funkce

FSM začíná svůj cyklus když má na vstupu DIN. Poté FSM počká na MID, který po 8 hodinovému cyklu pošle přejde do stavu read, a tam program bude čekat až MID se bude rovnat 16 (můžeme číst data, takže východ je MID\_CNT\_CE) a přejdeme do stavu end s výstupem BIT\_CNT\_CE (máme nějaký bit). Ve stavu end pošleme na východ DOUT\_VLD a skončíme program (přejdeme do init až ynovu dostaneme DIN)