2026.06.22 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	AXI Peripheral 프로젝트의 목표와 범위를 정리하고, SoC 구성 및 검증 방향을 수립하였다. 주요 수행 내용은 다음과 같다. ● AXI4-Lite 기반 프로세서 시스템과 사용자 정의 Peripheral의 연동 범위를 정의하였다. ● GPIO0/1/2/3, Timer, UART, I2C LCD, SPI 모듈의 역할과 입출력 신호를 정리하였다. ● Peripheral별 Base Address와 Register Offset을 포함한 Address Map 초안을 작성하였다. ● SPI의 CONTROL, STATUS, TX_DATA, RX_DATA, CS, PRESCALE 레지스터 구성을 정의하였다. ● AXI Driver, Monitor, Scoreboard, Functional Coverage로 구성되는 UVM 검증 환경을 계획하였다. ● Vivado Block Design에서 프로세서, AXI Interconnect, Clock/Reset, Peripheral 연결 구조를 구성하였다. 설계 범위와 인터페이스 기준을 먼저 확정하여 이후 RTL 구현과 검증 단계에서 사용할 공통 기준을 마련하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • 구현 전에 전체 구조와 Address Map을 먼저 정리하여 모듈 간 기준을 통일하였다. • 설계와 검증 항목을 동시에 정의하여 이후 누락 가능성을 줄였다. • SPI 레지스터 역할을 문서화하여 RTL과 소프트웨어가 동일한 기준을 사용할 수 있게 하였다. **Problem** • Peripheral 수가 많아 주소 영역이 겹치거나 레지스터 의미가 달라질 가능성이 있었다. • Vivado Block Design과 RTL 신호명을 동시에 맞추는 과정에서 연결 관계가 복잡했다.
Try (새롭게 시도할 점, 개선할 점)	Address Map을 RTL, 테스트벤치, 소프트웨어의 단일 기준 문서로 관리할 예정이다. 각 Peripheral별 최소 동작 시나리오를 먼저 작성한 뒤 세부 기능을 확장할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** 여러 Peripheral의 Base Address와 Register Offset을 한 번에 배치하면서 주소 중복 가능성이 확인되었다. **Action** Peripheral별 필요 주소 폭을 계산하고 4 KB 단위로 Base

구분	내용
	Address를 분리한 뒤, Register Map과 Vivado Address Editor 값을 대조하였다. **Result** 주소 영역 충돌을 제거하고 RTL Decode, UVM Access, Vitis MMIO에서 공통으로 사용할 Address Map을 확정하였다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.

- 논의 사항 1: SPI DONE 비트의 Clear-On-Read 적용 여부
- 논의 사항 2: UART와 SPI 상태 레지스터의 공통 비트 배치 여부

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.




그림 1. AXI4-Lite 기반 SoC–Peripheral 구성 초안

출처: VerilogHDL.drawio 「Stopwatch」 페이지 내 AXI SoC 설계 조각 (pageId: EKWhh1RQuC7uWDcN-W7v)

자료 확인 필요: 최초 설계 회의 메모와 초기 커밋 기록은 제공 자료에서 확인되지 않음.