2026.06.23 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	Vivado Block Design을 보완하고 GPIO 및 UART 연결 구조를 중심으로 하드웨어 구성을 구체화하였다. 주요 수행 내용은 다음과 같다. • Vivado Address Editor에 Peripheral별 Base Address를 반영하고 주소 범위를 재확인하였다. • GPIO0를 7-Segment 표시 데이터 출력용으로 연결하였다. • GPIO1을 7-Segment COM 선택 및 Button 입력용으로 구성하였다. • GPIO2를 LED 출력, GPIO3를 Switch 입력으로 배치하였다. • Custom UART Wrapper의 AXI Register 접근 경로와 TX/RX 외부 핀 연결을 정리하였다. • Clock과 Reset 극성, AXI 인터페이스 신호명을 기준에 맞게 통일하였다. 보드 입출력과 AXI 주소 공간의 연결을 완료하여 Peripheral RTL을 통합할 수 있는 하드웨어 기반을 확보하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • GPIO 채널마다 기능을 분리하여 보드 디버깅 시 신호를 쉽게 추적할 수 있도록 구성하였다. • Address Editor와 별도 Address Map 문서를 대조하여 주소 오류를 조기에 확인하였다. • UART Wrapper의 AXI와 외부 핀 경계를 명확히 구분하였다. **Problem** • GPIO 채널 번호와 실제 보드 핀 기능이 혼동될 가능성이 있었다. • Custom UART의 Reset 및 Baud 설정 신호가 상위 Block Design과 완전히 정리되지 않았다.
Try (새롭게 시도할 점, 개선할 점)	GPIO 기능표와 Constraint 핀 번호를 함께 관리할 예정이다. UART 통합 전에 Loopback 중심의 단위 테스트를 먼저 수행할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** GPIO 채널 기능과 Vivado Block Design의 Port 연결이 일부 일치하지 않아 LED와 FND 신호가 바뀔 가능성이 있었다. **Action** GPIO0부터 GPIO3까지 채널별 기능표를 작성하고 Block Design Port, HDL Wrapper, XDC Constraint를 순서대로

구분	내용
	대조하였다. **Result** GPIO 채널과 실제 보드 입출력의 대응 관계를 확정하였고 통합 테스트 시 사용할 점검 기준을 마련하였다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.

- 논의 사항 1: GPIO 채널별 기능 명칭을 RTL Port에 반영할지 여부
- 논의 사항 2: UART Baud Generator를 Wrapper 내부에 둘지 공용 Clock Divider로 분리할지 여부

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.




그림 1. Vivado Address Editor에 반영된 Peripheral 주소 배치

출처: Notion 「AXI peripheral」 – address map 기록

자료 확인 필요: GPIO–XDC 핀 대응표 원본과 UART Loopback 로그는 제공 자료에서 확인되지 않음.