2026.06.25 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	AXI4-Lite Transaction Testbench를 구성하고 SPI Register 접근 및 전송 시작 동작을 검증하였다. 주요 수행 내용은 다음과 같다. • AXI Write와 Read 동작을 재사용할 수 있도록 Testbench Task를 작성하였다. • AWVALID/AWREADY와 WVALID/WREADY Handshake가 독립적으로 발생하는 경우를 점검하였다. • ARVALID/ARREADY 및 RVALID/RREADY 기반 Read Handshake를 검증하였다. • SPI TX_DATA와 CONTROL 레지스터를 순서대로 Write하는 기본 시나리오를 작성하였다. • START Pulse, BUSY 전환, DONE 발생, RX_DATA 갱신 조건을 확인하였다. • Reset 전후 레지스터 기본값과 Invalid Address 접근 결과를 점검하였다. AXI Transaction 단위의 기본 검증 환경을 확보하고 SPI 제어 레지스터에서 실제 전송 동작으로 이어지는 흐름을 확인하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • Write Address와 Write Data 채널을 독립적으로 검증하여 AXI4-Lite 규칙을 반영하였다. • Testbench Task를 재사용 가능하게 작성하여 이후 Peripheral 검증 시간을 줄였다. • 상태 레지스터의 변경 시점을 Waveform으로 확인하였다. **Problem** • AW 채널과 W 채널이 서로 다른 Cycle에 완료될 때 Write Enable 생성이 불안정했다. • SPI DONE과 RX_DATA의 갱신 순서가 Testbench 예상값과 달랐다.
Try (새롭게 시도할 점, 개선할 점)	Handshake 순서를 바꾼 Random Delay 시나리오를 추가할 예정이다. Register Readback 결과와 내부 상태 신호를 동시에 기록하는 Check Log를 적용할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** AXI Write Address와 Write Data가 같은 Cycle에 도착한다는 가정 때문에 채널 도착 순서가 바뀌면 Write가 누락되었다. **Action** AW와 W 채널을 각각 Latch하고 두 채널의 완료 조건이 모두

구분	내용
	충족된 시점에 Register Write Enable을 생성하도록 수정하였다. **Result** 채널 순서와 무관하게 Write Transaction이 정상 완료되었고 SPI Control Register 접근이 안정화되었다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.

- 논의 사항 1: BVALID 해제 조건과 Backpressure 처리 범위
- 논의 사항 2: Invalid Address Read 시 반환값과 Response Code

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.

SPI Access Sequence




그림 1. AXI Register 접근부터 SPI 전송까지의 순서

출처: 「한승훈_20260630_AXI_Peripheral_발표자료」– SPI Access Sequence

자료 확인 필요: AXI Read/Write Handshake와 SPI Register 접근의 실제 시뮬레이션 파형 원본은 확인되지 않음.