2026.06.26 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	SPI 전송 시나리오를 확장하고 상태 Polling, Reset, Corner Case를 중심으로 동작을 검증하였다. 주요 수행 내용은 다음과 같다. • TX_DATA Write 후 CONTROL START를 발생시키는 연속 Transaction을 검증하였다. • BUSY 상태에서 SCLK, MOSI, Chip Select 타이밍을 확인하였다. • MISO 입력 데이터를 수신 Shift Register와 RX_DATA 레지스터에서 비교하였다. • DONE 상태를 Polling한 뒤 수신 데이터를 읽는 흐름을 점검하였다. • Reset 중 접근, BUSY 중 재시작, 연속 전송 Corner Case를 실행하였다. • Waveform 분석을 통해 DONE 상태가 다음 전송까지 남는 문제를 확인하였다. SPI의 송수신 데이터 경로와 상태 전이 조건을 검증하고 연속 전송에 필요한 상태 Clear 정책을 보완하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • 정상 전송뿐 아니라 Reset과 연속 전송 조건까지 함께 검증하였다. • Bus Register 값과 SPI Pin Waveform을 동시에 비교하였다. • 문제 재현 조건을 Testbench 시나리오로 고정하여 수정 전후를 비교하였다. **Problem** • DONE 비트가 유지되어 다음 전송의 Polling이 즉시 종료되는 현상이 발생했다. • BUSY 상태에서 START가 다시 입력될 경우 전송 상태가 불명확해질 수 있었다.
Try (새롭게 시도할 점, 개선할 점)	상태 비트별 Set/Clear 조건을 Assertion으로 작성할 예정이다. Back-to-Back 전송 횟수를 늘려 회귀 테스트에 포함할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** 첫 번째 전송의 DONE 비트가 다음 전송 시작 후에도 남아 소프트웨어가 새 전송 완료로 잘못 판단할 수 있었다. **Action** 새 START를 수락할 때 DONE을 Clear하고, 실제 전송 종료

구분	내용
	시에만 DONE을 다시 Set하도록 상태 갱신 우선순위를 수정하였다. **Result** 연속 전송에서 DONE Polling이 각 Transaction의 실제 완료 시점과 일치하였다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.


- 논의 사항 1: DONE 비트를 Read 시 Clear할지 START 시 Clear할지 여부
- 논의 사항 2: BUSY 중 START Write에 대한 무시 또는 Error 처리 방식

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.

SPI Register Map



1) SPI_CR Register

SPI Control Register Bit Field

RESERVED [31:16]	CLK_DIV[7:0] [15:8]	RESERVED [7:2]	CLR_STATUS [1]	START [0]
Access: --	RW	--	WO	WO

Bits	Field	Access	Description
[31:16]	Reserved	--	Unused
[15:8]	CLK_DIV	RW	SPI clock divider
[7:2]	Reserved	--	Unused
[1]	CLR_STATUS	WO	Clear DONE status
[0]	START	WO	Start SPI transfer

2) SPI_TXDATA Register

SPI Transmit Data Register Bit Field

RESERVED [31:8]	TX_DATA[7:0] [7:0]
Access: --	RW

Bits	Field	Access	Description
[31:8]	Reserved	--	Unused
[7:0]	TX_DATA	RW	Transmit data byte written by software

3) SPI_RXDATA Register

SPI Receive Data Register Bit Field

RESERVED [31:8]	RX_DATA[7:0] [7:0]
Access: --	RO

Bits	Field	Access	Description
[31:8]	Reserved	--	Unused
[7:0]	RX_DATA	RO	Received data byte read by software

4) SPI_SR Register

SPI Status Register Bit Field

RESERVED [31:2]	DONE [1]	BUSY [0]
Access: --	RO	RO

Bits	Field	Access	Description
[31:2]	Reserved	--	Unused
[1]	DONE	RO	Transfer complete status
[0]	BUSY	RO	SPI busy status

그림 1. SPI 제어·송수신·상태 레지스터 구성

출처: 「한승훈_20260630_AXI_Peripheral_발표자료」– SPI Register Map

자료 확인 필요: 연속 전송과 Corner Case Waveform, DONE Clear 수정 전·후 비교 로그는 확인되지 않음.