2026.06.28 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	UVM 회귀 테스트를 수행하고 Coverage 미달 항목을 보완하는 한편 Vitis 소프트웨어 구조를 설계하였다. 주요 수행 내용은 다음과 같다. • SPI Mode, Prescale, Chip Select, 데이터 패턴을 변경한 회귀 시나리오를 실행하였다. • Functional Coverage와 SPI Bus Coverage의 미달 Bin을 분석하였다. • 누락된 Back-to-Back 및 BUSY 중 START 시나리오를 추가하였다. • Scoreboard 결과를 정리하여 32 Pass, 0 Fail을 확인하였다. • Vitis 응용 프로그램을 MMIO Driver, Peripheral Service, Application 계층으로 구분하였다. • GPIO, Timer, UART, SPI, I2C LCD용 Register Access 함수를 정리하였다. 검증 결과를 수치로 정리하고 보드 시험에 사용할 Vitis 소프트웨어의 계층 구조와 Peripheral 접근 방식을 확정하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • Coverage 수치만 확인하지 않고 미달 Bin의 원인을 시나리오와 연결하였다. • Scoreboard 결과를 Pass/Fail 기준으로 명확하게 집계하였다. • 소프트웨어를 계층화하여 Peripheral별 수정 영향을 줄였다. **Problem** • 일부 SPI Mode와 연속 전송 조합이 Coverage에서 누락되었다. • Polling 기반 서비스 함수가 완료 대기 중 CPU를 점유하는 한계가 있었다.
Try (새롭게 시도할 점, 개선할 점)	Coverage Hole을 Regression 목록에 고정하여 재발을 방지할 예정이다. 향후 Interrupt 기반 상태 처리로 확장할 수 있도록 Service Interface를 분리할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** 초기 회귀 결과에서 SPI Mode와 Prescale의 일부 조합이 실행되지 않아 Coverage가 목표치에 도달하지 못했다. **Action** Coverage Report에서 미충족 Bin을 추출하고 해당 Mode,

구분	내용
	Prescale, 데이터 패턴을 강제로 조합하는 Directed Sequence를 추가하였다. **Result** 기능 및 버스 Coverage를 목표 수준까지 끌어올렸고 Scoreboard 32 Pass, 0 Fail 결과를 확보하였다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.

- 논의 사항 1: Polling 기반 드라이버의 Timeout 기준
- 논의 사항 2: Interrupt 확장 시 공통 ISR 구조 적용 여부

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.

SPI UVM Verification

```
** Report counts by severity
UVM_INFO :   87
UVM_WARNING :    0
UVM_ERROR :    0
UVM_FATAL :    0
** Report counts by id
[AXI_DRV]    32
[COV]     1
[RNTST]     1
[SCB]    33
[SPI_MON]    16
[TEST_DONE]     1
[UVM/RELNOTES]     1
[UVM/REPORT/CATCHER]     1
[UVMTOP]     1
```

Name	Score	Line	Toggle	FSM	Condition	Branch
tb_top	74.26%	97.82%	51.97%	66.67%	65.00%	89.86%
axi_bus	68.11%	100.00%	36.22%			
dut	70.76%	96.71%	44.34%	66.67%	58.82%	87.27%
spi_v1_0_S00_AXI_inst	66.46%	94.67%	30.98%		54.84%	85.37%
u_spi_master	86.94%	98.70%	76.49%	66.67%	100.00%	92.86%
spi_bus	100.00%	100.00%	100.00%			
u_spi_slave_model	99.88%	100.00%	99.53%		100.00%	100.00%

```
UVM_INFO tb/coverage.sv(107) @ 26070000: uvm_test_top.m_env.cov [COV]
================================================
 SPI AXI FUNCTIONAL COVERAGE
 TOTAL              : 100.00 %
 TXDATA             : 100.00 %
 START_WRITE        : 100.00 %
 DONE_STATUS        : 100.00 %
 SPI_COMPLETE       : 100.00 %
================================================
UVM_INFO tb/scoreboard.sv(139) @ 26070000: uvm_test_top.m_env.scb [SCB]
================================================
 SPI AXI SCOREBOARD FINAL REPORT
 CHECK COUNT        : 32
 PASS COUNT         : 32
 FAIL COUNT         : 0
 START WRITE COUNT  : 16
 DONE READ COUNT    : 16
================================================
UVM_INFO /tools/synopsys/vcs/W-2024.09-SP2/etc/uvm-1.2/base/uvm_report_ca
--- UVM Report catcher Summary ---
```

Functional Coverage: 100%
- TXDATA
- START_WRITE
- DONE_STATUS
- SPI_COMPLETE

Code Coverage:
- DUT: 70.76%
- SPI Master: 86.94%
- SPI Bus: 100%

Scoreboard:
- 32 Pass / 0 Fail

그림 1. SPI UVM 최종 검증 및 Coverage 결과

출처: 「한승훈_20260630_AXI_Peripheral_발표자료」– SPI UVM Verification

자료 확인 필요: Regression Seed 목록과 원본 Coverage Report 파일은 제공 자료에서 확인되지 않음.