2026.06.29 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	FPGA 보드에서 Peripheral별 단위 시험과 통합 시험을 수행하여 실제 입출력 동작을 확인하였다. 주요 수행 내용은 다음과 같다. • GPIO Switch 입력과 LED 및 7-Segment 출력 동작을 확인하였다. • Timer Counter와 완료 상태를 Vitis 응용 프로그램에서 점검하였다. • UART 송수신 및 Loopback 데이터를 터미널에서 비교하였다. • SPI Master와 외부 Slave 간 송수신 및 상태 Polling을 검증하였다. • I2C LCD 초기화, Command 전송, 문자열 표시 동작을 확인하였다. • 두 보드를 연결하여 SPI 송수신과 UART Log를 포함한 End-to-End 시나리오를 실행하였다. Simulation에서 확인한 Register 동작을 실제 보드 입출력과 연결하여 주요 Peripheral의 통합 동작을 검증하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • Peripheral별 단위 시험 후 통합 시험으로 진행하여 오류 범위를 빠르게 좁혔다. • UART Log와 LED/FND 표시를 함께 사용해 보드 상태를 확인하였다. • 두 보드 시험 절차와 연결 순서를 기록하여 재현성을 확보하였다. **Problem** • 두 번째 보드의 Vitis Hardware Platform 인식이 불안정했다. • I2C LCD 초기화 직후 명령 간 Delay가 부족하면 표시가 누락되었다.
Try (새롭게 시도할 점, 개선할 점)	보드별 Hardware Platform과 Workspace를 분리하여 관리할 예정이다. LCD Command별 최소 Delay를 Driver 함수 내부 정책으로 반영할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** 두 보드를 동시에 연결한 환경에서 Vitis가 대상 보드를 잘못 선택하거나 Hardware Platform을 인식하지 못했다. **Action** 보드별 JTAG 식별과 Hardware Platform을 다시 확인하고

구분	내용
	Vivado Export 결과와 Vitis Workspace를 각각 분리하여 재생성하였다. **Result** 각 보드에 올바른 Bitstream과 Application을 다운로드할 수 있었고 End-to-End 시험을 정상 수행하였다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.

- 논의 사항 1: 두 보드 시험 시 Master/Slave 전원 및 다운로드 순서
- 논의 사항 2: LCD Busy Flag 미사용 환경에서 Delay 값을 결정하는 기준

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.

Board Validation




그림 1. UART·SPI Board-to-Board 검증 구성

출처: 「한승훈_20260630_AXI_Peripheral_발표자료」– Board Validation

자료 확인 필요: UART·SPI·I2C LCD 실제 동작 화면과 Vitis Terminal 시험 로그는 확인되지 않음.