2026.06.30 개발 일지

1) 작업 내용 (What I Did)

오늘 수행한 구체적인 작업 내용을 명확하게 기록합니다.

구분	내용
작업 내용 (What I Did)	통합 시험에서 확인된 문제를 보완하고 최종 회귀 검증과 산출물 정리를 완료하였다. 주요 수행 내용은 다음과 같다. • UART Baud Generator의 Clock 기준과 Divisor 계산식을 수정하였다. • I2C LCD 초기화 및 Command 간 Delay를 안정 동작 범위로 조정하였다. • Vivado Hardware Project와 Vitis Software Workspace를 보드별로 분리하였다. • Polling 기반 Peripheral Driver의 한계와 Interrupt 확장 방향을 정리하였다. • 최종 UVM Regression에서 Functional Coverage 100%, SPI Bus Coverage 100%를 확인하였다. • Scoreboard 32 Pass, 0 Fail 및 보드별 주요 기능 Pass 결과를 최종 보고서와 발표자료에 반영하였다. RTL, UVM, Vivado, Vitis, 보드 검증 결과를 하나의 프로젝트 산출물로 정리하고 AXI Peripheral 개발을 마무리하였다.

2) 회고 및 개선 사항

구분	내용
Keep (잘한 점, 유지할 점)	**Keep** • Simulation 결과와 보드 시험 결과를 동일한 Register 기준으로 정리하였다. • 문제 원인과 수정 내용을 Waveform 및 실측 결과로 다시 확인하였다. • 최종 수치와 재현 절차를 보고서에 남겨 결과의 신뢰성을 높였다. **Problem** • UART Baud 오차와 LCD Delay처럼 Simulation만으로 확인하기 어려운 보드 의존 문제가 있었다. • Polling 방식은 구현은 단순하지만 CPU 점유와 응답 지연이 발생할 수 있었다.
Try (새롭게 시도할 점, 개선할 점)	향후 UART Baud 오차 허용 범위를 자동 계산하는 설정 함수를 추가할 예정이다. Peripheral 완료 처리를 Interrupt 기반으로 확장하고 Timeout 및 Error 복구 절차를 보완할 예정이다.

3) 이슈 및 해결 과정

발생한 Trouble, 장애 상황과 이를 해결하기 위한 과정 및 결과, 혹은 미해결된 경우 현재 상태를 기록합니다.

구분	내용
Trouble (이슈/장애 및 해결 과정)	**Trouble** 보드에서 UART 문자가 깨지는 현상이 발생하여 RTL Loopback 결과와 실제 Terminal 출력이 일치하지 않았다. **Action**

구분	내용
	FPGA 입력 Clock, 목표 Baud Rate, Oversampling 기준을 다시 계산하고 Baud Divisor를 수정한 뒤 Terminal 설정과 함께 재검증하였다. **Result** UART 송수신이 안정화되었고 최종 보드 시험에서 UART, SPI, I2C LCD, LED/FND, GPIO/Timer 기능을 모두 확인하였다.

3. 토의 필요 사항

팀 미팅이나 기술 토의 시간에 논의가 필요한 사항을 명시합니다. 논의 필요 시 관련 미팅 링크를 추가할 수 있습니다.

- 논의 사항 1: Interrupt 기반 Peripheral 제어를 다음 개발 범위에 포함할지 여부
- 논의 사항 2: 최종 산출물의 Vivado/Vitis 버전과 보드 설정 표준화

4. 첨부 자료

개발 중 발생한 산출물이나 참고 자료를 첨부합니다.

확인된 자료 중 해당 날짜의 작업과 직접 연결되는 산출물을 첨부하였다.




그림 1. 최종 C Application–Driver–HAL–Hardware 계층 구조

출처: 「한승훈_20260630_AXI_Peripheral_발표자료」– C Application Architecture Layer

자료 확인 필요: 실제 Waveform 원본, Commit Hash · RTL Diff, XDC 핀 매핑 원본, Vitis Terminal 로그, Timing · Utilization Report.