

GitHub / realisshoon ↗

PORTFOLIO 2026

# 한승훈

Han SeungHun

## RTL Design & Verification Engineer

Peripheral RTL 설계부터 UVM 검증, FPGA 동작 확인까지 경험했습니다.

파형과 데이터 흐름을 따라 원인을 좁히고, 검증 근거로 설계를 설명합니다.

관심 분야

FPGA RTL Design · Digital H/W · RTL Verification

주요 기술

Verilog · SystemVerilog/UVM
AXI4-Lite · FPGA

설계에서 시스템까지

SoC · MMIO · HW-SW Integration

이메일

hsgn21@naver.com

### RTL Design & Verification

Verilog / SystemVerilog
FSM · Datapath · Peripheral RTL
UVM · Scoreboard · Functional Coverage
VCS / Verdi · Vivado / FPGA

직접 설계·검증한 교육 프로젝트 중심

### SoC / Embedded

AXI4-Lite · MicroBlaze
MMIO / Register Control
Embedded C / Vitis
HW-SW Integration

Bus·Register부터 실제 Peripheral 제어까지

### AI / Computer Vision

Python · Computer Vision
YOLO · Jetson
Tracking / Re-ID

멀티카메라 서버·DB·시스템 연동 경험

### Software / Backend

Python / Django
Database · API Integration
Linux · Data Processing

Backend 개발 실무 5개월

Web Portfolio ↗ Notion / Evidence ↗ hsgn21@naver.com

01 - RTL DESIGN / UVM VERIFICATION

# CNN Motion Recognition SoC

DW/PW 단위 검증 · 팀 완료 시연

카메라의 사람 동작을 CNN 관절 좌표로 변환하고 로봇팔 제어·Unity 시각화로 연결한 플랫폼.

2026.09.09 – 10.15 | 7인 팀 프로젝트

RTL Design | UVM Verification | AXI4-Lite | HW-SW Integration

프로젝트 상세 ↗ GitHub ↗ 원본 자료 / Notion ↗

MY ROLE

**DW/PW RTL·공통 UVM/Golden 검증, AXI4-Lite·Unity 연동 참여.**

VERIFIED RESULT

**errors = 0 · PASS · 4 / 4 PASS**

팀 성과: 완료 당시 사람 동작–로봇팔·Unity 연동 시연.

## WHAT I DID 주요 구현

01

### Depthwise / Pointwise RTL

DW 32채널 MAC + 공유 재양자화. PW 128 MAC과 2-Pixel Slot 구성.

02

### Golden / UVM Verification

공통 UVM·G01–G07 구성. 과거 Golden 회귀와 최신 DW/PW 단위 TB 결과 구분.

03

### HW-SW Integration


Color Marker RTL, AXI4-Lite 연동 참여. Unity 시각화·CSV/UART 입력 연동 참여.

## PROJECT IMAGES 구현 화면



**Team Demo · 사람–로봇팔 연동**

사람의 팔 동작과 로봇팔·Unity를 연결한 팀 시연




**CNN 연산 구성**

직접 설계한 DW/PW Convolution 연산 구조

## SYSTEM FLOW 시스템 흐름

01 **Camera** — 팀 영상 입력 → 02 **CNN RTL** — DW / PW 연산부 → 03 **Joint / 3D** — 팀 좌표 복원 → 04 **Robot / Unity** — 팀 제어·시각화

## VERIFICATION 검증 결과

DW Full-Layer

**errors = 0**

Cin=96 · 3 batches · 27 taps · Weight 요청/응답 27/27

결과 원본 ↗

PW Directed Test

**PASS**

연산·Body/Heatmap/Offset·Tail·Tag·출력/Weight Stall 조건

결과 원본 ↗

PW Fault / Recovery

**4 / 4 PASS**

Fault/Recovery 단위 4개 Case · errors=0

결과 원본 ↗

## PROBLEM SOLVING 문제 해결

**DW Weight 대기로 초과한 Cycle 계약**

PROBLEM / CAUSE

Weight 요청·응답과 Tap 처리가 직렬화되어 48cycle 계약을 넘었습니다. 다음 Weight 요청까지 반복되는 대기가 계산 시간을 늘리고 있었습니다.

ACTION

1-entry holding Register와 outstanding 상태를 추가해 응답 소비와 다음 요청을 겹쳤습니다.

RESULT

2026-09-17 XSim에서 요청·응답 각 9회, 32 Lane errors=0, 시작 edge 포함 no-stall 45cycle을 확인했습니다.

SCOPE / EVIDENCE 2026.10.19 XSim 단위 TB 결과입니다. 전체 Golden UVM 회귀는 입력 자료 문제로 차단돼 있으며 FPGA·로봇 통합 재검증은 미수행입니다. 과거 Golden 결과는 웹 상세에서 별도 확인할 수 있습니다.

02 - RTL DESIGN / UVM / FPGA

# SPI / I2C RTL & UVM Verification

3인 팀 · 개인 SPI RTL 설계

SPI/I2C Master·Slave를 Simulation과 Basys3 Board-to-Board 통신으로 검증.

2026.06.11 – 06.18 | 3인 팀 프로젝트

RTL Design | UVM Verification | FPGA Validation

프로젝트 상세 ↗ GitHub ↗ 원본 자료 / Notion ↗

MY ROLE

**SPI Master/Slave RTL 설계. I2C·UVM·보드 검증 결과는 팀 공동 성과.**

VERIFIED RESULT

**48 Pass / 0 Fail · 14 Pass / 0 Fail**

팀 성과: SPI 48 Pass / 0 Fail, I2C 14 Pass / 0 Fail · 팀 검증 결과.

## WHAT I DID 주요 구현

01

### My Role · SPI RTL

SPI 송수신 FSM·Shift Register, SCLK·CS·MOSI/MISO Full-Duplex 경로 설계.

02

### Team · UVM Verification


팀 환경에서 SPI/I2C 송수신·ACK/NACK을 Scoreboard와 Coverage로 확인.

03

### Team · FPGA Validation


Basys3 두 대의 통신과 Logic Analyzer Pin-Level 동작 확인.

## PROJECT IMAGES 구현 화면




**Basys3 Board-to-Board 검증**

SPI/I2C 원본 발표자료 · Logic Analyzer 동작 확인




**SPI UVM 검증 결과**

기존 발표자료 원본

## SYSTEM FLOW 시스템 흐름

01 **Sequence** 입력 시나리오 → 02 **Driver / DUT** Protocol 구동 → 03 **Monitor** Pin-Level 관찰 → 04 **Scoreboard** 데이터·Coverage

## VERIFICATION 검증 결과

SPI Scoreboard

**48 Pass / 0 Fail**

팀 검증 결과 · SPI Functional Coverage 59.59% · 미도달 Pattern Bin 존재

결과 원본 ↗

I2C Scoreboard

**14 Pass / 0 Fail**

팀 검증 결과 · 완료보고서의 기존 최종 결과 · Functional Coverage 100%

결과 원본 ↗

## PROBLEM SOLVING 문제 해결

**팀 검증 사례 · I2C ACK 필드 X**

| PROBLEM / CAUSE | ACTION | RESULT |
|---|---|---|
| Data 비교는 통과했지만 ACK/NACK Coverage가 남았습니다. Monitor의 관찰 시점이 9번째 SCL 구간과 맞지 않았습니다. | 팀에서 9번째 SCL High 구간에 SDA를 Sampling하도록 Monitor와 ACK/NACK 시나리오를 수정했습니다. | 팀 완료보고서 기준 I2C 12→14 Pass, Functional Coverage 85.71%→100%. |

SCOPE / EVIDENCE 개인 담당은 SPI Master/Slave RTL입니다. 표시한 UVM·보드 결과와 I2C ACK 수정은 팀 성과입니다. SPI Functional Coverage 59.59%와 I2C 100%를 구분합니다.

03 - SOC / EMBEDDED & FIRMWARE

# AXI4-Lite Multi-Peripheral SoC

개인 SoC 통합·FPGA 검증

MicroBlaze에서 MMIO로 UART·Timer·I2C·SPI를 제어하는 SoC.

2026.06 | 개인 프로젝트

AXI4-Lite | HW-SW Integration | UVM Verification | FPGA Validation

프로젝트 상세 ↗ GitHub ↗ 원본 자료 / Notion ↗

MY ROLE

**Address Map·Peripheral 통합, AXI-SPI UVM 환경 및 Basys3 검증.**

VERIFIED RESULT

**32 Pass / 0 Fail · 100%**

아래 검증 범위·원본 자료 기준

## WHAT I DID 주요 구현

01

### MicroBlaze SoC

BRAM·AXI Interconnect와 Address Map 구성. UART·Timer·I2C LCD·SPI 통합.

02

### MMIO / Register Control


Vitis C에서 TXDATA → START → DONE Polling → RXDATA 흐름 구성.

03

### AXI-SPI UVM


Register Block·SPI Master 검증. One-Cycle START와 Sticky DONE 상태 처리.

## PROJECT IMAGES 구현 화면




**MicroBlaze 기반 SoC 구성**

MicroBlaze·AXI Interconnect와 Custom Peripheral 구성




**Basys3 실기기 검증**

UART/SPI Board-to-Board 동작 확인

## SYSTEM FLOW 시스템 흐름

01 **Vitis C** — MMIO 요청 → 02 **MicroBlaze** — AXI4-Lite Bus → 03 **Register** — 설정·START·상태 → 04 **Peripheral** — UART / Timer / SPI

## VERIFICATION 검증 결과

AXI-SPI Scoreboard

**32 Pass / 0 Fail**

4 Directed + 12 Constrained-Random · 32 Checks

결과 원본 ↗

AXI-SPI Functional Coverage

**100%**

TXDATA / START_WRITE / DONE_STATUS / SPI_COMPLETE · 4개 Covergroup · IP-level

결과 원본 ↗

## PROBLEM SOLVING 문제 해결

**AXI Monitor의 중복 Transaction**

| PROBLEM / CAUSE | ACTION | RESULT |
|---|---|---|
| 동일 데이터가 여러 번 수집되는 문제가 발생했습니다. VALID만으로 전송을 판단해 READY 대기 구간도 수집했습니다. | VALID && READY가 같은 Cycle에 성립한 Handshake만 수집하도록 Monitor를 수정했습니다. | Register Transaction과 SPI 양방향 데이터를 Scoreboard로 재비교했습니다. |


SCOPE / EVIDENCE UVM 결과는 AXI-SPI IP-level 범위입니다. Functional Coverage 100%는 TXDATA / START_WRITE / DONE_STATUS / SPI_COMPLETE 항목이며 전체 SoC Coverage가 아닙니다.

MORE PROJECTS / RTL & VERIFICATION

# RTL Design & Verification

대표 프로젝트 3개 외의 경험입니다. 이미지를 누르면 프로젝트 상세와 원본 자료를 확인할 수 있습니다.

## RTL Design & Verification





Single-Cycle Architecture

### RV32I Single-Cycle CPU ↗

CPU Architecture·Top·Datapath·Control Unit RTL 및 프로그램 기반 파형 분석.

개인 프로젝트





손 위치 기반 음량 제어

### FPGA VGA 지휘게임 ↗

RGB Filter RTL·좌표 검출/Top 통합·RG Detect UVM·Git 통합.

7인 팀 프로젝트 · 2026.08.31 – 09.08





AXI4-Lite 5채널 구성

### AXI4-Lite Master / Slave ↗

교육 실습 · Master/Slave 5채널 FSM·Handshake 및 연결 TB.

교육 RTL 프로젝트




UART RX 연속 패킷 검증 파형

### UART / FIFO OOP Verification ↗

Generator·Driver·Monitor·Scoreboard·Environment, Mailbox·Interface 구성.

개인 프로젝트 · 2026.05.12 – 05.18





Basys3 버튼·스위치·FND 동작 확인

### Watch & Stopwatch RTL ↗

팀 내 · FSM·Control Unit·FND 제어

2인 팀 프로젝트




RX 완료 → TX 입력·시작 신호 전달 파형

### UART Loopback ↗

교육 실습 · RX/TX RTL·수신 타이밍

개인·교육 프로젝트

실제 프로젝트의 구조·파형·보드 자료입니다. 개인 담당과 팀 결과는 웹 상세에서 구분해 확인할 수 있습니다.


전체 포트폴리오 ↗ GitHub ↗ hsgn21@naver.com

AI PROJECTS / EDUCATION & CAREER

# SoC, AI & Experience

대표 프로젝트 3개 외의 경험입니다. 이미지를 누르면 프로젝트 상세와 원본 자료를 확인할 수 있습니다.

## SoC / Embedded & Firmware




전체 시스템 구성

### UART / FIFO Sensor Control ↗

SR04·DHT11 Controller/Datapath·TB, Watch/Stopwatch Datapath와 비동기 입력 동기화.

3인 팀 프로젝트 · 2026.05.01 – 05.06

## AI / Computer Vision




4대 카메라 통합 Dashboard

### Jetson Multi-Camera Tracking & Re-ID ↗

중앙 서버·Person/Journey DB·MQTT, 4대 Jetson 통합 및 최종 발표.

4인 팀 프로젝트 · 2026.08.05 – 08.19




프로젝트 개요 자료

### YOLO 무인매장 관제 시스템 ↗

도난 감지팀의 영상 데이터·라벨링 및 로직 연동 참여.

팀 프로젝트

EDUCATION / CAREER

## 교육 · 경력

| | | |
|---|---|---|
| 2026.03 – 2026.10 | **온디바이스AI 시스템반도체 설계 2기** | 대한상공회의소 서울기술교육센터 · RTL / UVM / FPGA / SoC |
| 2025.12 – 2026.01 | **팹리스 실무형 일경험 프로그램** | 한국팹리스산업협회 · Embedded Linux / HW-SW Interface · 우수상 |
| 2025.07 – 2025.11 | **글로벌반도체 설계 전문가 과정** | 서강 시스템반도체설계 교육센터 · Digital Design Flow 학습 |
| 2023.12 – 2024.04 · 경력 | **케이유융합소프트웨어연구센터㈜** | SW기술사업화팀 연구원 · Python/Django Backend |
| 2021.03 – 2023.08 · 학사 | **상명대학교 휴먼AI공학과** | 졸업 당시 학과명: 휴먼지능정보공학과 |

프로젝트별 개인 역할과 근거는 웹 상세에서 확인할 수 있습니다.

전체 포트폴리오 ↗ GitHub ↗ hsgn21@naver.com