

GitHub / realisshoon ↗

PORTFOLIO 2026

한승훈

Han SeungHun

RTL Design & Verification Engineer

Peripheral RTL 설계부터 UVM 검증, FPGA 동작 확인까지 경험했습니다.

파형과 데이터 흐름을 따라 원인을 좁히고, 검증 근거로 설계를 설명합니다.

관심 분야

FPGA RTL Design · Digital H/W · RTL Verification

주요 기술

Verilog · SystemVerilog/UVM
AXI4-Lite · FPGA

설계에서 시스템까지

SoC · MMIO · HW-SW Integration

이메일

hsgn21@naver.com

RTL Design & Verification

Verilog / SystemVerilog
FSM · Datapath · Peripheral RTL
UVM · Scoreboard · Functional Coverage
VCS / Verdi · Vivado / FPGA

직접 설계·검증한 교육 프로젝트 중심

SoC / Embedded

AXI4-Lite · MicroBlaze
MMIO / Register Control
Embedded C / Vitis
HW-SW Integration

Bus·Register부터 실제 Peripheral 제어까지

AI / Computer Vision

Python · Computer Vision
YOLO · Jetson
Tracking / Re-ID

멀티카메라 서버·DB·시스템 연동 경험

Software / Backend

Python / Django
Database · API Integration
Linux · Data Processing

Backend 개발 실무 5개월

Web Portfolio ↗ Notion / Evidence ↗ hsgn21@naver.com

01 - RTL DESIGN / UVM VERIFICATION

CNN Motion Recognition SoC

팀 최종 시연 · 기존 기능 검증

카메라의 사람 동작을 CNN 관절 좌표로 변환하고 로봇팔 제어·Unity 시각화로 연결한 플랫폼.

2026.09.09 – 10.15 | 7인 팀 프로젝트

RTL Design | UVM Verification | AXI4-Lite | HW-SW Integration

프로젝트 상세 ↗ GitHub ↗ 원본 자료 / Notion ↗

MY ROLE

DW/PW·Color Marker RTL, 공통 UVM/Golden 검증, AXI4-Lite 연동 참여 및 Unity 환경 구축.

VERIFIED RESULT

29 / 29 OP · 5 / 5 입력 · 4 / 4 seed

팀 성과: 사람의 팔 동작과 실제 로봇팔·Unity 연동을 팀 최종 시연에서 확인.

WHAT I DID 주요 구현

01

Depthwise / Pointwise RTL

DW 32채널 MAC + 공유 재양자화. PW 128 MAC과 2-Pixel Slot 구성.

02

Golden / UVM Verification

Python Golden과 중간 Tensor·최종 관절값 비교. Random Backpressure 검증.

03

HW-SW Integration


Color Marker RTL, AXI4-Lite 연동 참여. Unity 시각화·CSV/UART 입력 연동 참여.

PROJECT IMAGES 구현 화면



Team Demo · 사람-로봇팔 연동

PPT 10쪽 시연 GIF의 Notion 보관 발췌본 · 팀 전체 성과



CNN 연산 구성

최종 발표자료 25쪽 · DW/PW 연산부 개인 설계

SYSTEM FLOW 시스템 흐름

01 **Camera** — 팀 영상 입력 → 02 **CNN RTL** — DW / PW 연산부 → 03 **Joint / 3D** — 팀 좌표 복원 → 04 **Robot / Unity** — 팀 제어·시각화

VERIFICATION 검증 결과

중간 Tensor 비교

29 / 29 OP

Frame 121 · 5,174,016개 원소 bit-exact · 허용오차 0

결과 원본 ↗

최종 관절값

5 / 5 입력

Frame 121–125 · 기존 Golden 회귀 결과

결과 원본 ↗

Random Backpressure

4 / 4 seed

기존 G07 회귀 · CNN RTL 기능 범위

결과 원본 ↗

PROBLEM SOLVING 문제 해결

DW Weight 대기로 초과한 Cycle 계약

PROBLEM / CAUSE	ACTION	RESULT
Weight 요청·응답과 Tap 처리가 직렬화되어 48cycle 계약을 넘었습니다. 다음 Weight 요청까지 반복되는 대기가 계산 시간을 늘리고 있었습니다.	1-entry holding Register와 outstanding 상태를 추가해 응답 소비와 다음 요청을 겹쳤습니다.	2026-09-17 XSim에서 요청·응답 각 9회, 32 Lane errors=0, 시작 edge 포함 no-stall 45cycle을 확인했습니다.

SCOPE / EVIDENCE 수치는 CNN RTL 기능 검증 범위입니다. DMA·DDR 이동은 TB에서 모사했습니다. 전체 SoC 검증·FPGA 처리 성능 수치가 아니며, 추가 UVM·Coverage 보강은 진행 중입니다.

02 - RTL DESIGN / UVM / FPGA

SPI / I2C RTL & UVM Verification

개인 설계·검증 프로젝트

SPI/I2C Master·Slave를 Simulation과 Basys3 Board-to-Board 통신으로 검증.

2026.06.11 – 06.18 | 개인 프로젝트

RTL Design | UVM Verification | FPGA Validation

프로젝트 상세 ↗ GitHub ↗ 원본 자료 / Notion ↗

MY ROLE

SPI Master/Slave RTL, Protocol 파형·Scoreboard·Coverage 분석 및 FPGA 검증.

VERIFIED RESULT

48 Pass / 0 Fail · 14 Pass / 0 Fail

아래 검증 범위·원본 자료 기준

WHAT I DID 주요 구현

01

SPI Master / Slave RTL

Mode 0 Full-Duplex 설계. 양방향 송수신 데이터를 Scoreboard로 비교.

02

Protocol Verification


Sequence·Driver·Monitor·Scoreboard 구성. I2C 주소·Read/Write·ACK/NACK 관찰.

03

FPGA Validation

Basys3 두 대를 연결하고 Logic Analyzer로 Pin-Level Protocol 동작 확인.

PROJECT IMAGES 구현 화면



Basys3 Board-to-Board 검증

SPI/I2C 원본 발표자료 · Logic Analyzer 동작 확인



SPI UVM 검증 결과

기존 발표자료 원본

SYSTEM FLOW 시스템 흐름

01 **Sequence** 입력 시나리오 → 02 **Driver / DUT** Protocol 구동 → 03 **Monitor** Pin-Level 관찰 → 04 **Scoreboard** 데이터·Coverage

VERIFICATION 검증 결과

SPI Scoreboard

48 Pass / 0 Fail

SPI Functional Coverage 59.59% · 미도달 Pattern Bin 존재

결과 원본 ↗

I2C Scoreboard

14 Pass / 0 Fail

완료보고서의 기존 최종 결과 · Functional Coverage 100%

결과 원본 ↗

PROBLEM SOLVING 문제 해결

I2C ACK 필드가 X로 수집됨

PROBLEM / CAUSE	ACTION	RESULT
Data 비교는 통과했지만 ACK/NACK Coverage가 남았습니다. Monitor의 관찰 시점이 9번째 SCL 구간과 맞지 않았습니다.	9번째 SCL에서 SDA를 직접 Sampling하고 ACK/NACK 시나리오를 보완했습니다.	완료보고서 기준 I2C 12→14 Pass, Functional Coverage 85.71%→100%.

SCOPE / EVIDENCE 완료보고서의 기존 검증 결과입니다. SPI Functional Coverage는 59.59%이며 미도달 Pattern Bin이 있습니다. I2C의 100%와 합산하지 않습니다. 추가 서버 검증은 반영하지 않았습니다.

03 - SOC / EMBEDDED & FIRMWARE

AXI4-Lite Multi-Peripheral SoC

개인 SoC 통합·FPGA 검증

MicroBlaze에서 MMIO로 UART·Timer·I2C·SPI를 제어하는 SoC.

2026.06 | 개인 프로젝트

AXI4-Lite | HW-SW Integration | UVM Verification | FPGA Validation

프로젝트 상세 ↗ GitHub ↗ 원본 자료 / Notion ↗

MY ROLE

Address Map·Peripheral 통합, AXI-SPI UVM 환경 및 Basys3 검증.

VERIFIED RESULT

32 Pass / 0 Fail · 100%

아래 검증 범위·원본 자료 기준

WHAT I DID 주요 구현

01

MicroBlaze SoC

BRAM·AXI Interconnect와 Address Map 구성. UART·Timer·I2C LCD·SPI 통합.

02

MMIO / Register Control


Vitis C에서 TXDATA → START → DONE Polling → RXDATA 흐름 구성.

03

AXI-SPI UVM


Register Block·SPI Master 검증. One-Cycle START와 Sticky DONE 상태 처리.

PROJECT IMAGES 구현 화면



MicroBlaze 기반 SoC 구성

원본 발표자료 3쪽



Basys3 실기기 검증

원본 발표자료 19쪽 · UART/SPI Board-to-Board

SYSTEM FLOW 시스템 흐름

01 **Vitis C** — MMIO 요청 → 02 **MicroBlaze** — AXI4-Lite Bus → 03 **Register** — 설정·START·상태 → 04 **Peripheral** — UART / Timer / SPI

VERIFICATION 검증 결과

AXI-SPI Scoreboard

32 Pass / 0 Fail

4 Directed + 12 Constrained-Random · 32 Checks

결과 원본 ↗

AXI-SPI Functional Coverage

100%

TXDATA / START_WRITE / DONE_STATUS / SPI_COMPLETE · IP-level 범위

결과 원본 ↗

PROBLEM SOLVING 문제 해결

AXI Monitor의 중복 Transaction

PROBLEM / CAUSE	ACTION	RESULT
동일 데이터가 여러 번 수집되는 문제가 발생했습니다. VALID만으로 전송을 판단해 READY 대기 구간도 수집했습니다.	VALID && READY가 같은 Cycle에 성립한 Handshake만 수집하도록 Monitor를 수정했습니다.	Register Transaction과 SPI 양방향 데이터를 Scoreboard로 재비교했습니다.

SCOPE / EVIDENCE UVM 결과는 AXI-SPI IP-level 범위입니다. Functional Coverage 100%는 TXDATA / START_WRITE / DONE_STATUS / SPI_COMPLETE 항목이며 전체 SoC Coverage가 아닙니다.

BEYOND SELECTED PROJECTS

Projects & Experience

대표 프로젝트 3개 외의 설계·시스템 경험입니다. 각 프로젝트의 개인 역할과 검증 근거는 웹 상세에서 확인할 수 있습니다.

RTL Design & Verification

RV32I Single-Cycle CPU ↗

CPU Architecture·Top·Datapath·Control Unit RTL 및 프로그램 기반 파형 분석.

개인 프로젝트

FPGA VGA 지휘게임 ↗

RGB Filter RTL, RG Detect 통합, UVM 검증 및 Git 통합.

팀 프로젝트 · 2026.08.31 – 09.08

UART / FIFO OOP Verification ↗

Generator·Driver·Monitor·Scoreboard·Environment, Mailbox·Interface 구성.

개인 프로젝트 · 2026.05.12 – 05.18

AXI4-Lite Master / Slave ↗

AXI4-Lite 읽기·쓰기 채널 구조와 Transaction 발생 시점 파형 분석.

교육 RTL 프로젝트

SoC / Embedded & Firmware

UART / FIFO Sensor Control ↗

SR04·DHT11 Controller/Datapath·TB, Watch/Stopwatch Datapath와 비동기 입력 동기화.

3인 팀 프로젝트 · 2026.05.01 – 05.06

AI / Computer Vision

Jetson Multi-Camera Tracking & Re-ID ↗

4대 Jetson 통합, 중앙 서버·Person/Journey DB, MQTT 메시지 흐름 및 최종 발표.

4인 팀 프로젝트 · 2026.08.05 – 08.19

YOLO 무인매장 관제 시스템 ↗

YOLOv8 탐지 결과 기반 도난 판단 로직, 위험 이벤트 연동 및 관제 화면 구성.

팀 프로젝트

CNN 위험 소리 분류 시스템 ↗

데이터 수집·MFCC 전처리·MLP/CNN/LSTM 비교 및 실시간 오디오·GUI 연동.

팀 졸업 프로젝트

Software / Backend

Backend & Data Interface ↗

SW기술사업화팀 연구원으로 Backend 개발·유지보수와 Data Interface 구현.

업무 경험 · 5개월 · 2023.12 – 2024.04

EDUCATION / CAREER

교육 · 경력

2026.03 – 2026.10	**온디바이스AI 시스템반도체 설계 2기** 대한상공회의소 서울기술교육센터 · RTL / UVM / FPGA / SoC
2025.12 – 2026.01	**팹리스 실무형 일경험 프로그램** 한국팹리스산업협회 · Embedded Linux / HW-SW Interface · 우수상
2025.07 – 2025.11	**글로벌반도체 설계 전문가 과정** 서강 시스템반도체설계 교육센터 · Digital Design Flow 학습
2023.12 – 2024.04 · 경력	**케이유융합소프트웨어연구센터㈜** SW기술사업화팀 연구원 · Python/Django Backend
2021.03 – 2023.08 · 학사	**상명대학교 휴먼AI공학과** 졸업 당시 학과명: 휴먼지능정보공학과

수록 수치는 기존 원본으로 확인한 결과입니다. 진행 중인 추가 검증은 반영하지 않았습니다.

전체 포트폴리오 ↗ GitHub ↗ hsgn21@naver.com