## تمرین دوم مدارهای منطقی برنامهپذیر

## محاسبه گر جذر (ریشهی دوم)


محاسبهی ریشهی دوم یک عدد، یکی از محاسبات مهم و حیاتی پردازش سیگنالهای دیجیتال و سیستمهای محاسباتی است. در گذشته، به خصوص در ریزپردازندهها، محاسبات ریاضی پیچیده (تقسیم، جذر، لوگاریتم و ...) به صورت نرمافزاری پیادهسازی میشدند که تاخیر بسیار زیادی داشتند. اما امروزه به دلیل امکان استفاده از تعداد ترانزیستور بیشتر بر روی تراشه و تقاضا برای سرعت محاسباتی بیشتر، پیادهسازی سختافزاری آنها نیز مورد توجه قرار گرفته است. با توجه به این موضوع، طراحی سختافزاری بهینه برای محاسبهی جذر، به عنوان یکی از محاسباتی که سابقا به طور نرمافزاری انجام میشده، به یکی از موضوعات مورد بحث طراحی الالا تبدیل گشته است. روشهای بسیاری برای محسابهی جذر یک عدد پیشنهاد شده مورد بحث طراحی (digit-by-digit) تقسیم می—

یکی از طرحهای پیشنهادی که در این تمرین قصد بررسی آن را داریم، پیادهسازی آرایهای و ماژولار الگوریتم non-resotring جذر قطریتم non-resotring جذر قابل مشاهده است.

```
\begin{array}{l} Q_0 := 0; \; R_0 := X; \\ R_1 := R_0 - 2^{2\,(n-1)}; \\ \text{for i in 1 to n loop} \\ \quad \text{if } R_i \geq 0 \; \text{then } Q_i := 2 \cdot Q_{i-1} + 1; \; R_{i+1} = R_i - (1 + 4 \cdot Q_i) \cdot 2^{2\,(n-i-1)}; \\ \quad \text{else } Q_i := 2 \cdot Q_{i-1}; \; R_{i+1} = R_i + (3 + 4 \cdot Q_i) \cdot 2^{2\,(n-i-1)}; \\ \quad \text{end if;} \\ \text{end loop;} \\ Q := Q_n; \end{array}
```


شکل (۱) الگوریتم non-restoring محاسبهی جذر

مداری که به طور کلاسیک برای پیادهسازی این الگوریتم به صورت آرایهای ارائه میشود، در شکل (۲) قابل مشاهده است. بلوکهای سازندهی این ماژول نیز که به عنوان جمع-تفریق کنترلشده (Controlled) شناخته میشوند، در شکل (۳) قابل مشاهده است.



شکل (۲) مدار کلاسیک محاسبهی non-restoring ریشهی دوم برای یک عدد ۸ بیتی با استفاده از بلوکهای CAS


(در این شکل ۲۱، ۹۱ و ۲۱ به ترتیب با ارزشترین بیتهای Q ،X و R هستند)



شکل (۳) ساختار داخلی یک بلوک CAS


در شکل (۴) مدار ریشهی دوم به صورت ماژولار پیادهسازی شده است. به این معنی که با بزرگتر شدن ورودی کافی است تعداد ماژولهای مورد استفاده را بیشتر کنیم و نیازی به طراحی دوباره مدار نیست. البته تنها در صورتی که تغییر عرض بیت ضریبی از عدد ۴ باشد، میتوان از این آرایش استفاده کرد. علاوه بر این، این مدار مشابه مدار کلاسیک و مدار ضربکنندهی آرایهای (تمرین ۱)، به صورت آرایهای و ترکیبی

پیادهسازی شده است. همانطور که قبلا نیز اشاره شد، هدف از این نوع پیادهسازی افز ایش سرعت محاسبات به قیمت استفاده بیشتر از منابع سختافزاری است.




not شکل (\*) مدار جذر ۱۶ بیتی با استفاده از ماژولهای X و X و معنی عدم اتصال یا ۱۶ شکل  $A_{16}$  بیت ورودی بیت ورودی بیت  $A_{16}$  و کم ارزشترین بیت ورودی بیت ورودی بیت  $A_{16}$  است. با ارزشترین بیت خروجی  $a_{10}$  و کمارزشترین بیت  $a_{10}$  است.

ساختار داخلی ماژولهای X و Y در شکل (۵ و ۶) قابل مشاهده است. علاوه بر این، آرایش ماژولها نیز برای چند عرض بیت مختلف در شکل  $(\gamma)$  ارائه شده است.



شکل (۵) ماژول a-X: ساختار داخلی ماژول b: بلوک دیاگر ام



شکل (۶) ماژول  $\alpha - Y$ : ساختار داخلی ماژول b: بلوک دیاگرام

شکل (v) آرایش مدار محاسبهی جذر برای a: ۱۲ بیت مدار محاسبهی جذر برای a

## شرح تمرین

هدف از این تمرین، پیادهسازی یک مدار محاسبهگر جذر ماژولار و آرایهای برای یک ورودی ۱۲ بیتی به زبان VHDL است (مشابه مدار شکل ۴ اما با تعداد بیت ورودی ۱۲). پیادهسازی این محاسبهگر باید به مورت سلسله مراتبی و با استفاده از بلوکهای شکل (۳، ۵ و ۶) انجام شود. به این صورت که ابتدا در یک فایل VHDL جداگانه مدار VAS (شکل ۳) طراحی شود. در ادامه با استفاده از مدار VAS دو ماژول VAS فایل VAS

(شکل (۵ و ۶)) در دوفایل VHDL جداگانه طراحی شوند. در انتهای کار، با استفاده از آرایش معرفی شده برای ورودیهای ۱۲ بیتی در شکل  $(\lor)$  و ماژولهای X و Y ای که طراحی کردید، پیادهسازی محاسبهگر جذر ۱۲ بیتی را انجام دهید.

√ در صورتی که علاقه داشتید، میتوانید مدار بالا را با استفاده از تعریف Generic، برای ورودیهای 4n برای ورودیهای 4n بیتی طراحی کنید.

## نكات تكميلى

- گزارش ارسالی باید شامل موارد زیر باشد:
- مر ماژول (...) هر ماژول FPGA منابع مصر فی: تعداد FF ،Slice
- o تصویری از نتایج شبیهسازی مجزای هر ماژول (ترجیحا از شبیهساز Vivado استفاده کنید)
  - کلیه کدهای نوشته شده در آخر گزارش به صورت تک ستونی آورده شود.
- سعی کنید که کدهای VHDL تا حد ممکن دارای Comment بوده و به صورت مرتب نوشته شود.
  (در متن اصلی گزارش نیازی به توضیح کد نیست)
- ا کلیهی کدهای *VHDL* به همراه گزارش با فرمتهای *Word* و *PDF* به صورت یک فایل *zip.* آرشیو شده و در سامانهی *Courses* آیلود گردد.
  - در صورت امکان، سعی کنید که از نرمافزار Vivado برای انجام این تمرین استفاده کنید.
    - نیازی به ارسال پروژهی کامل نیست و فقط فایلهای VHDL را آیلود نمایید.
- از کپی کردن به شدت بپرهیزید. در صورتی که دو گزارش دقیقا مشابه یکدیگر باشند، به هر دو
  گزارش نمره صفر داده خواهد شد.

موفق باشيد.