تمرین اول مدارهای منطقی برنامهیذیر


ضرب کنندهی آرایهای

نورب دو عدد باینری N بیتی، مثلا X و X می $A=\sum_{k=0}^{N-1}a_k2^k$ می تواند به صورت زیر نوشته شود:


$$P = A \times X = \sum_{k=0}^{N-1} a_k 2^k X$$

همانطور که مشاهده میشود، ورودی X هر دفعه X بار شیفت داده شده و هر جا 0 جمع شده X جمع شده و هر جا A عمل شیفت و جمع انجام نمیشود. به دلیل این که X موازی است و عملوند دوم یعنی و هر جا $a_k=0$ به صورت بیتی عمل میکند، به ضربکنندهی بالا، ضربکنندهی سری—موازی گفته میشود. ضربکنندهای که در آن هر دو عملوند به صورت سری استفاده میشود، به نام ضرب کننده سری—سری شناخته میشود. ضربکنندهی سری—سری تنها به یک تمامجمع کننده نیاز دارد، ولی تاخیر آن زیاد است $O(N^2)$. به همین دلیل، برای انجام عملیات ضرب به N^2 سیکل ماشین نیاز خواهیم داشت.

روش دیگری که میتوان به کار برد، مصالحهای بین سرعت و پیچیدگی است که به آن ضربکنندهی آرایهای (ضربکنندهی موازی—موازی) گفته میشود. دیاگرام یک ضربکنندهی آرایهای 4 imes 4 بیتی در شکل زیر قابل مشاهده است. همانطور که قابل مشاهده است، هر دو عملوند به صورت موازی به آرایهای متشکل از N^2 سلول جمعکننده اعمال میشوند.



این آرایش، زمانی قابل اتکا است که زمان لازم برای محسابهی Carry و مجموع یکسان باشد. در FPGAهای مدرن، محاسبات Carry سریعتر از محاسبات مجموع انجام میشود. به همین دلیل، آرایش دیگری برای فربکنندهی آرایهای سریع گفته میشود. دیاگر ام یک نمونه فربکنندهی آرایهای سریع گفته میشود. دیاگر ام یک نمونه فربکنندهی 8×8 بیتی در شکل زیر قابل مشاهده است. روشی که در این جا استفاده شده، ترکیب دو مقدار همسایه در Stage اول آرایه است. یعنی در Stage اول جدید، مقادیر $a_{n+1}X2^{n+1}$ و $a_{n+1}X2^{n+1}$ با یکدیگر جمع شده و عملیات تا رسیدن به نتیجهی نهایی ادامه مییابد.



با توجه به شکل، تعداد Stageهای این ضرب کننده برابر $\log_2(N)$ است. با مقایسهی دیاگرامهای دو ضربکنندهی آرایهای، درمییابیم که روش جایگزین، علاوه بر تعداد Stage کمتر، امکان استفاده از Pipelining را هم آسانتر میسازد.

شرح تمرين

هدف از این تمرین، آشنایی با پیادهسازی ضربکنندهی آرایهای معمولی 8×8 بیتی به زبان VHDL است. توجه کنید که در ضربکنندهی آرایهای معمولی، Stage اول با استفاده از نیمجمع کننده پیادهسازی میشود. پیادهسازی شما باید به صورت ساختاری و ماژولوار باشد. به این صورت که ابتدا نیم جمعکننده و تمام جمع کننده تک بیتی را تعریف کرده و در ادامه با استفاده از آنها ضربکنندهی آرایهای $\Lambda*\Lambda$ بیتی را پیادهسازی کنید.

نكات تكميلي

- گزارش ارسالی باید شامل موارد زیر باشد:
- سطح مصر فی FPGA (تعداد FFGA) و ...) در گزارش سنتز
- o تصویری از نتایج شبیهسازی مجزای هر ماژول (ترجیحا از شبیهساز Vivado استفاده کنید)
 - کلیه کدهای نوشته شده در آخر گزارش به صورت تک ستونی آورده شود.
- سعی کنید که کدهای VHDL تا حد ممکن دارای Comment بوده و به صورت مرتب نوشته شود. (در متن اصلی گزارش نیازی به توضیح کد نیست)
- کلیهی کدهای VHDL به همراه گزارش با فرمتهای Word و PDF به صورت یک فایل zip. آرشیو
 شده و در سامانهی Courses آیلود گردد.
- ا از کپی کردن به شدت بپرهیزید. در صورتی که دو گزارش دقیقا مشابه یکدیگر باشند، به هر دو گزارش نمره صفر داده خواهد شد.

موفق باشيد.