Relatório de Laboratório 2 Circuitos Lógicos

Aluna: Rebeca de Macêdo Ferreira. Mat.: 2016 000 524


SILLYFUNCTION SIMPLIFICADA

Procedimento 1


Fizemos um arquivo .vhd, agora com a função simplificada da letra B da preparação e colocamos o arquivo na pasta sillyfunction do nosso novo projeto.

```
library IEEE; use IEEE.STD LOGIC 1164.all;
2
3
    entity sillyfunction is
 4
          port(a, b, c: in STD LOGIC;
5
              у:
                     out STD LOGIC);
 6
          end;
7
8
          architecture synth of sillyfunction is
9
10
          y <= (not b and not c) or
11
              (a and not b);
12
13
```

Em seguida compilamos o código no Quartus II e verificamos se havia erros para corrigir, então selecionamos: Tools → Netlist Viewers → RTL Viewer para termos a visualização do circuito da expressão simplificada (Fig. 1) e comparamos com o circuito da aula anterior (Fig. 2)



Circuito da expressão simplificada



Circuito da expressão não simplificada

Percebemos que o circuito da expressão simplificada é menor e consequentemente mais rápido que o de antes.

Procedimento 2

Criamos num editor de texto um arquivo (com extensão .tv) de leitura para a simulação da tabela verdade do circuito produzido.


999	1
001	0
010	Θ
011	Θ
100	1
101	1
110	Θ
111	Θ

Tabela verdade do circuito produzido.

Depois fizemos um arquivo .vhd com o codigo de test bench. Configuramos o nome do test bench com o nome do arquivo .vhd (tomando cuidado pra deixar os nomes identicos) em: botão direito Project → Settings → EDA Tools Settings → Simulation.


Colocamos no módulo de alto nivel no test bench como testbench_sillyfunction (ou testbench_[nome do seu arquivo .vhd]). Nome da instancia: 'dut'. O arquivo .vhd do testbench deve estar numa subpasta do projeto.

Para simulação do RTL level, o arquivo .tv deve estar dentro da pasta de simulação no modelsim (verificar em Project → Settings → EDA Tools Settings → Simulation). Após isso, selecionamos Tools → Run EDA Simulation Tool → RTL Level e vemos o resultado obitido



Simulação RTL level

Simulando RTL level vemos que não tinhamos nenhum erro, porém quando simulamos o Gate level percebemos que continham alguns erros devido ao tempo de atraso das portas:



Simulação Gate level com erros (indicados pelas setas verdes acima das ondas)

```
# view structure
# .main_pane.structure.interior.cs.body.struct
    # view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Note: Error: y = 'X'
# Time: 15 ns Iteration: 1 Instance: /testbench_sillyfunction
# ** Note: Error: y = '1'
# Time: 25 ns Iteration: 1 Instance: /testbench_sillyfunction
# ** Note: Error: y = '0'
# Time: 55 ns Iteration: 1 Instance: /testbench_sillyfunction
# ** Note: Frror: y = '1'
# Time: 55 ns Iteration: 1 Instance: /testbench_sillyfunction
# ** Note: Frror: y = '1'
# Ware: Frror: y = '1'
# Note: Frror: y = '1'
# Note:
                      Time: 35 ns accessor.

** Note: Error: y = '1'
Time: 75 ns Iteration: 1 Instance: /testbench_sillyfunction
# Time: 75 ns Iteration: 1 Instance: /testbencn_sliyrunction
# *** Failure: 8 tests completed, errors = 4
# Time: 85 ns Iteration: 1 Process: /testbench_sillyfunction/line_27 File: D:/CIRCUITOS/Lab2Circuitos/sillyfunction/../testbench/testbench_sillyfunction.vhd
# Break in Process line_27 at D:/CIRCUITOS/Lab2Circuitos/sillyfunction/../testbench/testbench sillyfunction.vhd line 64
# Simulation Breakcoint: Break in Process line_27 at D:/CIRCUITOS/Lab2Circuitos/sillyfunction/../testbench/testbench sillyfunction.vhd line 64
```


Transcript informando erros

Então alteramos no testbench_sillyfunction o tempo de clock pra ficar com os atrasos compatíveis.

```
process begin
18
     clk <= '1'; wait for 10 ns;
19
     clk <= '0'; wait for 5 ns;
   end process;
20
```

Testbench_sillyfunction alterado de 5 ns para 10 ns no clock 1

Voltamos a simular o Gate level, agora com o .vhd alterado na tentativa de correção de erro, verificamos que o erro foi corrigido:



Simulação do Gate level após modificação do clock.

O RTL level considera apenas a expressão booleana, o Gate level considera as portas que a expressão usa e portas lógicas tem atrasos, por esse motivo o RTL level não deu erros e o Gate level deu.

Por fim, para fazer a vizualização em formato de lista selecionamos Add \rightarrow To List \rightarrow Selected Signals. Obtivemos como resultado:

🐺 List - Default =							
ps							
0 +0	0 0 0 0 0						
0 +1	UUU <mark>U</mark> U 1						
0 +2	U U U X U 1						
0 +4	U U U U U U U U U U U U U U U U U U U						
2591 +1	U U U X U 1						
10000 +1	0 U U U X U U O						
15000 +1	U U U X U 1						
16000 +0	000 🔀 1 1						
23882 +1	000 <mark>1</mark> 1 1						
25000 +1	000 <mark>1</mark> 1 0						
30000 +1	000 <mark>1</mark> 1 1 1						
31000 +0	0 0 1 <mark>1</mark> 0 1						
38548 +1	00100						
40000 +1	00100						
45000 +1	00100						
46000 +0	01000						

Visualização em lista.

GATES


Procedimento 1

Em seguida iniciamos um outro projeto agora referente a questão 2 da preparação, que chamamos de gate. Na pasta do projeto novo foi adicionado um arquivo .vhd com as informações necessárias para a simulação proposta.

```
1
      library IEEE; use IEEE.STD LOGIC 1164.all;
2
3
    entity gates is
    port (a, b: in STD LOGIC VECTOR(3 downto 0);
           y1, y2, y3, y4, y5: out STD LOGIC VECTOR(3 downto 0));
6
7
8
    marchitecture synth of gates is
9
10 Degin
        y1 \le a and b;
11
12
         y2 <= a or b;
13
         y3 <= a xor b;
14
         y4 \le a \text{ nand b};
15
         y5 <= a nor b;
16
     end;
```

Codigo .VHD com informações da questão proposta.

Para adicionar esse arquivo de simulação no Quartus II basta ir em New file → VDHL, compilamos o código e corrigimos os erros (caso aconteça), então selecionamos Tools → Netlist Viewers → RTL Viewer e aí podemos conferir o circuitos formado.



 $Circuito\ obtido\ com\ a\ simulação\ do\ codigo\ VHD.$


Procedimento 2

Fizemos, então, as simulação com o ModelSim. O arquivo .tv de 4 bits com a tabela verdade do circuito a ser simulado e o test bench foi nos dado pronto e então só precisamos colocá-los nas pastas corretas (.tv na pasta de simulação do projeto e o .vhd testbench na pasta de testbench).

```
00000000 00000000000011111111
00000001 000000010001111111110
00000010 00000010001011111101
00000011 00000011001111111100
00000100 00000100010011111011
00000101 000001010101111111010
00000110 00000110011011111001
00000111 000001110111111111000
00001000 00001000100011110111
00001001 00001001100111110110
00001010 00001010101011110101
00001011 000010111011111110100
00001100 00001100110011110011
00001101 00001101110111110010
00001110 00001110111011110001
AAAA1111 AAAA11111111111111AAAA
Pequena parte da tabela verdade em 4
```

bits que foi fornecida


Para simularmos o RTL level selecionamos Project → Settings → EDA Tools Settings → Simulation



Resultado da simulação RTL level (sem zoom).

Vemos que não obtivemos erros com essa simulação.

Simulamos, então, o Gate level em Run EDA Simulation Tool → Gate Level e obtivemos o seguinte:



Simulação Gate Level com muitos erros (sem zoom)

```
Transcript
     Time: 2545 ns Iteration: 1 Instance: /testbench_gates
     Error: Vetor deu erro n. Teste: 254. Esperado yesp ='0'Valor Obtido: y3(1) ='1'
     Time: 2545 ns Iteration: 1 Instance: /testbench_gates
  ** Error: Vetor deu erro n. Teste: 254. Esperado yesp ='0'Valor Obtido: y4(1) ='1'
     Time: 2545 ns Iteration: 1 Instance: /testbench_gates
  ** Error: Vetor deu erro n. Teste: 255. Esperado yesp ='1'Valor Obtido: y1(0) ='0'
     Time: 2555 ns Iteration: 1 Instance: /testbench_gates
  ** Error: Vetor deu erro n. Teste: 255. Esperado yesp ='0'Valor Obtido: y3(0) ='1'
     Time: 2555 ns Iteration: 1 Instance: /testbench_gates
  ** Error: Vetor deu erro n. Teste: 255. Esperado yesp ='0'Valor Obtido: y4(0) ='1'
     Time: 2555 ns Iteration: 1 Instance: /testbench_gates
  ** Failure: 256tests completed, errors = 1854
     Time: 2555 ns    Iteration: 1    Process: /testbench_gates/line__71 File: D:/CIRCUITOS/gates/testbench/testbench_gates.vhd
# Break in Process line__71 at D:/CIRCUITOS/gates/testbench/testbench_gates.vhd line 120
  Simulation Breakpoint: Break in Process line_71 at D:/CIRCUITOS/gates/testbench/testbench_gates.vhd line 120
# MACRO ./gates_run_msim_gate_vhdl.do PAUSED at line 17
```

Transcript da simulação Gate level com 1854 erros

Vemos que obtivemos muitos erros com o gate level, isso porque na simulação Gate level se considera o atraso das portas do circuito, então fomos ao arquivo .vhd do circuito e tentamos ajustar os atrasos...

Atraso das portas antes dos ajustes


A primeira tentativa foi aumentar para 10 ns o clock em 1...

Simulamos de novo o Gate level e vemos que ainda temos erros, porém menos do que antes...

```
🗎 Transcript =
     Time: 3805 ns Iteration: 1 Instance: /testbench_gates
 ** Error: Vetor deu erro n. Teste: 254. Esperado yesp ='0'Valor Obtido: y1(0) ='1'
    Time: 3820 ns Iteration: 1 Instance: /testbench_gates
 ** Error: Vetor deu erro n. Teste: 254. Esperado yesp ='1'Valor Obtido: y3(0) ='0'
    Time: 3820 ns Iteration: 1 Instance: /testbench_gates
 ** Error: Vetor deu erro n. Teste: 255. Esperado yesp ='1'Valor Obtido: y1(0) ='0'
    Time: 3835 ns Iteration: 1 Instance: /testbench_gates
 ** Error: Vetor deu erro n. Teste: 255. Esperado yesp ='0'Valor Obtido: y3(0) ='1'
    Time: 3835 ns Iteration: 1 Instance: /testbench_gates
 *** Failure: 256tests completed, errors = 1096
    Time: 3835 ns Iteration: 1 Process: /testbench_gates/line__71 File: D:/CIRCUITOS/gates/testbench/testbench_gates.vhd
# Break in Process line__71 at D:/CIRCUITOS/gates/testbench/testbench_gates.vhd line 120
# Simulation Breakpoint: Break in Process line_71 at D:/CIRCUITOS/gates/testbench/testbench_gates.vhd line 120
# MACRO ./gates_run_msim_gate_vhdl.do PAUSED at line 17
VSIM(paused)>
```

Simulação Gate level agora com 1096 erros

Então aumentamos ainda mais o clock em 1, desta vez para 15ns...



Simulação Gate level com clock em 1 com atraso de 15ns

```
# ** Note: (vsim-3587) SDF Backannotation Successfully Completed.
# Time: 0 ps Iteration: 0 Instance: /testbench_gates File: D:/CIRCUITOS/gates/testbench/testbench_gates.vhd
#
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Failure: Just kidding --256tests completed successfully.
# Time: 5115 ns Iteration: 1 Process: /testbench_gates/line_71 File: D:/CIRCUITOS/gates/testbench/testbench_gates.vhd
# Break in Process line_71 at D:/CIRCUITOS/gates/testbench/testbench_gates.vhd line 115
# Simulation Breakpoint: Break in Process line_71 at D:/CIRCUITOS/gates/testbench/testbench_gates.vhd line 115
# MACRO ./gates_run_msim_gate_vhdl.do PAUSED at line 17

VSIM(paused)>
```

Transcript da simulação provando que o Gate level agora está sem erros

Visualização em lista:

File List - Default							
ps	/testbench gates/a-	/testb	ench gates	/y4-,/testben	nch gates/yexpected4-		
delta-	/testbench_gates	3/b¥ /	testbench_	gates/y5-,/te	estbench_gates/yexpected5-		
·	/testbench_gates/y1-_/testbench_gates/yexpected1-_						
	/testbench gates/y2-/testbench gates/yexpected2-						
	/testbench_gates/y3-_/testbench_gates/yexpected3-_						
3619 +1	0000	0000 XXUU	UXUU XXXU	XXUX UXUU	0000 0000 0000 1111 1111		
3639 +1	0000	0000 XXUU	UXUU XXXU	XXUX UXXU	0000 0000 0000 1111 1111		
3658 +1	0000	0000 XXXU	UXUU XXXU	XXUX UXXU	0000 0000 0000 1111 1111		
3665 +1	0000	0000 XXXU	UXUU XXXU	XXXX UXXU	0000 0000 0000 1111 1111		
4116 +1	0000	0000 XXXU	UXXU XXXX	XXXX UXXU	0000 0000 0000 1111 1111		
4327 +1	0000	0000 XXXU	XXXU XXXX	XXXX XXXU	0000 0000 0000 1111 1111		
4338 +1	0000	0000 XXXX	XXXU XXXX	XXXX XXXU	0000 0000 0000 1111 1111		
4527 +1	0000	0000 XXXX	XXXU XXXX	XXXX XXXX	0000 0000 0000 1111 1111		
5587 +1	0000	0000 X0XX	XXXU XXXX	X1XX XXXX	0000 0000 0000 1111 1111		
5790 +1	0000	0000 X0XX	XXXU X0XX	X1XX XXXX	0000 0000 0000 1111 1111		
5924 +1	0000	0000 X0XX	XXXU X0XX	11XX XXXX	0000 0000 0000 1111 1111		
5962 +1	0000	0000 X0XX	XXXX X0XX	11XX XXXX	0000 0000 0000 1111 1111		
5992 +1	0000	0000 X0XX	X0XX X0XX	11XX X1XX	0000 0000 0000 1111 1111		
6137 +1	0000	0000 X0XX	X0XX 00XX	11XX X1XX	0000 0000 0000 1111 1111		
6146 +1	0000	0000 00XX	X0XX 00XX	11XX X1XX	0000 0000 0000 1111 1111		
6876 +1	0000	0000 00XX	00XX 00XX	11XX 11XX	0000 0000 0000 1111 1111		
9332 +1			00XX 00XX		0000 0000 0000 1111 1111		
9773 +1			00XX 00XX		0000 0000 0000 1111 1111		
9780 +1	0000	0000 000X	00XX 00XX	1111 11XX	0000 0000 0000 1111 1111		
9831 +1	0000	0000 000X	00XX 000X	1111 11XX	0000 0000 0000 1111 1111		