RELATÓRIO III


Discente: Rebeca de Macêdo Ferreira. 2016000524

MUX 2 ENTRADAS:

Levamos pra aula um arquivo .vhd com o código referente a um mux de duas portas encontrado no livro Harris e Harris

onde d0 e d1 são entradas (4 bits), s entrada de decisão e y saída. Quando 's' = 0, y = d1; quando s = 1, y = d0.

Compilamos o código no quartus e selecionamos Toos → Netlist Viewers → RTL Viewer para obter o circuito



Fizemos a tabela verdade num arquivo .tv do nosso mux:

E adaptamos o testbench para nosso mux e simulamos o RTL level em Tools → Run EDA Simulation Tool → RTL Level, tivemos como resultado o seguinte:

| 0000 | | | | 1111 | | | | 0000 | | | | 1111 | | | | 1010 | | | |
|----------|----------|-----------|------------|-----------|-----------|-----------|----------|------------|-----------|------------|-----------|------------|----------|-----------|------------|-----------|--------------|-----------|---|
| 0000 | | 1111 | | 0000 | | 1111 | | 0000 | | 1111 | | 0000 | | 1111 | | 1000 | | | |
| 0000 | | | | 1111 | | | | 0000 | | 1111 | | 0000 | | 1111 | | 1010 | | 1000 | |
| | | | | | | | | | | | | | | | | | | | |
| 0000 | | | | 1111 | | | | 0000 | | 1111 | | 0000 | | 1111 | | 1010 | | 1000 | |
| ับบบบบบเ | JUUUUUU} | {10101000 | 11000} {10 | 101000010 | 10} {1111 | 111111111 | {1111000 | 010000} {(| 000011111 | 1111} {000 | 000001000 | 0} {111111 | 1101111} | {11110000 | 01111} {00 | 001111000 | 0000} {00000 | 000000000 | - |
| | | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | | |
| | | | | | l | | | | | | | | | | | | l | | |

Com isso fomos simular o Gate level, que considera os atrasos das portas do circuito, em Tools → Run EDA Simulation Tool → Gate Level, obtivemos o seguinte:

| 1 | | | | | | | | 1 | | 1 | | 1 | | | | 1 | | |
|---------|---------|-----------|------------|-----------|-----------|-----------|-----------|------------|-----------|------------|----------|-----------|-----------|-----------|-----------|----------|-----------|--------|
| | | | | | | | | | | | | | | | | | | |
| 000 | | | | 1111 | | | | 0000 | | | | 1111 | | | | 1010 | | |
| 000 | | 1111 | | 0000 | | 1111 | | 0000 | | 1111 | | 0000 | | 1111 | | 1000 | | |
| UUU)) | XX00 (| 000 | | | 0011 | 111 | | | 1101 | 0000 | 0010 | 1111 | (1101)) | 0000 | 0010 () | 1111 | 1110 | 010 |
| | | | | | | | | | | | | | | | | | | |
| 000 | | | | 1111 | | | | 0000 | | 1111 | | 0000 | | 1111 | | 1010 | | 1000 |
| JUUUUUU | UUUUUU} | 101010001 | 1000} {10: | 010000101 | 0} {11111 | 11111111} | 111100001 | 0000} {000 | 011111111 | 1} {000000 | 0010000} | 111111110 | 1111} {11 | 100000111 | 1} {00001 | 1100000} | 000000000 | 00000} |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | | | | |

Percebemos os erros, e análogo aos exemplos anteriores, alteramos no testbench os atrasos do clock em 1, de 5 ns para 15 ns, afim de corrigir os erros.

Com isso, ao simularmos novamente o Gate level, conseguimos eliminar os erros



Visualização em lista do mux de 2 entradas:

| ps delta | /testbench_mux/s-_\testbench_mux/yexpected-_\testbench_mux/clk-_\testbench_mux/d0-_\testbench_mux/d1-_\testbench_mux/y-\testbench_mux/y-_\testbench_mux/y-_\te |
|-------------|--|
| 0 +0 | סטטט טטטט טטטט ט ט |
| 0 +1 | ט 1 טטטט טטטט <mark>טטטט</mark> טטטט |
| 0 +2 | 0 1 0000 1111 <mark>0000</mark> |
| 0 +3 | 0 1 0000 1111 <mark>0000</mark> |
| 5000 +1 | 0 0 0000 1111 0000 0000 |
| 10000 +1 | 0 1 0000 1111 <mark>0000</mark> |
| 10000 +2 | 0 1 1111 0000 0000 1111 |
| 10000 +3 | 0 1 1111 0000 1111 1111 |
| 15000 +1 | 0 0 1111 0000 1111 1111 |
| 20000 +1 | 0 1 1111 0000 1111 1111 |
| 20000 +2 | 1 1 1111 0000 1111 0000 |
| 20000 +3 | 1 1 1111 0000 0000 0000 |
| 25000 +1 | 1 0 1111 0000 0000 0000 |
| 30000 +1 | 1 1 1111 0000 0000 0000 |
| 30000 +2 | 1 1 0000 1111 0000 1111 |
| 30000 +3 | 1 1 0000 1111 1111 1111 |
| 35000 +1 | 1 0 0000 1111 1111 1111 |

MUX DE 4 ENTRADAS

Vamos agora fazer a descrição do multiplex de 4 entradas de forma análoga ao anterior. O código em vhd utilizado é do livro Harris e Harris.

```
mux4.vhd 🔀
    library IEEE;
    use IEEE.STD_LOGIC_1164.all;
    entity mux4 is
 4
 5
     port(d0, d1, d2, d3: in STD_LOGIC_VECTOR(3 downto 0);
 6
          s: in STD_LOGIC_VECTOR(1 downto 0);
 7
          y: out STD_LOGIC_VECTOR(3 downto 0));
 8
     end;
 9
10
    architecture synth1 of mux4 is
11
    begin
12
    y \le d0 when s = "00" else
          d1 when s = "01" else
13
          d2 when s = "10" else
14
15
          d3:
16
    end;
```

Nesse mux as entradas são d0, d1, d2, d3 (todos 4 bits), a entrada decisão é o s (2 bits), y é a saída (4 bits).

Compilamos o código no quartus e selecionamos Toos → Netlist Viewers → RTL Viewer para obter o circuito:




Tabela verdade feita pro mux de 4 entradas

```
| 000011111111111100_0000
| 1111000000000000000_1111
| 1111000011111111101_0000
| 000011110000000001_1111
| 111111110000111110_0000
| 000000001111000010_1111
| 111111111111000011_0000
| 00000000000000111111 | 1111
```

Pegamos um testbench já feita em aulas anteriores e adaptamos pro nosso mux, e como sempre adicionamos ele no Quartus para fazermos as simulações

```
1 library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.STD_LOGIC_arith.ALL;
    use IEEE.STD_LOGIC_unsigned.ALL;
    use STD.TEXTIO.ALL ;
  6
  7
     entity testbench mux4 is -- no inputs or outputs
  8
    end;
 9
    architecture sim of testbench mux4 is
 10
        component mux4
 11
             port (d0, d1, d2, d3: in STD_LOGIC_VECTOR(3 downto 0);
 12
                     s: in STD_LOGIC_VECTOR(1 downto 0);
 13
                     y: out STD_LOGIC_VECTOR(3 downto 0));
 14
         end component;
 15
 16 signal clk: STD_LOGIC;
 17
    signal d0, d1, d2, d3, y: STD_LOGIC_VECTOR(3 downto 0);
 18 signal s: STD_LOGIC_VECTOR(1 downto 0);
    signal yexpected: STD_LOGIC_VECTOR(3 downto 0);
 20 constant MEMSIZE: integer := 8;
 21 type tvarray is array (MEMSIZE downto 0) of STD_LOGIC_VECTOR (21 downto 0);
 22 signal testvectors: tvarray;
 23 shared variable vectornum, errors: integer;
 24 begin
 25 -- instantiate device under test
 26 dut: mux4 port map (d0, d1, d2, d3, s, y);
 27 -- generate clock
```

Apenas um pedaço do testbench

Simulamos então o RTL level em Tools → Run EDA Simulation Tool → RTL Level, tivemos um resultado sem nenhum erro:

| 0000 | | 1111 | | | | 0000 | | 1111 | | 0000 | | 1111 | | 0000 | |
|---------|------------------|---------------|--------------|--------------|-------------|---------|--------------|------------------|---------------|--------------|--------------|-------------|---------------|-------------|-----|
| 1111 | | 20000 | | | | 1111 | | | | 0000 | | 1111 | | 0000 | |
| 1111 | | 0000 | | 1111 | | 0000 | | | | 1111 | | | | 0000 | |
| 1111 | | 0000 | | 1111 | | 0000 | | 1111 | | 0000 | | | | 1111 | |
| 0000 | | 1111 | | 0000 | | ш | | 00000 | | 1111 | | 0000 | | 1111 | |
| 00 | | | | 01 | | | | 110 | | | | 11 | | | |
| 2000 | | I1111 | | 0000 | | 1111 | | 0000 | | [1111 | | 2000 | | 1111 | |
| (Junior | փասաս | LLUUU) (00000 | 000000000111 | 1111111) (11 | 11111111110 | 0001100 | 00) (0000000 | 0111100000101111 | 1) (111111110 | 000011111000 | 00) (000011) | 10000000000 | (1111) (11110 | 00011111111 | 010 |
| | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | |
| | | | | | | | | | | | | | | | _ |

```
# ** Failure: Just kidding --8tests completed successfully.
# Time: 155 ns Iteration: 1 Process: /testbench_mux4/line__72 File: D:/CIRCUITOS/mux4/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testbench/testb
```

Então fomos simular o Gate level, já esperamos que tenha alguns erros por causa de atrasos nas portas...

Tools → Run EDA Simulation Tool → Gate Level

```
ш
                                                         ш
                                               luu
1111
                   11111
                                      (IIIII
                                               0000
                                                                   11111
                                                         Dinn
ww
          (0000
                10010 101111
                            III 110000
                                 10... 10110 Y11111
                                                                   1 10000
         11111
                            11111
                                               11111
                                                                  11111
0
```

```
# Time: 75 ns Iteration: 1 Instance: /testbench_mux4

* * Error: Vetor deu erro n. Teste: 7. Esperado yesp ='1'Valor Obtido: y(3) ='0'

# Time: 75 ns Iteration: 1 Instance: /testbench_mux4

* * Failure: Stests completed, errors = 32

# Time: 75 ns Iteration: 1 Process: /testbench_mux4/line_72 File: D:/CIRCUITOS/mux4/testbench/testbench_mux4.vhd

# Break in Process line_72 at D:/CIRCUITOS/mux4/testbench/testbench_mux4.vhd line 93
```

Mudamos os clocks em 1 no testbench que inicialmente estava com 5ns, depois mudamos pra 10 e depois pra 15...

```
process begin
               clk <= '1'; wait for 5
    29
               clk <= '0'; wait for
    30
    31
          end process;
28
    process begin
          clk <= '1'; wait for 10 ns;
30
          clk <= '0'; wait for 5 ns;
31
      end process;
 28
     process begin
           clk <= '1'; wait for 15 ns;
 29
           clk <= '0'; wait for 5 ns;
 30
 31
       end process;
```

Só com o clock em 1 com 15ns o Gate level ficou sem erros na simulação



```
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Failure: Just kidding --8 tests completed successfully.
# Time: 155 ns Iteration: 1 Process: /testbench_mux4/line__72 File: D:/CIRCUITOS/mux4/testbench/testbench/testbench_mux4.vhd
# Break in Process line__72 at D:/CIRCUITOS/mux4/testbench_mux4.vhd line_88
```

Visualização em lista do mux de 4 entradas:

| ps- delta- /testbench_mux4/d0- /testbench_mux4/y- /testbench_mux4/d2- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/d3- /testbench_mux4/s- /testbench_mux4/d3- /testbench_mux4/d1- /test | 문 List - Default == | | | | | | | | | | | | |
|--|---------------------|--|--|--|--|--|--|--|--|--|--|--|--|
| delta | | /testbench mux4/d0-, /testbench mux4/v-, | | | | | | | | | | | |
| /testbench_mux4/d2-, /testbench_mux4/d3-, /testbench_mux4/s-, 0 +0 0 +2 0 0000 1111 1111 1111 1111 1111 1111 0000 3683 +1 0 0000 1111 1111 1111 1111 1111 0000 3926 +1 0 0000 1111 1111 1111 1111 1111 0000 48836 +1 0 0000 1111 1111 1111 1111 1111 0000 5077 +1 0 0000 1111 1111 1111 1111 0000 5077 +1 0 0000 1111 1111 1111 1111 0000 1000 10461 +1 0 0000 1111 1111 1111 1111 0000 1000 11195 +1 0 0000 1111 1111 1111 1111 0000 0 0000 111718 +1 0 0000 1111 1111 1111 1110 0000 0 0000 11718 +1 0 0000 1111 1111 1111 1111 0000 0 0000 1 11718 +1 0 0000 1111 1111 1111 1111 0000 0 0000 0 0000 1 11718 +1 0 0000 1111 1111 1111 1111 0000 0000 | - + | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| 0 +0 | | | | | | | | | | | | | |
| 0 +2 | | | | | | | | | | | | | |
| 0 +2 | | _ · | | | | | | | | | | | |
| 0 +4 0000 1111 1111 1111 1111 UVUU 00 0000 0000 3683 +1 0000 1111 1111 1111 UVUU 00 0000 0000 3926 +1 0000 1111 1111 1111 UVUX 00 0000 0000 4836 +1 0000 1111 1111 1111 XXXX 00 0000 0000 5077 +1 0000 1111 1111 1111 XXXX 00 0000 0000 10461 +1 0000 1111 1111 1111 XXXX 00 0000 0000 11709 +1 0000 1111 1111 1111 XXXX 00 00 0000 0000 11718 +1 0000 1111 1111 1111 10000 00 0000 0000 | 0 +0 | טטטט טטטט טטטט טטטט טטטט | | | | | | | | | | | |
| 3683 +1 | 0 +2 | 0000 1111 1111 1111 XXXX 00 0000 | | | | | | | | | | | |
| 3926 +1 0000 1111 1111 1111 UXUX 00 0000 4836 +1 0000 1111 1111 1111 XXXX 00 0000 5077 +1 0000 1111 1111 1111 XXXX 00 0000 10461 +1 0000 1111 1111 1111 XXXX 00 0000 10709 +1 0000 1111 1111 1111 XXXX 00 0000 11195 +1 0000 1111 1111 1111 1111 0000 00 0000 11718 +1 0000 1111 1111 1111 0000 00 0000 20000 +2 1111 0000 0000 0000 0000 00 1111 30463 +1 1111 0000 0000 0000 0010 00 1111 30463 +1 1111 0000 0000 0000 0110 00 1111 30709 +1 1111 0000 0000 0000 0110 00 1111 30919 +1 1111 0000 0000 0000 0111 00 1111 40000 +2 1111 0000 1111 1111 1111 01 0000 49877 +1 1111 0000 1111 1111 1111 01 0000 50009 +1 1111 0000 1111 1111 1111 01 0000 50301 +1 1111 0000 1111 1111 1111 01 0000 50301 +1 1111 0000 1111 1111 1111 01 0000 50549 +1 1111 0000 1111 1111 1111 01 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 1111 | 0 +4 | 0000 1111 1111 1111 0000 00 0000 | | | | | | | | | | | |
| 4836 +1 | | | | | | | | | | | | | |
| 5077 +1 0000 1111 1111 1111 XXXX 00 0000 10461 +1 0000 1111 1111 1111 X0XX 00 0000 10709 +1 0000 1111 1111 1111 X0X0 00 0000 11195 +1 0000 1111 1111 1111 1000 00 0000 20000 +2 1111 0000 0000 0000 0000 000 0000 1111 1111 1111 1111 27829 +1 1111 0000 0000 0000 0010 00 1111 3043 +1 30463 +1 1111 0000 0000 0000 0110 00 1111 3070 111 111 111 100 30709 +1 1111 0000 0000 0000 0111 00 1111 4000 111 100 30919 +1 1111 0000 1111 1111 1111 01 0000 1111 00 49877 +1 1111 0000 1111 1111 1111 01 0000 5000 5000 5000 5000 5000 50009 +1 1111 0000 1111 1111 1111 011 01 0000 50000 50000 50000 50000 5000 5000 50000 50000 5000 5000 5000 5000 5000 5000 5000 50000 50 | | | | | | | | | | | | | |
| 10461 +1 0000 1111 1111 1111 1111 X0XX 00 0000 10709 +1 0000 1111 1111 1111 X0X0 00 0000 11195 +1 0000 1111 1111 1111 1000 00 0000 11718 +1 0000 1111 1111 1111 1000 00 0000 0000 20000 +2 1111 0000 0000 0000 0000 0000 00 1111 27829 +1 1111 0000 0000 0000 0010 00 1111 30463 +1 1111 0000 0000 0000 0110 00 1111 30709 +1 1111 0000 0000 0000 0111 00 1111 40000 +2 1111 0000 1111 1111 1111 01 0000 49877 +1 1111 0000 1111 1111 1111 01 0000 50009 +1 1111 0000 1111 1111 1011 01 0000 50301 +1 1111 0000 1111 1111 1010 01 0000 51347 +1 1111 0000 1111 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 1000 01 0000 51870 +1 1111 0000 1111 1111 0000 010 01 0000 | | | | | | | | | | | | | |
| 10709 +1 0000 1111 1111 1111 1111 X0X0 00 0000 0000 11195 +1 0000 1111 1111 1111 1111 00X0 00 0000 0000 11718 +1 0000 1111 1111 1111 1111 0000 00 0000 0000 20000 +2 1111 0000 0000 0000 0000 000 000 0111 00 1111 27829 +1 1111 0000 0000 0000 0010 00 1111 1111 30463 +1 1111 0000 0000 0000 0110 00 1111 1111 30919 +1 1111 0000 0000 0000 0111 00 1111 1111 40000 +2 1111 0000 1111 1111 1111 01 01 0000 0000 49877 +1 1111 0000 1111 1111 1111 01 01 0000 0000 50301 +1 1111 0000 1111 1111 1011 01 0000 0000 50349 +1 1111 0000 1111 1111 1010 01 0000 0000 51347 +1 1111 0000 1111 1111 1111 0000 01 0000 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 1111 1111 | 5077 +1 | | | | | | | | | | | | |
| 11195 +1 0000 1111 1111 1111 00X0 00 0000 11718 +1 0000 1111 1111 1111 1111 0000 00 0000 20000 +2 1111 0000 0000 0000 0000 000 1111 27829 +1 1111 0000 0000 0000 0010 00 1111 30463 +1 1111 0000 0000 0000 0110 00 1111 30709 +1 1111 0000 0000 0000 0111 00 1111 30919 +1 1111 0000 0000 0000 1111 00 1111 40000 +2 1111 0000 1111 1111 1111 01 0000 49877 +1 1111 0000 1111 1111 1111 01 0000 50009 +1 1111 0000 1111 1111 1111 01 0000 50301 +1 1111 0000 1111 1111 1111 01 0000 50549 +1 1111 0000 1111 1111 1111 01 0000 51347 +1 1111 0000 1111 1111 1111 0000 01 0000 51870 +1 1111 0000 1111 1111 1111 0000 01 0000 60000 +2 0000 1111 1111 1111 0000 01 1111 | | | | | | | | | | | | | |
| 11718 +1 | | | | | | | | | | | | | |
| 20000 +2 27829 +1 30463 +1 30709 +1 30919 +1 40000 +2 1111 0000 0000 0000 0111 00 1111 40000 +2 1111 0000 0000 0000 0111 00 1111 40000 +2 1111 0000 1111 1111 1111 01 50301 +1 1111 0000 1111 1111 1111 01 50301 +1 1111 0000 1111 1111 1111 01 50349 +1 1111 0000 1111 1111 1111 111 01 51347 +1 1111 0000 1111 1111 1111 0000 51870 +1 1111 0000 1111 1111 1111 0000 0100 51870 +1 1111 0000 1111 1111 1111 0000 01 50000 +2 0000 1111 0000 01 0000 01 51347 +1 1111 0000 1111 1111 0000 01 51347 +1 1111 0000 1111 1111 0000 01 51347 +1 1111 0000 1111 1111 0000 01 51347 +1 1111 0000 1111 1111 0000 01 | | | | | | | | | | | | | |
| 27829 +1 | | | | | | | | | | | | | |
| 30463 +1 | | | | | | | | | | | | | |
| 30709 +1 | | | | | | | | | | | | | |
| 30919 +1 | | | | | | | | | | | | | |
| 40000 +2 1111 0000 1111 1111 1111 01 0000 49877 +1 1111 0000 1111 1111 1110 01 0000 50009 +1 1111 0000 1111 1111 1111 01 0000 50301 +1 1111 0000 1111 1111 1011 01 0000 50549 +1 1111 0000 1111 1111 1010 01 0000 51347 +1 1111 0000 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 1111 1111 1111 60000 +2 0000 1111 0000 0000 0000 01 1111 | | | | | | | | | | | | | |
| 49877 +1 1111 0000 1111 1111 1110 01 0000 50009 +1 1111 0000 1111 1111 1111 01 0000 50301 +1 1111 0000 1111 1111 1011 01 0000 50549 +1 1111 0000 1111 1111 1010 01 0000 51347 +1 1111 0000 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 1111 1111 1111 60000 +2 0000 1111 0000 0000 0000 01 1111 | | | | | | | | | | | | | |
| 50009 +1 1111 0000 1111 1111 1111 01 0000 50301 +1 1111 0000 1111 1111 1011 01 0000 50549 +1 1111 0000 1111 1111 1010 01 0000 51347 +1 1111 0000 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 0000 01 1111 60000 +2 0000 1111 0000 0000 0000 01 1111 | | | | | | | | | | | | | |
| 50301 +1 1111 0000 1111 1111 1011 01 0000 50549 +1 1111 0000 1111 1111 1010 01 0000 51347 +1 1111 0000 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 0000 01 1111 60000 +2 0000 1111 0000 0000 0000 01 1111 | | | | | | | | | | | | | |
| 50549 +1 1111 0000 1111 1111 1010 01 0000 51347 +1 1111 0000 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 0000 01 0000 60000 +2 0000 1111 0000 0000 000 01 1111 | | | | | | | | | | | | | |
| 51347 +1 1111 0000 1111 1111 0010 01 0000 51870 +1 1111 0000 1111 1111 0000 01 0000 60000 +2 0000 1111 0000 0000 01 1111 | | | | | | | | | | | | | |
| 51870 +1 1111 0000 1111 1111 0000 01 0000 60000 +2 0000 1111 0000 0000 01 1111 | | | | | | | | | | | | | |
| 60000 +2 0000 1111 0000 0000 01 1111 | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | | | | | | | | |
| 67557 +1 0000 1111 0000 0000 0110 01 1111 | | | | | | | | | | | | | |
| 70672 +1 0000 1111 0000 0000 0111 01 1111 | | | | | | | | | | | | | |
| 71195 +1 0000 1111 0000 0000 1111 01 1111 | | | | | | | | | | | | | |
| 80000 +2 1111 1111 0000 1111 1111 10 0000 | | | | | | | | | | | | | |
| 89689 +1 1111 1111 0000 1111 1011 10 0000 | | | | | | | | | | | | | |
| 89877 +1 1111 1111 0000 1111 1010 10 0000 | | | | | | | | | | | | | |
| 90301 +1 1111 1111 0000 1111 1110 10 0000 | | | | | | | | | | | | | |
| 90461 +1 1111 1111 0000 1111 1010 10 0000 | | | | | | | | | | | | | |
| 90808 +1 1111 1111 0000 1111 0010 10 0000 | | | | | | | | | | | | | |
| 91718 +1 1111 1111 0000 1111 0000 10 0000 | 91718 +1 | 1111 1111 0000 1111 0000 10 0000 | | | | | | | | | | | |
| 100000 +2 0000 0000 1111 0000 0000 10 1111 | 100000 +2 | 0000 0000 1111 0000 0000 10 1111 | | | | | | | | | | | |

Figura 1: Apenas uma parte da lista do mux de 4 entradas


FULL ADDER

Para a descrição de um full adder, ou somador completo, usamos um codigo vdh também do livro Harris e Harris

```
library IEEE;
    use IEEE.STD_LOGIC 1164.all;
3
    entity fulladder is
4
5
    port(a, b, cin: in STD LOGIC;
         s, cout: out STD_LOGIC);
7
    end;
8
9
    architecture synth of fulladder is
10
    signal p, g: STD_LOGIC;
11
    begin
        p <= a xor b;
12
        g <= a and b;
13
14
        s <= p xor cin;
15
        cout <= g or (p and cin);
    end;
16
17
```

Nesse código do full adder a, b e cin são as entrada, s é a variável que recebe a operação entre a e b, cout é o "vai um" resultante desta soma.

Selecionamos Toos → Netlist Viewers → RTL Viewer para obter o circuito de portas logicas



Fizemos a tabela verdade e salvamos como .tv:

000_00 001_10 010_10 011_01 100_10 101_01 110_01 111_11

Adaptamos o testbench o mux de 4 entradas para o nosso full adder

```
2 -- apply test vectors on rising edge of clk
3 process (clk) begin
4 if (clk event and clk-'1') then
5 a -- testvectors (vectornum) (3);
6 c in -- testvectors (vectornum) (2);
6 sexpected -- testvectors (vectornum) (2);
6 end if;
6 end process;
7 -- check results on falling edge of clk
7 process (clk) begin
7 if (clk event and clk = '0') then
7 assert s = sexpected
7 report "Vetor deu erron. Teste: " &integer'image(vectornum)6". Esperado sesp = "& STD_LOGIC'image(sexpected)6"Valor Obtide: s="& STD_LOGIC'image(s);
7 end if;
8 assert cout = coutexpected
8 report "Vetor deu erron. Teste: " &integer'image(vectornum)6". Esperado coutesp = "& STD_LOGIC'image(coutexpected)6"Valor Obtide: cout="& STD_LOGIC'image(cout);
8 if (cout /= coutexpected)
8 report "Vetor deu erron. Teste: " &integer'image(vectornum)6". Esperado coutesp = "& STD_LOGIC'image(coutexpected)6"Valor Obtide: cout="& STD_LOGIC'image(cout);
8 if (cout /= coutexpected)
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
8 errors := errors + 1;
8 if (cout /= coutexpected) then
```

Parte do testbench alterada pra o full adder

Simulamos o RTL level em RTL level em Tools → Run EDA Simulation Tool → RTL Level




Para a simulação de Gate level, esperamos alguns erros devido aos clocks considerados...

Tools → Run EDA Simulation Tool → Gate Level



Melhoramos o clock em 1 no testbench, de 5ns para 15ns, visto que já tivemos esse problema em questões anteriores...

O resultado, ao simular novamento o Gate level, foi ondas sem erros



```
# view signals
# .main pane.objects.interior.cs.body.tree
# run -all
# ** Failure: Just kidding --Stests completed successfully.
# Time: 155 ns Iteration: 1 Process: /testbench_fulladder/line_73 File: D:/CIRCUITOS/fulladder/testbench/testbench_fulladder.vhd
# Break in Process line_73 at D:/CIRCUITOS/fulladder/testbench/testbench_fulladder.vhd line 96
```

Visualização em lista do full adder:

| 🐺 List - Default 💳 | | |
|------------------------|--|-----|
| ps- - - | /testbench fulladder/a-,/testbench fulladder/sexpected-, | |
| delta- | /testbench fulladder/b-/testbench fulladder/coutexpect | ed- |
| • | /testbench_fulladder/cin- | · |
| | /testbench_fulladder/s- | |
| | /testbench_fulladder/cout- | |
| 0 +0 | ם סטטטט | υ |
| 0 +2 | 0 0 0 X X 0 | 0 |
| 0 +4 | 00000 | 0 |
| 3102 +1 | 0 0 0 U X 0 | 0 |
| 3691 +1 | 0 0 0 X X 0 | 0 |
| 9156 +1 | 0 0 0 X 0 0 | 0 |
| 10368 +1 | 0 0 0 0 0 | 0 |
| 20000 +2 | 0 0 1 0 0 1 | 0 |
| 26278 +1 | 0 0 1 1 0 1 | 0 |
| 40000 +2 | 0 1 0 1 0 1 | 0 |
| 46278 +1 | 01000 1 | 0 |
| 50368 +1 | 0 1 0 1 0 1 | 0 |
| 60000 +2 | 0 1 1 1 0 0 | 1 |
| 65687 +1 | 0 1 1 1 1 0 | 1 |
| 66278 +1 | 0 1 1 0 1 0 | 1 |
| 80000 +2 | 10001 | 0 |
| 85687 +1 | 10000 | 0 |
| 86278 +1 | 10010 | 0 |
| 89156 +1 | 1 0 0 1 1 1 | 0 |
| 89746 +1 | 1 0 0 0 1 1 | 0 |
| 89780 +1 | 10000 | 0 |
| 90368 +1 | 10010 | 0 |
| 100000 +2 | 10110 | 1 |
| 105687 +1 | 10111 0 | 1 |
| 106278 +1 120000 +2 | 10101 0 1 0 1 | 1 |
| 120000 +2 125687 +1 | 11001 | 1 |
| 126278 +1 | 1 1 0 1 0 | 1 |
| 129780 +1 | 1 1 0 1 1 | 1 |
| 130368 +1 | 1 1 0 0 1 | 1 |
| 140000 +2 | 11101 | 1 |
| 146278 +1 | 11111 | 1 |
| 110270 11 | | - |

DIRETÓRIOS UTILIZADOS

Mux de 2 entradas:

- O arquivo com **codigo .vhd** está em: $mux2 \rightarrow mux2 \rightarrow mux2.vhd$.
- O arquivo **testbench.vhd** está em: $mux2 \rightarrow testbench \rightarrow testbench_mux2.vhd$.
- O arquivo com a **tabela verdade .tv** está em: $mux2 \rightarrow simulation \rightarrow modelsim \rightarrow questao3.tv$.

Mux de 4 entradas:

- O arquivo com **codigo .vhd** está em: mux4 → mux4 → mux4.vhd.
- O arquivo **testbench.vhd** está em: mux4 → testbench → testbench_mux4.vhd.
- O arquivo com a **tabela verdade** .tv está em: $mux4 \rightarrow simulation \rightarrow modelsim \rightarrow mux4.tv$.

Full adder (somador completo):

O arquivo com **codigo .vhd** está em: fulladder → fulladder.vhd.

O arquivo **testbench.vhd** está em: fulladder \rightarrow testbench \rightarrow testbench_fulladder.vhd. O arquivo com a **tabela verdade .tv** está em: fulladder \rightarrow *simulation* \rightarrow *modelsim* \rightarrow *fulladder.tv*.