# CIRCUITOS LÓGICOS

#### Relatório IV

Discente: Rebeca de Macêdo Ferreira. 2016000524


#### TRISTATE

Para as simulações desse projeto usamos o seguinte cogido em VHD que se encontra no livro Harris and Harris

```
library IEEE; use IEEE.STD LOGIC 1164.all;
 3
    entity tristate is
 4
              port (a: in STD_LOGIC_VECTOR (3 downto 0);
                   en: in STD LOGIC;
 5
 6
                   y: out STD_LOGIC_VECTOR (3 downto 0));
 7
     Lend:
 8
 9
    marchitecture synth of tristate is
10
11
    begin
     L_y \leftarrow "ZZZZZ" when en = '0' else a;
12
13
      end;
```

As variáveis de entrada são a (4 bits) e em (1 bit), a variável de saída é o y (4 bits)

Compilamos o código no Quartus e após correção de alguns erros selecionamos Toos → Netlist Viewers → RTL Viewer para obter a visualização do circuito de portas lógicas.



Feito isto fomos fazer as simulações RTL level e Gate level com o Model-Sim, para isso precisamos do test bench em VHD e de um arquivo .TV com as informações da tabela verdade pra esse projeto.

```
library IEEE;
      use IEEE.STD LOGIC 1164.ALL;
      use IEEE.STD LOGIC arith.ALL;
      use IEEE.STD LOGIC unsigned.ALL;
5
      use STD.TEXTIO.ALL ;
 6
    entity testbench tristate is
8
      -- no inputs or outputs
9
10
11
    architecture sim of testbench_tristate is
12
        component tristate
             port (a: in STD LOGIC_VECTOR(3 downto 0);
13
14
                   en: in STD LOGIC;
15
                   y: out STD_LOGIC_VECTOR(3 downto 0));
16
          end component;
17
      signal clk: STD LOGIC;
18
19
      signal a, y: STD LOGIC VECTOR(3 downto 0);
      signal en: STD LOGIC;
20
      signal yexpected: STD LOGIC VECTOR(3 downto 0);
21
      constant MEMSIZE: integer := 4;
22
      type tvarray is array (MEMSIZE downto 0) of STD LOGIC VECTOR (8 downto 0);
23
     signal testvectors: tvarray;
24
25
     shared variable vectornum, errors: integer;
26
     begin
27
     -- instantiate device under test
28
    dut: tristate port map (a, en, y);
29
     -- generate clock
30 Eprocess begin
31
        clk <= '1'; wait for 10 ns;
         clk <= '0'; wait for 5 ns;
32
     end process;
34 =-- at start of test, load vectors
```

testbench tristate

```
1 |00000_ZZZZ
2 |11110_ZZZZ
3 |00001_0000
4 |1111_1111
```

Assim adicionamos esse arquivo testbench.vhd no projeto e a tabela verdade na pasta Simulation → ModelSim.

Para simular o RTL level selecionamos Tools → Run EDA Simulation Tool → RTL Level e obtivemos o seguinte



Visto que não haviam erros no RTL level, fomos simular o Gate level em Tools → Run EDA Simulation Tool → Gate Level

	<b>V</b>								Ţ
0000		1111			0000		1111		
D-						001 0000	()1	110	1111
					0000		1111		
{\UUUUUUUUU}} {\1111	11111} {000010000} {1	1110ZZZZ} {00000ZZZZ	}						

como foi proposto na preparação de laboratório, o testbench desse projeto foi uma adaptação de um testbench já usado anteriormente, então como os clocks já estavam com o atraso ajustado não obtivemos erros, porém caso não tivessem ajustado seria necessário fazer as alterações para deixálos corretos.

Visualização em lista da simulação:

📆 List - Defaul	t =	
ps−↓ delt	:a- <b>-</b>	/testbench_tristate/a
0	+0	טטטט טטטטט טטטט
0	+2	0000 XXXX 0 ZZZZ
3821	+2	0000 XXZX 0 ZZZZ
3831	+2	0000 XZZX 0 ZZZZ
4102	+2	0000 ZZZZ 0 ZZZZ
15000	+2	1111 ZZZZ 0 ZZZZ
30000	+2	0000 ZZZZ 1 0000
34232	+1	0000 ZZ0Z 1 0000
34242	+1	0000 Z00Z 1 0000
34513	+1	0000 0001 1 0000
38289	+1	0000 0000 1 0000
45000	+2	1111 0000 1 1111
49285	+1	1111 0010 1 1111
49302	+1	1111 0110 1 1111
49609	+1	1111 1110 1 1111
53289	+1	1111 1111 1 1111

# **MUX 4 ESTRUTURAL**

Para a simulação desse projeto usamos também um código em VHD para o multiplex de 4 entradas estrutural, encontrado no livro Harris and Harris, com as informações pertinentes. Para fazer esse Multiplex faz se necessário o uso do projeto de mux de 2 entradas, pois o usaremos como "função" para construir o mux de 4 entradas estrutural. Colocamos então o código VHD do mux de 2 entradas na pasta deste projeto.


```
library IEEE; use IEEE.STD LOGIC 1164.all;
 1
 2
 3
    entity mux4 estrutural is
 4
          port (d0, d1,
 5
                  d2, d3: in STD LOGIC VECTOR (3 downto 0);
                  s: in STD LOGIC VECTOR (1 downto 0);
 6
 7
                  y: out STD LOGIC VECTOR (3 downto 0));
 8
     Lend;
 9
10
    architecture struct of mux4 estrutural is
11
    component mux2
12
          port (d0, d1: in STD LOGIC VECTOR (3 downto 0);
13
                  s: in STD LOGIC;
14
                  y: out STD LOGIC VECTOR (3 downto 0));
15
     end component;
16
      signal low, high: STD LOGIC VECTOR (3 downto 0);
17
18
      begin
19
      lowmux: mux2 port map (d0, d1, s(0), low);
20
      highmux: mux2 port map (d2, d3, s(0), high);
     finalmux: mux2 port map (low, high, s(1), y);
21
22
      end;
```

código VHD do mux 4 estrutural onde o mux2 faz papel de uma função


código VHD do mux2

```
library IEEE; use IEEE.STD LOGIC 1164.all;
2
3
    entity mux2 is
        port(d0, d1: in STD LOGIC VECTOR(3 downto 0);
4
 5
            s: in STD LOGIC;
            Y: OUT STD LOGIC VECTOR(3 downto 0));
 6
 7
    end;
8
9
    architecture synth of mux2 is
10
          \leq d0 when s = '0' else d1;
11
12
```

Compilamos o arquivo no Quartus e selecionamos Toos → Netlist Viewers → RTL Viewer para obter o circuito de portas lógicas do projeto



Lista de hierarquia do mux de 4 entradas estrutural



Para fazer simulação com o ModelSim é preciso do testbench e do arquivo .tv com as informações da tabela verdade para este projeto

```
entity testbench mux4 is
          -- no inputs or outputs
  9
      end;
 10
 11
      Earchitecture sim of testbench mux4 is
 12
         component mux4 estrutural
              port (d0, d1, d2, d3: in STD_LOGIC_VECTOR(3 downto 0);
 13
                    s: in STD LOGIC VECTOR (1 downto 0);
 14
                     y: out STD_LOGIC_VECTOR(3 downto 0));
 15
 16
           end component;
 17
       signal clk: STD LOGIC;
 18
       signal d0, d1, d2, d3, y: STD LOGIC VECTOR(3 downto 0);
 19
       signal s: STD LOGIC VECTOR(1 downto 0);
 20
       signal yexpected: STD LOGIC VECTOR(3 downto 0);
 21
 22
       constant MEMSIZE: integer := 8;
 23
       type tvarray is array (MEMSIZE downto 0) of STD LOGIC VECTOR (21 downto 0);
 24
       signal testvectors: tvarray;
 25
       shared variable vectornum, errors: integer;
 26
       begin
 27
       -- instantiate device under test
 28
     dut: mux4 estrutural port map (d0, d1, d2, d3, s, y);
 29
     -- generate clock
 30 Eprocess begin
 31
           clk <= '1'; wait for 15 ns;
           clk <= '0'; wait for 15 ns;
 32
 33 -end process:
testbench.vhd
```

Novamente o testbench usado foi uma adaptação de projetos anteriores, como sugerido, então os clocks não foram alterados.

```
1 | 000011111111111100_0000
2 | 111100000000000000_1111
3 | 111100001111111101_0000
4 | 000011110000000001_1111
5 | 111111110000111110_0000
6 | 000000001111000010_1111
7 | 111111111111000011_0000
8 | 00000000000111111_11111
```

Para simular o RTL level selecionamos Tools → Run EDA Simulation Tool → RTL Level

																						7
i																						
0000		1	111						0000			1111			0000			1111			0000	
1111		(0	0000						1111						0000			1111			0000	
1111		(0	0000			1111			0000						1111						0000	
1111			0000			1111			0000			1111			0000						1111	
0000		1	1111			0000			1111			0000			1111			0000			1111	
00						01						10						11				
0000		1	111			0000			1111			0000			1111			0000			1111	
KUUUUU	JUUUUU	UUUUUUL	JUUUUU}	{000000	000000	11111111	111} {1	1111111	111000	110000	<b>{00000</b>	0001111	000010	111} {1	1111111	0000111	1100000	} {0000	1111000	0000001	1111} {1	

```
Transcript

# Loading work.testbench_mux4(sim)

# Loading work.mux4_estrutural(struct)

# Loading work.mux2(synth)

# add wave *

# view structure

# .main_pane.structure.interior.cs.body.struct

# view signals

# .main_pane.objects.interior.cs.body.tree


# run -all

# ** Failure: Just kidding -- Stests completed successfully.

# Time: 225 ns Iteration: 1 Process: /testbench_mux4/line_76 File: C:/Users/aluno/Desktop/circuitos/mux4_estrutural/testbench/testbench_mux4.vhd

# Break in Process line_76 at C:/Users/aluno/Desktop/circuitos/mux4_estrutural/testbench_mux4.vhd line 92
```

Em seguida simulamos o Gate Level em Tools → Run EDA Simulation Tool → Gate Level



```
Transcript

# Loading instances from mux4_estrutural_vhd.sdo
# Loading timing data from mux4_estrutural_vhd.sdo
# ** Note: (vsim-3587) SDF Backannotation Successfully Completed.
# Time: 0 ps Iteration: 0 Instance: /testbench_mux4 File: C:/Users/aluno/Desktop/circuitos/mux4_estrutural/testbench/testbench_mux4.vhd
# add wave *
# view structure
# main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Failure: Just kidding -- Stests completed successfully.
# Time: 225 ns Iteration: 1 Process: /testbench_mux4/line_76 File: C:/Users/aluno/Desktop/circuitos/mux4_estrutural/testbench/testbench_mux4.vhd
# Break in Process line 76 at C:/Users/aluno/Desktop/circuitos/mux4 estrutural/testbench/testbench_mux4.vhd
```

Como o clock já está com o atraso ajustado não obtivemos erros, caso não estivessem teríamos que ajustá-lo.

#### MUX DE 2 ENTRADAS ESTRUTURAL

Para esse projeto usamos o código VHD encontrado no livro Harris and Harris. Aqui usamos o Tristate como uma função do projeto, além de uma função 'inversor' (por questões de compatibilidade), portanto fez se necessário colocar o código VHD do tristate e do inversor no diretório deste projeto.

```
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity inversor is

port (a: in STD_LOGIC;
        y: out STD_LOGIC);
end;
architecture synth of inversor is
begin
y <= not a;
end;</pre>
```

Código VHD do inversor


```
🔚 mux2_estrutural.vhd 🗵 📙 tristate.vhd 🔀
       library IEEE; use IEEE.STD LOGIC 1164.all;
      entity tristate is
                port (a: in STD_LOGIC_VECTOR (3 downto 0);
  4
                   en: in STD LOGIC;
  5
                    y: out STD LOGIC VECTOR (3 downto 0));
  6
  7
      Lend;
  8
  9
      marchitecture synth of tristate is
 10
 11
      -begin
      Ly <= "ZZZZ" when en = '0' else a;
 12
13
       end;
```

código VHD tristate


```
library IEEE;
 2
     use IEEE.STD LOGIC 1164.all;
 3
    use IEEE.STD_LOGIC_UNSIGNED.all;
 5
 6 entity mux2_estrutural is
7 = port(d0, d1: in STD LOGIC VECTOR(3 downto 0);
         s: in STD LOGIC;
9
         y: out STD LOGIC VECTOR(3 downto 0));
10
    end;
11
12 = architecture synth of mux2 estrutural is
13
14 ≡ component tristate
15 ■port(a: in STD LOGIC VECTOR(3 downto 0);
16
     en: in STD LOGIC;
    y: out STD_LOGIC_VECTOR(3 downto 0));
17
18
     end component;
19
20 component inversor
21 ■port (a: in STD LOGIC;
          y: out STD LOGIC);
22
23
    end component;
24
25
    signal notS: STD LOGIC;
26
    begin
27
28
         sInversor: inversor port map(s, nots);
         topTristate: tristate port map(d0, notS, y);
30
         bottomTristate: tristate port map(d1, s, y);
31
32
      end;
```

código VHD do mux 2 estrutural

Compilamos os arquivos no Quartus e selecionamos Toos → Netlist Viewers → RTL Viewer para obter o circuito de portas lógicas do projeto



Desse modo verifica-se que o Mux foi dividido em 3 partes, são elas 1 inversos e 2 tristates.




### Tristate

Em seguida adicionamos ao projeto o código testbench em VHD e o arquivo .TV com informações da tabela verdade do projeto, novamente foi reutilizado um testbench anterior, já com os clocks ajustados.

```
library IEEE;
 2
      use IEEE.STD LOGIC 1164.ALL;
 3
      use IEEE.STD LOGIC arith.ALL;
      use IEEE.STD_LOGIC_unsigned.ALL;
 4
 5
      use STD.TEXTIO.ALL ;
 6
 7
    entity testbench mux2 is
 8
          -- no inputs or outputs
 9
     end;
10
    architecture sim of testbench mux2 is
11
          component mux2 estrutural
12
13
              port (d0, d1: in STD LOGIC VECTOR(3 downto 0);
14
                    s: in STD LOGIC;
                    y: out STD_LOGIC_VECTOR(3 downto 0));
15
16
          end component;
17
18
      signal clk: STD LOGIC;
19
      signal d0, d1, y: STD LOGIC VECTOR(3 downto 0);
20
      signal s: STD LOGIC;
21
      signal yexpected: STD LOGIC VECTOR(3 downto 0);
22
      constant MEMSIZE: integer := 12; --4
23
      type tvarray is array (MEMSIZE downto 0) of
24
      STD LOGIC VECTOR (12 downto 0);
25
      signal testvectors: tvarray;
26
      shared variable vectornum, errors: integer;
27
      begin
28
      -- instantiate device under test
29
      dut: mux2 estrutural port map (d0, d1, s, y);
30
      -- generate clock
31
    process begin
          clk <= '1'; wait for 10 ns;
32
          clk <= '0'; wait for 10 ns;
33
```

Testbench mux 2 estrutural

Para simular o RTL level selecionamos Tools → Run EDA Simulation Tool → RTL Level



e para simular o Gate level selecionamos Tools → Run EDA Simulation Tool → Gate Level

															<b>T</b>
0000				1111				0000				1111			
0000		1111		0000		1111		0000		1111		0000		1111	
	0000				1111			גיבאב <u>ו</u>	0000	X X	1111	( )	0000		
0000				1111				0000		1111		0000		1111	
{UUUUUU	IUUUUUUU}	(0000000	JUUUUUU} {	UUUUUUUU	UUUUU) {L	UUUUUUUU	JUUUUU} {U	JUUUUUUU	UUUU} {11	111111111	11} {11110	00010000}	{00001111	1111	<b>}</b>

Caso os clocks fossem alterados (desajustados), para 5ns, por exemplo, teríamos erros no Gate level...

```
clk <= '1'; wait for 5 ns;

clk <= '0'; wait for 10 ns;

end process;

-- at start of test, load vectors
```

<b>T</b>	7	<b>Y</b>	Ť Ť
0000	1111	0000	(1111
0000 (1111	0000 1111	0000 (1111	(0000 (1111
))—(x (0000	))0 <b>[</b> 1111	<b>¼1 )</b> \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	)0 )) <u>(1111                               </u>
0000	1111	(0000 )1111	(0000 )1111
	ոոոոոոոոոփո} {ոոոոոոոդ	<u> </u>	1111} {1111000010000} {0000111111111}

```
# ** Error: Vetor deu erro n. Teste: 7. Esperado yesp ='1'Valor Obtido: y(0) ='0'
# Time: 110 ns Iteration: 1 Instance: /testbench_mux2
# ** Error: Vetor deu erro n. Teste: 7. Esperado yesp ='1'Valor Obtido: y(1) ='0'
# Time: 110 ns Iteration: 1 Instance: /testbench_mux2
# ** Error: Vetor deu erro n. Teste: 7. Esperado yesp ='1'Valor Obtido: y(2) ='0'
# Time: 110 ns Iteration: 1 Instance: /testbench_mux2
# ** Error: Vetor deu erro n. Teste: 7. Esperado yesp ='1'Valor Obtido: y(3) ='0'
# Time: 110 ns Iteration: 1 Instance: /testbench_mux2
# ** Failure: 8tests completed, errors = 24
# Time: 110 ns Iteration: 1 Process: /testbench_mux2/line__75 File: C:/Users/aluno/Desktop/circuit
# Break in Process line__75 at C:/Users/aluno/Desktop/circuitos/mux2 estrutural/mux2 estrutural/testben
```

### Visualização em lista:

📆 List - Default 💳	
ps-w delta-w	/testbench_mux2/d0 /testbench_mux2/d1 /testbench_mux2/y /testbench_mux2/s /testbench_mux2/yexpected
0 +0	טטטט טטטט טטטט טטטט
0 +2	0000 0000 XXXX 0 0000
0 +4	0000 0000 0000 0000
3112 +1	0000 0000 UXUU 0 0000
3388 +1	0000 0000 UUXX 0 0000
3663 +1	0000 0000 XXXX 0 0000
3689 +1	0000 0000 XXXX 0 0000
5473 +1	0000 0000 XX0X 0 0000
5768 +1	0000 0000 XX00 0 0000
9412 +1	0000 0000 0X00 0 0000
9462 +1	0000 0000 0000 0 0000
20000 +2	0000 1111 0000 0 0000
40000 +2	1111 0000 0000 0 1111
45191 +1	1111 0000 0010 0 1111
45768 +1	1111 0000 0011 0 1111
49412 +1	1111 0000 1011 0 1111
49462 +1	1111 0000 1111 0 1111
60000 +2	1111 1111 1111 0 1111


#### MUX 4 ESTRUTURAL ALTERADO

Alteramos o Mux de 4 entradas estrutural, e ao invés de usarmos o mux de 2 entradas simples, usamos o mux de 2 entradas estrutural como uma função deste projeto, além disso utilizamos também o inversor, tristate e, claro, o próprio mux de 4 entradas estrutural. Logo, no diretório deste projeto foi inserido os códigos em VHD do inversor, tristate, mux 4 estrutural e mux 2 estrutural.


```
library IEEE; use IEEE.STD LOGIC 1164.all;
1
2
3
   mux4 estrutural2 is
4
         port (d0, d1,
5
                 d2, d3: in STD LOGIC VECTOR (3 downto 0);
                 s: in STD LOGIC VECTOR (1 downto 0);
6
7
                 y: out STD_LOGIC_VECTOR (3 downto 0));
8
    end;
9
   parchitecture struct of mux4 estrutural2 is
10
   component mux2 estrutural
11
12
         port (d0, d1: in STD LOGIC VECTOR (3 downto 0);
                 s: in STD LOGIC;
13
14
                 y: out STD LOGIC VECTOR (3 downto 0));
15
     end component;
     signal low, high: STD LOGIC VECTOR (3 downto 0);
16
17
18
     begin
19
     lowmux: mux2 estrutural port map (d0, d1, s(0), low);
     highmux: mux2 estrutural port map (d2, d3, s(0), high);
    finalmux: mux2 estrutural port map (low, high, s(1), y);
     end;
22
```

Código VHD mux4 estrutural alterado

Selecionamos Toos → Netlist Viewers → RTL Viewer para obter o circuito em portas logicas.



Cada instancia "mux2\_estrutural..." tem em si o inversor e seus dois tristates, como foi observado nas simulações do mux 2 estrutural...



O testbench usado foi o mesmo do mux 4 estrutural alterado, apenas com algumas alterações, e o arquivo .TV utilizado foi o do próprio mux 4 estrutural.

Simulamos o RTL level em Tools → Run EDA Simulation Tool → RTL Level

Jiiiuiuiiios	OILI	I IC V C.	CIII	0015	110	יעם ווו	· · OIII	laratio	,,,,			CVCI				
1111	0110		0000		1111		1001		0101		1010		0101		1000	
1111	0110		1110		1000		0110		1001		0101		1010		0111	
1110	0001		1010		0111				1000		1010		0101		1000	
0011	0101		1100		1001		1000		1110		0101		1010		1111	
1111	0110		1010		1001		1000		1000		1010		1010		1000	
(00	01		10		11				10		00		01		10	
1111	0110		1010		1001		1000				1010				1000	
({/บบบบบบบบบบบบบบ	JUUUUUU	UUU} {10	00011110	00111110	1000} {0	10110100	1011010	11010} {	10100101	1010010	1001010}	{0101100	1100011	10101000	{100101	1

```
Transcript

# Loading work.tristate(synth)

# add wave *

# view structure

# main_pane.structure.interior.cs.body.struct

# view signals

# .main_pane.objects.interior.cs.body.tree

# run -all

# ** Failure: Just kidding --9tests completed successfully.

# Time: 175 ns Iteration: 1 Process: /testbench_mux4/line__72 File: D:/CIRCUITOS/mux4_estruturado2/testbench_mux4.vhd

# Break in Process line_ 72 at D:/CIRCUITOS/mux4_estruturado2/testbench_mux4.vhd
```

## e simulamos o Gate Level em Tools → Run EDA Simulation Tool → Gate Level

																	T1
1110		0110		0000		1111		1001		0101		1010		0101		1000	
0011 0101 1100 1001 1000 1110 0101 1010 1111		0110		1110		1000		0110		1001		0101		1010		0111	
101         1010         1110         1001         1000         1010		0001		1010		0111				1000		1010		0101		1000	
00 01 10 11 10 00 01 10 111 111 111 101 1010 1010 1010 1000		0101		1100		1001		1000		1110		0101		1010		1111	
1111 0110 1010 1000 1000 1000	1111		0110		1010		1001		1000	X.	1000	X	)))1010		X1010	X	
		01		10		11				10		00		01		10	
{\duuuuuuuuuuuuuuuuuuuu\duuu} {1dooo1111doo11111dooo}{\duuuuuuuuuuuuuuuuuuuuuuuuuuuuu {1dooo11111dooo}{\duuuuuuuuuuuuuuuuuuuuuuuuuuuuuuuuuuuu		0110		1010		1001		1000				1010				1000	
	UUUUUU	JUUUUUU	UUU} {10	0001111	0011111	1000} {0	10110100	1011010	011010} {	10100101	1010010	1001010}	{0101100	1100011	10101000	{10010	11
		(1111	0110 0001 0101 (1111 01 0110	0110 0001 0101 0101 0110 01	0110	0110 1110 0001 1010 0101 1100 0111 0110 XIX1010 01 10 0110 1010											

```
Transcript

# Time: 0 ps Iteration: 0 Instance: /testbench_mux4 File: D:/CIRCUITOS/mux4_estruturado2/testbench_mux4.vhd

# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Failure: Just kidding --9tests completed successfully.
# Time: 175 ns Iteration: 1 Process: /testbench_mux4/line_72 File: D:/CIRCUITOS/mux4_estruturado2/testbench_mux4.vhd
# Break in Process line 72 at D:/CIRCUITOS/mux4 estruturado2/testbench_mux4.vhd
```

#### ARVORE DE DIRETÓRIOS

## **Tristate**

Aquivo com **código VHD**: tristate → tristate.vhd.

Arquivo com **testbench VHD:** tristate → testbench → testbench\_tristate.vhd.

Arquivo com **tabela verdade .TV**: tristate  $\rightarrow$  simulation  $\rightarrow$  modelsim  $\rightarrow$  tristate.tv.

#### Mux 4 entradas estutural

Aquivo com **código VHD** (mux2, mux4\_estrutural): mux4\_estrutural → mux2.vhd / mux4\_estrutural.vhd.

Arquivo com **testbench VHD:** mux4\_estrutural  $\rightarrow$  testbench  $\rightarrow$  testbench\_mux4.

Arquivo com **tabela verdade .TV**: mux4\_estrutural  $\rightarrow$  simulation  $\rightarrow$  modelsim  $\rightarrow$  mux4.tv.

#### Mux 2 entradas estrutural

Aquivo com **código VHD** (inversor, mux2 estrut., tristate): mux2\_estrutural → inversor.vhd / mux2\_estrutural.vhd / tristate.vhd.

Arquivo com **testbench VHD:** mux2\_estrutural  $\rightarrow$  testbench  $\rightarrow$  testbench\_mux2.vhd.

Arquivo com **tabela verdade .TV**: mux2\_estrutural  $\rightarrow$  simulation  $\rightarrow$  modelsim  $\rightarrow$  mux2.tv.

#### Mux 4 entradas estrutural alterado

Aquivo com **código VHD** (inversor, mux2 estrut. tristate, mux4 estrut): mux4\_estrutural2 → inversor.vhd / mux2\_estrutural.vhd / mux4\_estrutural.vhd / tristate.vhd.

Arquivo com **testbench VHD:** mux4\_estrutural2  $\rightarrow$  testbench  $\rightarrow$  testbench\_mux4.

Arquivo com **tabela verdade .TV**: mux4\_estrutural2  $\rightarrow$  simulation  $\rightarrow$  modelsim  $\rightarrow$  mux4.tv.