## Relatório Laboratório de Circuitos Lógicos.


Aluna: Rebeca de Macêdo Ferreira. Matrícula: 2016000524.

Na aula de laboratório do dia 16/03/2018 nós aprendemos a usar o software quartus II e ModelSim.

## PROCEDIMENTO 1 – PREPARAÇÃO DA PLATAFORMA BASE

Criamos uma pasta vazia para armazenar o projeto a ser feito e também um arquivo com extensão .vhd, o código base foi disponibilizado pelo professor e fizemos adaptações para expressão produto de somas simplificada que nos foi pedida na questão 1.b. do exercício 'Preparação de Laboratório 1'.


Segue imagem da expressão, sua tabela verdade e versão simplificada:



Segue imagem do código adaptado à expressão desejada:


Então criamos o projeto no Quartus II, assim:

 file -> new project wizard -> colocar pasta de armazenamento do projeto -> colocar nome do projeto.




 Adicionamos arquivo .vhd -> Selecionamos FPGA presente na placa de família Cyclone II: EP2C5T144C6.

O código foi compilado após correção de alguns erros



• Selecionamos Tools  $\rightarrow$  Netlist Viewers  $\rightarrow$  RTL Viewer.

Resultado obtido:




Foi feito um arquivo de texto de extensão .tv com as informações da tabela verdade do circuito que fizemos

Arquivo	Editar	Formatar	Exibir	Ajuda
000 1				
001 0				
010 0				
011 0				
100 1				
101_1				
110 0				
111 0				


Alteramos o arquivo .vhd para fazer testes de simulação no ModelSim, o código tinha erros em caracteres de comentários e consertamos isso.

De volta ao Quartus II adicionamos bancos de teste seguindo os seguintes passos:

Selecionamos no arquivo VHDL Settings → EDA Tools Settings → Simulation
Configurar → nome do Test Bench como TestBench → Configurar módulo de alto
nível no testbench como testbench\_(nomedoprojeto) → Configurar nome da
instância como dut → Adicionar arquivo .vhd do testbench.



Simulamos RTL level com ModelSim e obtivemos o seguinte resultado:



Simulamos Gate level com ModelSim com os valores do clock em 1 e 0 em 10 e 5 respectivamentee obtivemos o seguinte resultado:



Observamos que este resultado poderia ser melhorado almentando o valor do clock em 1 para 15 ns, e assim obtivemos o seguinte resultado:

