CIRCUITOS LÓGICOS

Relatório V

Discente: Rebeca de Macêdo Ferreira. Matrícula: 2016000524.


Flip-Flop

Esse é um projeto referente ao circuito flip-flop, iniciamos copiando o código vhd sugerido no livro Harris & Harris.

```
library IEEE; use IEEE.STD LOGIC 1164.all;
 3
    entity flop is
 4
       port (ck: in STD LOGIC;
               d: in STD LOGIC VECTOR (3 downto 0);
 5
                 q: out STD LOGIC VECTOR (3 downto 0));
 6
 7
    Lend;
 8
      architecture synth of flop is
 9
10
    begin
          process (ck) begin
12
              if ck'event and ck = '1' then
13
                  q \ll d;
14
              end if;
15
          end process;
16
     end;
```

'ck' (clock flip-flop) e 'd' são as entradas do circuito, portanto 'q' é a saída que é determinada pelo ck.

Depois de compilado no Quartus e corrigido pequenos erros, obtivemos como resultado do RTL viewer o seguinte:



Para fazer as simulações no Modelsim construimos um testbench e também a tabela verdade pra nosso caso.

```
entity testbench_flop is -- no inputs or outputs
     end;
9
    marchitecture sim of testbench flop is
10
          component flop
11
              port(ck: in STD LOGIC;
12
                 d: in STD LOGIC VECTOR (3 downto 0);
                 q: out STD LOGIC VECTOR (3 downto 0));
13
14
          end component;
15
16
          signal cktest: STD LOGIC;
17
          signal ck: STD LOGIC;
          signal d, q: STD LOGIC VECTOR(3 downto 0);
18
          signal qexpected: STD LOGIC VECTOR(3 downto 0);
19
          constant MEMSIZE: integer := 6;
20
21
          type tvarray is array (MEMSIZE downto 0) of
          STD LOGIC VECTOR (8 downto 0);
22
23
          signal testvectors: tvarray;
24
          shared variable vectornum, errors: integer;
25
          begin
26
          -- instantiate device under test
27
          dut: flop port map (ck, d, q);
          -- generate clock
28
          process begin
29
              cktest <= '1'; wait for 10 ns;
30
31
              cktest <= '0'; wait for 5 ns;
          end process;
32
```


Testbench do flop

```
1 00000_UUUU
2 10000_0000
3 01111_0000
4 11111_1111
5 00000_1111
6 10000_0000
```

Tabela verdade do flop

Na tabela os primeiros números de cada linha corresponde ao valor do clock. Em flip-flops com clock, tendo o clock nível lógico '1' o valor de 'd'(entrada) é copiado para 'q'(saída); caso o clock tenha nivél lógico '0' o valor de 'd'(entrada) não é copiado pra 'q'(saída), portanto, caso seja a primeira linha de teste o valor da saída será indeterminado.

Simulamos o RTL level:



simulação RTL level

```
# Time: 10 ns Iteration: 1 Instance: /testbench_flop

# ** Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es).

# Time: 10 ns Iteration: 1 Instance: /testbench_flop


# ** Failure: Just kidding --4tests completed successfully.

# Time: 55 ns Iteration: 1 Process: /testbench_flop/line__76 File: D:/CIRCUITOS/flop/testbench/testbench_flop.vhd

# Break in Process line__76 at D:/CIRCUITOS/flop/testbench/testbench_flop.vhd line 93
```

Transcript RTL level

Simulamos o Gate level:



Simulação Gate level

Há uma seta vermelha indicando um "erro", isso se dá pelo fato de no testbench não ter especificado interpretações pra saídas indeterminadas, sendo assim, a seta indica apenas um alerta pra tal situação.


Resettable flip-flop assíncrono

Nesse projeto simulamos um resttable flip-flop assíncrono, ele se difere do flip-flop anterior por possuir uma entrada Reset que pode alterar as saídas. São assíncronos pois fazem o reset independentemente do estado do clock.

O código VHD a seguir foi copiado do livro Harris&Harris e diz respeito ao circuito resettable flip-flop assincrono.

```
library IEEE; use IEEE.STD LOGIC 1164.all;
 1
 3
   □entity flopra is
         port(ck: in STD LOGIC;
 4
               reset: in STD LOGIC;
               d: in STD LOGIC VECTOR (3 downto 0);
 7
              q: out STD LOGIC VECTOR (3 downto 0));
 8
 9
10
     architecture asynchronous of flopra is
11
    ⊟begin
12
         process(ck, reset) begin
              if reset = '1' then
13
                  q <= "00000";
14
              elsif ck' event and ck = '1' then
15
16
                  q \ll d;
17
              end if;
18
          end process;
19
    end;
```

Após compilar o código no Quartus obtivemos o RTL viewer:



Então pra fazer simulações com o Modelsim precisamos criar o testbench e fazer um arquivo .tv com as informações da tabela verdade pra o circuito.

```
library IEEE;
 1
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.STD LOGIC arith.ALL;
     use IEEE.STD LOGIC unsigned.ALL;
     use STD.TEXTIO.ALL ;
 7
   mentity testbench flopra is -- no inputs or outputs
    lend;
   parchitecture sim of testbench flopra is
10 卓
        component flopra
11
             port(ck, reset: in STD_LOGIC;
12
                  d: in STD LOGIC VECTOR (3 downto 0);
13
                  q: out STD LOGIC VECTOR (3 downto 0));
14
         end component;
15
16
     signal clk: STD LOGIC;
17
     signal ck: STD LOGIC;
     signal reset: STD LOGIC;
18
19
     signal d, q: STD_LOGIC_VECTOR(3 downto 0);
     signal qexpected: STD LOGIC VECTOR(3 downto 0);
20
21
     constant MEMSIZE: integer := 15;
22
     type tvarray is array (MEMSIZE downto 0) of
23
     STD LOGIC VECTOR (9 downto 0);
24
     signal testvectors: tvarray;
25
     shared variable vectornum, errors: integer;
26
     begin
27
     -- instantiate device under test
28
     dut: flopra port map (ck, reset, d, q);
29
    -- generate clock
30 process begin
31
         clk <= '1'; wait for 15 ns;
         clk <= '0'; wait for 5 ns;
32
   end process;
```

testbench do resettable flip-flop assíncrono

Vemos aqui que temos como entradas o reset e clock (1bit cada) e o 'd' (4 bits) e como saída temos o 'q' (4bits).

```
43
         i := 0;
         FILE OPEN (tv, "./flopra.tv", READ MODE);
44
45
         while not endfile(tv) loop
             readline (tv, L);
46
47
             for j in 9 downto 0 loop
48
                 read (L, ch);
                 if (ch = '_') then read (L, ch);
49
50
                 end if;
                 if (ch = 'U') then
51
52
                 testvectors (i) (j) <= 'U';
53
                 end if;
                 if (ch = '0') then
54
55
                 testvectors (i) (j) <= '0';
56
                  end if;
57
                  if(ch = '1') then
58
                  testvectors (i) (j) \leftarrow '1';
59
                  end if;
60
             end loop;
61
             i := i + 1;
62
         end loop;
63
         vectornum := 0; errors := 0;
         -- reset <= '1'; wait for 27 ns; reset <= '0';
64
65
         wait;
    end process;
```

testbench do resettable flip flip assíncrono

```
000000 UUUU
    000010 0000
3
   111111 0000
   111100 0000
4
 5
    111110 1111
 6
    111111 0000
7
    00000 0000
8
    000010 0000
9
    111111 0000
10
   111100 0000
11 111110 1111
12
   000010 1111
13
    000000 1111
    000010 0000
14
15
    111110 0000
```

tabela verdade flopra

Na tabela verdade acima vemos que a saída 'q' do flip-flop resetável é alterada pra 0 (zero), ignorando a entrada 'd', caso o reset tenha nível lógico '1' (true); caso o reset tenha nível lógico 0 (zero) o circuito se comporta com o flip-flip descrito anterior a este. Como se trata de um circuito assíncrono, o clock não tem influência


Simulamos o RTL level

no reset.



ondas da simulação RTL level

Simulamos o Gate level



ondas da simulação Gate level

Arvore de diretórios

FLOP:

Código em VHDL do projeto: flop/flop.vhd

Código em VHD do testbench: flop/ testbench/ testbench_flop.vhd Tabela verdade do projeto: flop/ simulation/ Modelsim/ flop.tv

FLOPR(assincrono):

Código em VHDL do projeto: flopra/flopra.vhd

Código em VHD do testbench: flopra/ testbench/ testbench_flopra.vhd Tabela verdade do projeto: flopra/ simulation/ Modelsim/ flopra.tv