# P5 Verilog 流水线 CPU 设计文档

## 一、 整体结构

本文档所描述的处理器为 32 位五级流水线处理器,采用 Verilog HDL 实现。该处理器支持的指令集为 MIPS-lite2={addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop}, 支持延迟槽,并进行了适当扩展。

该处理器采用模块化和层次化设计,包含 Controller (控制器)、PC (程序计数器)、IM (指令存储器)、Adder (加法器)、NPC (下一条指令地址计算单元)、GRF (通用寄存器组)、CMP (比较单元)、ALU (算术逻辑单元)、DM (数据存储器)、EXT (位扩展器)等基本部件以及冲突处理单元。处理器项层有效驱动信号有时钟信号 clk 和复位信号 reset。

## 二、 基本模块规格

### 1. PC(程序计数器)

1) 基本描述

PC 存储当前指令地址,并在时钟上升沿更新值。PC 的容量为 32bit\*1024。

2) 端口说明

表 1 PC 端口说明

信号名	方向	描述
Clk	I	时钟信号。
Reset	I	复位信号(高电平有效)。
En	I	写使能信号(高电平有效)。
In[31:0]	I	输入下一个时钟上升沿 PC 要写入的值。
Out[31:0]	О	输出当前 PC 的值。

#### 3) 功能定义

表 2 PC 功能定义

序号	功能名称	功能描述
1	同步复位	当时钟上升沿到来时,若复位信号有效, PC 被设置为 0x00003000。
2	输出当前指令地址	存储并由 Out 输出当前指令地址。
3	更新 PC	当时钟上升沿到来时,若写使能信号有效且复位信号无效,则更新 PC 为 In 的值。

#### 2. IM(指令存储器)

1) 基本描述

IM 存储 CPU 要执行的指令,并输出输入地址所对应的指令。IM 的容量为 32bit\*1024。

2) 端口说明

表 3 IM 端口说明

信号名	方向	描述
Addr[31:0]	I	输入指令地址。
Instr[31:0]	О	输出 Addr 所对应的指令。

3) 功能定义

序号	功能名称	功能描述
1	输出当前指令	由 Instr 输出 Addr 所对应的指令。

## 3. Adder (加法器)

1) 基本描述

Adder 输入当前 PC 的值,输出 PC+4 的值。

2) 端口说明

表 5 Adder 端口说明

信号名	方向	描述
In[31:0]	I	数据输入信号,输入当前 PC 的值。
Out[31:0]	О	数据输出信号,输出 PC+4 的值。

3) 功能定义

表 6 Adder 功能定义

序号	功能名称	功能描述
1	PC+4	由 Out 输出 PC+4 的值。

## 4. NPC(下一条指令地址计算单元)

1) 基本描述

NPC 根据当前指令地址和相应的控制信号计算出下一条指令地址,并输出 PC+8 的值。

2) 端口说明

表 7 NPC 端口说明

信号名	方向	描述
		指定 NPC 要执行的操作:
NPCOp	I	0: B型指令;
		1: J型指令。
PC4[31:0]	I	输入 PC+4。
Imm26[25:0]	I	输入 26 位立即数,用于计算分支或跳转后 PC 的值。
Out[31:0]	О	输出计算出的下一条指令地址。
PC8[31:0]	О	输出 PC+8。

#### 3) 功能定义

表 8 NPC 功能定义

序号	功能名称	功能描述
1	计算下一条指令地址	当 NPCOp 为 0 时,Out 输出 PC4+SignExt(Imm26[15:0]  0²);
1	月昇	当 NPCOp 为 1 时,Out 输出(PC4)[31:28]  Imm26  0 <sup>2</sup> 。
2	输出 PC+8	由 PC8 输出 PC+8 的值。

## 5. GRF(通用寄存器组)

#### 1) 基本描述

GRF 内部包括 32 个具有复位功能的寄存器。其中,0号寄存器的值始终保持为0,其他寄存器初始值均为0。GRF 提供同时读取2个寄存器和写入1个寄存器的功能,并且支持内部转发。

## 2) 端口说明

表 9 GRF 端口说明

信号名	方向	描述
Clk	I	时钟信号。
Reset	I	复位信号(高电平有效)。
A1[4:0]	I	地址输入信号 1,将其对应寄存器中存储的数据输出至 RD1。
A2[4:0]	I	地址输入信号 2,将其对应寄存器中存储的数据输出至 RD2。
A3[4:0]	I	地址输入信号 3, 指定写入操作所对应的寄存器。
WD[31:0]	I	数据输入信号,即要写入寄存器中的数据。
RD1[31:0]	О	数据输出信号,输出 A1 对应寄存器中的 32 位数据。
RD2[31:0]	О	数据输出信号,输出 A2 对应寄存器中的 32 位数据。

注:在 Verilog 实现中增加了 WPC[31:0]输入,用于在线测试时输出 PC 的值。

## 3) 功能定义

表 10 GRF 功能定义

序	功能名	功能描述
号	称	
1	同步复 位	当时钟上升沿到来时,若复位信号有效,GRF中的每一个寄存器都被设置为 0x00000000。
2	读取数 据	读取 A1 和 A2 所对应寄存器中的数据至 RD1 和 RD2 (当同一个寄存器同时被写入和读取时,读取的值为写入的值)。
3	写入数 据	当时钟上升沿到来时,如果复位信号无效,就将 WD 写入 A3 所对应的寄存器中。

## 6. CMP(比较单元)

#### 1) 基本描述

CMP 对输入的两个操作数提供相等比较功能,并对输入的第一个操作数提供零比较功能,输出比较结果。

## 2) 端口说明

表 11 CMP 端口说明

信号名	方向	描述
A[31:0]	I	数据输入信号,输入 CMP 的第一个操作数。
B[31:0]	I	数据输入信号,输入 CMP 的第二个操作数。
Equal	О	相等标志信号(高电平有效),标志两操作数是否相等。
LTZ	О	小于 0 标志信号(高电平有效),标志 A 是否小于 0。
EQZ	О	等于 0 标志信号(高电平有效),标志 A 是否等于 0。

## 3) 功能定义

表 12 CMP 功能定义

序号	功能名称	功能描述
1	相等比较运算	若 A=B,则 Equal 信号有效;否则无效。
2	零比较运算	若 A<0,则 LTZ 信号有效;否则无效。
2	令儿权赵昇	若 A=0,则 EQZ 信号有效;否则无效。

## 7. ALU(算术逻辑单元)

1) 基本描述

ALU 对输入的两个操作数提供 32 位加、减、或、与、或非、异或和移位运算以及小于置位功能,输出运算结果。

## 2) 端口说明

表 13 ALU 端口说明

信号名	方向	描述
A[31:0]	I	数据输入信号,输入 ALU 的第一个操作数。
B[31:0]	I	数据输入信号,输入 ALU 的第二个操作数。
ALUOp[3:0]	I	指定 ALU 所要进行的操作: 0000: A+B; 0001: A-B; 0010: A B; 0011: A&B 0110: ~(A B); 0101: A^B; 0110: A< <b[4:0]; 0111:="" a="">&gt;B[4:0]; 1000: A&gt;&gt;&gt;B[4:0]; 1001: (A<b)?1:0; ((0 a)<(0 b))?1:0。<="" 1010:="" td=""></b)?1:0;></b[4:0];>
Result[31:0]	О	数据输出信号,输出 ALU 的计算结果。

#### 3) 功能定义

表 14 ALU 功能定义

序号	功能名称	功能描述
1	加法	当 ALUOp 为 0000 时,Result 输出 A+B 的值。
2	减法	当 ALUOp 为 0001 时,Result 输出 A-B 的值。
3	或运算	当 ALUOp 为 0010 时,Result 输出 A B 的值。
4	与运算	当 ALUOp 为 0011 时,Result 输出 A&B 的值。
5	或非运算	当 ALUOp 为 0100 时,Result 输出~(A B)的值。
6	异或运算	当 ALUOp 为 0101 时,Result 输出 A^B 的值。
7	逻辑左移运算	当 ALUOp 为 0110 时,Result 输出 A< <b[4:0]的值。< td=""></b[4:0]的值。<>
8	逻辑右移运算	当 ALUOp 为 0111 时,Result 输出 A>>B[4:0]的值。
9	算术右移运算	当 ALUOp 为 1000 时,Result 输出 A>>>B[4:0]的值。
10	小于比较运算	当 ALUOp 为 1001 时,若 A <b,则 0。<="" 1;否则="" result="" td="" 输出=""></b,则>
11	无符号小于比较运算	当 ALUOp 为 1010 时,若(0 A)<(0 B),则 Result 输出 1;否则 Result 输出 0。

## 8. DM (数据存储器)

### 1) 基本描述

DM 用于存储数据, 其容量为 32bit\*1024, 起始地址为 0x00000000。DM 支持同步复位功能, 并且数据读取和写入端口分离。

#### 2) 端口说明

表 15 DM 端口说明

信号名	方向	描述
Clk	I	时钟信号。
Reset	I	复位信号 (高电平有效)。

Addr[31:0]	I	地址信号,指定要操作的存储单元的地址。			
WD[31:0]	I	据输入信号,输入要写入到 Addr 所对应的存储单元的数据。			
MemWrite	I	使能信号(高电平有效)。			
	I	指定操作位宽:			
OW: 44-[1.0]		00: Word;			
OpWidth[1:0]		01: Half;			
		10: Byte.			
LoadSigned	I	指定是否进行有符号读取(高电平有效)。			
RD[31:0]	О	数据输出信号,输出 Addr 所对应的存储单元的数据。			

注: 在 Verilog 实现中增加了 WPC[31:0]输入,用于在线测试时输出 PC 的值。

## 3) 功能定义

表 16 DM 功能定义

序号	功能名 称	功能描述
1	同步复 位	当时钟上升沿到来时,若复位信号有效,DM 中的每一个存储单元都被设置为 0x00000000。
2	读取	RD 根据 OpWidth 和 LoadSigned 信号输出 Addr 所对应的存储单元的数据。
3	写入	当时钟上升沿到来时,如果 MemWrite 有效且复位信号无效,就根据 OpWidth 信号将 WD 写入 Addr 所对应的存储单元中。

## 9. EXT (位扩展器)

1) 基本描述

EXT 用于将输入的 16 位立即数根据操作信号扩展成 32 位并输出。

2) 端口说明

表 17 EXT 端口说明

信号名	方向	描述				
Imm16[15:0]	I	数据输入信号,输入要进行扩展的数据。				
ExtOp[1:0]	I	符号扩展信号 (高电平有效)。				
Imm32[31:0]	О	数据输出信号,输出扩展后的数据。				

## 3) 功能定义

表 18 EXT 功能定义

序号	功能名称	功能描述
1	无符号扩展	当 ExtOp 为 00 时,将 Imm16 无符号扩展至 32 位并输出至 Imm32。
2	符号扩展	当 ExtOp 为 01 时,将 Imm16 符号扩展至 32 位并输出至 Imm32。
3	左移 16 位	当 ExtOp 为 10 时,将 Imm16 左移 16 位并输出至 Imm32。

# 三、 数据通路设计

见 Excel 表格。

# 四、 数据通路参考示意图




Figure 7.58 Pipelined processor with full hazard handling

## 五、 控制器 (Controller) 设计

## 1. 基本描述

控制器分为主控制器和冒险处理单元。主控制器通过输入的 Op 和 Funct 信号以及 CMP 产生的比较信号产生数据通路所需的控制信号,采用分布式译码,实例化 3 个;冒险处理单元负责为几个转发位点提供数据转发并通过检测无法由转发解决的数据冒险来插入暂停。

## 2. D级主控制器真值表

表 19 D 级主控制器真值表

指令(Op/Funct)	NPCOp	ExtOp[1:0]	PCSrc[1:0]	A3Sel[1:0]	GenD	D1Use	D2Use
addu (000000/100001)	X	XX	00	10	0	0	0
subu (000000/100011)	X	XX	00	10	0	0	0
ori (001101)	X	00	00	11	0	0	0
lw (100011)	X	01	00	11	0	0	0
sw (101011)	X	01	00	00	0	0	0
beq (000100)	0	01	CMP.Equal?01:00	00	0	1	1
lui (001111)	X	10	00	11	0	0	0

j (000010)	1	XX	01	00	0	0	0
jal (000011)	1	XX	01	01	1	0	0
jr (00000/001000)	X	XX	10	00	0	1	0
nop (000000/000000)	X	XX	00	00	0	0	0

# 3. E 级主控制器真值表

表 20 E 级主控制器真值表

指令(Op/Funct)	ALUOp[3:0]	ALUSrc	GenE	E1Use	E2Use
addu (000000/100001)	0000	0	1	1	1
subu (000000/100011)	0001	0	1	1	1
ori (001101)	0010	1	1	1	0
lw (100011)	0000	1	0	1	0
sw (101011)	0000	1	0	1	0
beq (000100)	xxxx	X	0	0	0
lui (001111)	0000	1	1	0	0
j (000010)	xxxx	X	0	0	0
jal (000011)	xxxx	x	0	0	0
jr (000000/001000)	XXXX	X	0	0	0
nop (000000/000000)	XXXX	X	0	0	0

# 4. M 级主控制器真值表

表 21 M 级主控制器真值表

指令(Op/Funct)	MemWrite	OpWidth[1:0]	LoadSigned	GenM	M2Use
addu (000000/100001)	0	xx	X	0	0
subu (000000/100011)	0	XX	X	0	0
ori (001101)	0	XX	X	0	0
lw (100011)	0	00	X	1	0
sw (101011)	1	00	X	0	1

beq (000100)	0	XX	Х	0	0
lui (001111)	0	XX	X	0	0
j (000010)	0	XX	X	0	0
jal (000011)	0	XX	X	0	0
jr (000000/001000)	0	XX	X	0	0
nop (000000/000000)	0	XX	Х	0	0

#### 5. 暂停策略

```
采用标记转发法, 当需求寄存器的值尚未算出时暂停, 具体策略如下:
```

```
assign StallD = (D1Use && A1D == A3E && A3E != 0 && WDE === 32'bz) ||

(D1Use && A1D == A3M && A3M != 0 && WDM === 32'bz && !(A1D) ||

== A3E && A3E != 0 && WDE !== 32'bz)) ||

(D2Use && A2D == A3E && A3E != 0 && WDM === 32'bz) ||

(D2Use && A2D == A3M && A3M != 0 && WDM === 32'bz && !(A2D) ||

== A3E && A3E != 0 && WDE !== 32'bz));

assign StallE = (E1Use && A1E == A3M && A3M != 0 && WDM === 32'bz) ||

(E2Use && A2E == A3M && A3M != 0 && WDM === 32'bz);

assign PCEn = ~(StallD || StallE);

assign DRegEn = ~(StallD || StallE);

assign ERegEn = ~StallE;

assign MRegFlush = StallE;

assign MRegFlush = StallE;
```

#### 6. 转发策略

```
采用标记转发法,为每一个需求者增加转发,具体策略如下:
```

```
assign ForwardD1 = (A1D == A3E && A3E != 0) ? WDE :

(A1D == A3M && A3M != 0) ? WDM :

RD1D;

assign ForwardD2 = (A2D == A3E && A3E != 0) ? WDE :

(A2D == A3M && A3M != 0) ? WDM :

RD2D;
```

```
assign ForwardE1 = (A1E == A3M && A3M != 0) ? WDM :
                           (A1E == A3W && A3W != 0) ? WDW :
                           (A1E == A3T \&\& A3T != 0) ? WDT :
                           RD1E;
      assign ForwardE2 = (A2E == A3M && A3M != 0) ? WDM :
                           (A2E == A3W &\& A3W != 0) ? WDW :
                           (A2E == A3T \&\& A3T != 0) ? WDT :
                           RD2E;
      assign ForwardM2 = (A2M == A3W \&\& A3W != 0) ? WDW :
                           RD2M;
     CPU 测试
1. 测试程序
   lui $t0, 49
   ori $t0, $0, 18
   ori $s0, $0, 16
   sw $t0, 4($0)
```

六、

lw \$t1, -12(\$s0)

sw \$t0, -8(\$s0)

addu \$t3, \$t1, \$t0

subu \$t4, \$t0, \$t1

beq \$t2, \$0, Skip

beq \$t0, \$0, Label

beq \$t1, \$t2, Skip

lw \$t2, 8(\$0)

Label:

lui \$t5, 1

lui \$s3, 1

lui \$t6, 1

nop

nop

Skip:

nop

```
jal Funct
lui $s4, 64
ori $t9, $0, 0x3054
j End
lui $s5, 256
```

#### Funct:

ori \$t8, \$0, 16 jr \$ra lui \$s6, 1024

#### End:

ori \$s2, \$0, 129

#### Cal r:

addu \$t2, \$t1, \$t0 subu \$t3, \$t2, \$t1 addu \$t2, \$t1, \$t0 subu \$t3, \$t1, \$t2 addu \$t2, \$t1, \$t0

ori \$s0, \$s0, 10

subu \$t3, \$t2, \$t1

addu \$t2, \$t1, \$t0

ori \$s0, \$s0, 1

subu \$t3, \$t1, \$t2

lui \$t2, 129

subu \$t3, \$t2, \$t1

lui \$t4, 129

subu \$t3, \$t1, \$t4

lui \$t2, 127

addu \$s1, \$s2, \$s3

subu \$t3, \$t2, \$t1

lui \$t4, 127

subu \$s1, \$s2, \$s3

subu \$t3, \$t1, \$t4

lw \$t4, 0(\$0)

addu \$t3, \$t4, \$t1

lw \$t5,4(\$0)

addu \$t3, \$t2, \$t5

lw \$t4, 0(\$0)

subu \$s1, \$s2, \$s3

addu \$t3, \$t4, \$t1

lw \$t5,4(\$0)

subu \$s1, \$s2, \$s3

addu \$t3, \$t2, \$t5

jal Label1

addu \$s4, \$ra, \$0

Label1:

jal Label2

addu \$s5, \$0, \$ra

Label2:

jal Label3

nop

Label3:

addu \$s4, \$ra, \$0

jal Label4

nop

Label4:

addu \$s5, \$0, \$ra

#### Cal\_i:

addu \$t2, \$t1, \$t0

ori \$t3, \$t2, 31

addu \$t2, \$t1, \$t3

ori \$s0, \$s0, 10

ori \$t3, \$t2, 127

lui \$t2, 129

ori \$t3, \$t2, 1

lui \$t2, 127

addu \$s1, \$s2, \$s3

ori \$t3, \$t2, 6

lw \$t4, 0(\$0)

ori \$t3, \$t4, 98

lw \$t5, 4(\$0)

subu \$s1, \$s2, \$s3

ori \$t3, \$t5, 101

jal Label5

ori \$s4, \$ra, 6

Label5:

jal Label6

nop

Label6:

ori \$s4, \$ra, 9

#### Load:

ori \$t1, \$0, 2

ori \$t2, \$0, 2

addu \$t3, \$t2, \$t1

lw \$t4, 0(\$t3)

ori \$t2, \$0, 4

addu \$t3, \$t2, \$0

addu \$s0, \$s1, \$s2

lw \$t4, 0(\$t3)

ori \$t2, \$0, 4

lw \$t5, 0(\$t2)

ori \$t2, \$0, 4

addu \$s2, \$s1, \$s0

lw \$t5, 0(\$t2)

```
ori $t3, $0, 8
```

addu \$s1, \$s0, \$s2

lw \$t5, 0(\$t6)

#### Store:

ori \$t1, \$0, 4

ori \$t2, \$0, 8

addu \$t3, \$t2, \$t1

sw \$t3, 0(\$t3)

ori \$t2, \$0, 48

addu \$t3, \$t2, \$0

addu \$s0, \$s1, \$s2

sw \$t4, 0(\$t3)

ori \$t2, \$0, 40

sw \$t5, 0(\$t2)

ori \$t2, \$0, 32

addu \$s2, \$s1, \$s0

sw \$t5, 0(\$t2)

ori \$t3, \$0, 80

sw \$t3, 0(\$t3)

lw \$t4, 0(\$t3)

sw \$t5, 0(\$t4)

lw \$t6, 0(\$t3)

addu \$s1, \$s0, \$s2

sw \$t5, 0(\$t6)

ori \$t1, \$0, 4

ori \$t2, \$0, 8

addu \$t3, \$t2, \$t1

sw \$t3, 0(\$t3)

```
ori $t2, $0, 84
sw $t2, 0($t2)
ori $t3, $0, 8
sw $s0, 0($t3)
lw $t4, 0($t3)
Branch:
addu $t1, $t2, $t3
addu $t4, $t2, $t3
beq $t4, $t1, Label11
nop
addu $s1, $s2, $s3
Label11:
addu $t2, $t1, $t3
addu $t4, $t1, $t3
beq $t2, $t4, Label12
nop
addu $s1, $s2, $s3
Label12:
addu $t1, $t2, $t3
addu $t4, $t2, $t3
beq $t1, $t4, Label13
nop
addu $s1, $s2, $s3
Label13:
addu $t2, $t1, $t3
addu $t4, $t1, $t3
beq $t4, $t2, Label14
nop
addu $s1, $s2, $s3
Label14:
addu $t1, $t2, $t3
```

addu \$t4, \$t2, \$t3

```
addu $s1, $s2, $s3
```

beq \$t1, \$t4, Label15

nop

addu \$s1, \$s2, \$s3

Label15:

addu \$t2, \$t1, \$t3

addu \$t4, \$t1, \$t3

addu \$s1, \$s2, \$s3

beq \$t4, \$t2, Label16

nop

addu \$s1, \$s2, \$s3

Label16:

ori \$t1, \$0, 1

ori \$t2, \$0, 1

beq \$t2, \$t1, Label17

nop

addu \$s1, \$s2, \$s3

Label17:

ori \$t1, \$0, 2

ori \$t2, \$0, 2

beq \$t1, \$t2, Label18

nop

addu \$s1, \$s2, \$s3

Label18:

ori \$t1, \$0, 3

ori \$t2, \$0, 3

addu \$s1, \$s2, \$s3

beq \$t1, \$t2, Label19

nop

addu \$s1, \$s2, \$s3

Label19:

ori \$t1, \$0, 4

ori \$t2, \$0, 4

```
addu $s1, $s2, $s3
```

beq \$t2, \$t1, Label20

nop

addu \$s1, \$s2, \$s3

Label20:

ori \$t3, \$0, 20

sw \$s0, 0(\$t3)

lw \$t2, 0(\$t3)

beq \$t2, \$s0, Label21

nop

addu \$s1, \$s2, \$s3

Label21:

ori \$t4, \$0, 24

sw \$s0, 0(\$t4)

lw \$t1, 0(\$t4)

beq \$s0, \$t1, Label22

nop

addu \$s1, \$s2, \$s3

Label22:

ori \$t3, \$0, 28

sw \$s0, 0(\$t3)

lw \$t2, 0(\$t3)

addu \$s1, \$s2, \$s3

beq \$t2, \$s0, Label23

nop

addu \$s1, \$s2, \$s3

Label23:

ori \$t4, \$0, 32

sw \$s0, 0(\$t4)

lw \$t1, 0(\$t4)

addu \$s1, \$s2, \$s3

beq \$s0, \$t1, Label24

nop

```
addu $s1, $s2, $s3
Label24:
ori $t3, $0, 36
sw $s0, 0($t3)
lw $t2, 0($t3)
addu $s1, $s2, $s3
nop
beq $t2, $s0, Label25
nop
addu $s1, $s2, $s3
Label25:
ori $t4, $0, 44
sw $s0, 0($t4)
lw $t1, 0($t4)
addu $s1, $s2, $s3
nop
beq $s0, $t1, Label26
nop
addu $s1, $s2, $s3
Label26:
jal Label27
addu $t1, $0, $ra
Label27:
beq $ra, $t1, Label28
nop
addu $s1, $s2, $s3
Label28:
jal Label29
addu $t1, $0, $ra
Label29:
beq $t1, $ra, Label30
nop
addu $s1, $s2, $s3
```

```
Label30:
jal Label31
nop
Label31:
addu $t1, $0, $ra
beq $ra, $t1, Label32
nop
addu $s1, $s2, $s3
Label32:
jal Label33
nop
Label33:
addu $t1, $0, $ra
beq $t1, $ra, Label34
nop
addu $s1, $s2, $s3
Label34:
Jr:
jal Label35
ori $t2, $0, 12
Label35:
addu $t1, $t2, $ra
jr $t1
nop
jal Label36
ori $t2, $0, 16
Label36:
addu $t1, $t2, $ra
nop
jr $t1
nop
jal Label37
```

```
ori $t2, $0, 20
Label37:
addu $t1, $t2, $ra
nop
nop
jr $t1
nop
jal Label38
ori $t2, $0, 16
Label38:
addu $t1, $t2, $ra
ori $t4, $t1, 0
jr $t4
nop
jal Label39
ori $t2, $0, 20
Label39:
addu $t1, $t2, $ra
ori $t4, $t1, 0
nop
jr $t4
nop
jal Label40
ori $t2, $0, 24
Label40:
addu $t1, $t2, $ra
ori $t4, $t1, 0
nop
nop
jr $t4
nop
jal Label41
ori $t2, $0, 20
```

```
Label41:
addu $t1, $t2, $ra
sw $t1, 0($t2)
lw $t3, 0($t2)
jr $t3
nop
jal Label42
ori $t2, $0, 24
Label42:
addu $t1, $t2, $ra
sw $t1, 0($t2)
lw $t3, 0($t2)
nop
jr $t3
nop
jal Label43
ori $t2, $0, 28
Label43:
addu $t1, $t2, $ra
sw $t1, 0($t2)
lw $t3, 0($t2)
nop
nop
jr $t3
nop
jal Label44
nop
j Label45
nop
Label44:
jr $ra
nop
Label45:
```

```
jal Label47
nop
j Label48
nop
Label47:
addu $s1, $s2, $s3
jr $ra
nop
Label48:
期望结果
@00003000: $ 8 <= 00310000
@00003004: $ 8 <= 00000012
@00003008: $16 <= 00000010
@0000300c: *00000004 <= 00000012
@00003010: $9 \le 00000012
@00003014: *00000008 <= 00000012
@00003018: $10 <= 00000012
@0000301c: $11 <= 00000024
@00003020: $12 <= 00000000
@00003028: $13 \le 00010000
@0000302c: $19 <= 00010000
@00003048: $31 \le 00003050
@0000304c: $20 <= 00400000
@0000305c: $24 <= 00000010
@00003064: $22 \le 04000000
@00003050: $25 <= 00003054
@00003058: $21 \le 01000000
@00003068: $18 <= 00000081
@0000306c: $10 <= 00000024
@00003070: $11 <= 00000012
@00003074: $10 <= 00000024
@00003078: $11 <= ffffffee
```

- @0000307c: \$10 <= 00000024
- @00003080: \$16 <= 0000001a
- @00003084: \$11 <= 00000012
- @00003088: \$10 <= 00000024
- @0000308c: \$16 <= 0000001b
- @00003090: \$11 <= ffffffee
- @00003094: \$10 <= 00810000
- @00003098: \$11 <= 0080ffee
- @0000309c: \$12 <= 00810000
- @000030a0: \$11 <= ff7f0012
- @000030a4: \$10 <= 007f0000
- @000030a8: \$17 <= 00010081
- @000030ac: \$11 <= 007effee
- @000030b0: \$12 <= 007f0000
- @000030b4: \$17 <= ffff0081
- @000030b8: \$11 <= ff810012
- @000030bc: \$12 <= 00000000
- @000030c0: \$11 <= 00000012
- @000030c4: \$13 <= 00000012
- @000030c8: \$11 <= 007f0012
- @000030cc: \$12 <= 00000000
- @000030d0: \$17 <= ffff0081
- @000030d4: \$11 <= 00000012
- @000030d8: \$13 <= 00000012
- @000030dc: \$17 <= ffff0081
- @000030e0: \$11 <= 007f0012
- @000030e4: \$31 <= 000030ec
- @000030e8: \$20 <= 000030ec
- @000030ec: \$31 <= 000030f4
- @000030f0: \$21 <= 000030f4
- @000030f4: \$31 <= 000030fc
- @000030fc: \$20 <= 000030fc
- $@00003100: $31 \le 00003108$

- $@00003108: $21 \le 00003108$
- @0000310c: \$10 <= 00000024
- @00003110: \$11 <= 0000003f
- @00003114: \$10 <= 00000051
- @00003118: \$16 <= 0000001b
- @0000311c: \$11 <= 0000007f
- @00003120: \$10 <= 00810000
- @00003124: \$11 <= 00810001
- @00003128: \$10 <= 007f0000
- @0000312c: \$17 <= 00010081
- @00003130: \$11 <= 007f0006
- @00003134:  $$12 \le 00000000$
- @00003138: \$11 <= 00000062
- @0000313c: \$13 <= 00000012
- @00003140: \$17 <= ffff0081
- $@00003144: $11 \le 00000077$
- @00003148: \$ $31 \le 00003150$
- @0000314c: \$20 <= 00003156
- $@00003150: $31 \le 00003158$
- @00003158: \$20 <= 00003159
- @0000315c: \$ 9 <= 00000002
- @00003160: \$10 <= 00000002
- @00003164: \$11 <= 00000004
- @00003168: \$12 <= 00000012
- @0000316c: \$10 <= 00000004
- @00003170: \$11 <= 00000004
- @00003174: \$16 <= ffff0102
- $@00003178: $12 \le 00000012$
- @0000317c: \$10 <= 00000004
- $@00003180: $13 \le 00000012$
- @00003184: \$10 <= 00000004
- @00003188: \$18 <= fffe0183
- @0000318c: \$13 <= 00000012

- @00003190: \$11 <= 00000008
- @00003194: \*00000008 <= 00000008
- $@00003198: $12 \le 00000008$
- @0000319c: \$13 <= 00000008
- @000031a0: \$14 <= 00000008
- @000031a4: \$17 <= fffd0285
- @000031a8: \$13 <= 00000008
- @000031ac: \$ 9 <= 00000004
- @000031b0: \$10 <= 00000008
- @000031b4: \$11 <= 0000000c
- @000031b8: \*0000000c <= 0000000c
- @000031bc: \$10 <= 00000030
- @000031c0: \$11 <= 00000030
- @000031c4: \$16 <= fffb0408
- @000031c8: \*00000030 <= 00000008
- @000031cc: \$10 <= 00000028
- @000031d0: \*00000028 <= 00000008
- @000031d4: \$10 <= 00000020
- @000031d8: \$18 <= fff8068d
- @000031dc: \*00000020 <= 00000008
- @000031e0: \$11 <= 00000050
- @000031e4: \*00000050 <= 00000050
- @000031e8: \$12 <= 00000050
- @000031ec: \*00000050 <= 00000008
- @000031f0: \$14 <= 00000008
- @000031f4: \$17 <= fff30a95
- @000031f8: \*00000008 <= 00000008
- @000031fc: \$ 9 <= 00000004
- @00003200: \$10 <= 00000008
- @00003204: \$11 <= 0000000c
- @00003208: \*0000000c <= 0000000c
- @0000320c: \$10 <= 00000054
- @00003210: \*00000054 <= 00000054

- @00003214: \$11 <= 00000008
- @00003218: \*00000008 <= fffb0408
- @0000321c: \$12 <= fffb0408
- @00003220: \$ 9 <= 0000005c
- @00003224: \$12 <= 0000005c
- $@00003234: $10 \le 00000064$
- @00003238: \$12 <= 00000064
- @00003248: \$ 9 <= 0000006c
- @0000324c: \$12 <= 0000006c
- @0000325c: \$10 <= 00000074
- $@00003260: $12 \le 00000074$
- @00003270: \$ 9 <= 0000007c
- @00003274: \$12 <= 0000007c
- @00003278: \$17 <= fff9068d
- @00003288: \$10 <= 00000084
- @0000328c: \$12 <= 00000084
- @00003290: \$17 <= fff9068d
- @000032a0: \$ 9 <= 00000001
- @000032a4: \$10 <= 00000001
- @000032b4: \$ 9 <= 00000002
- @000032b8: \$10 <= 00000002
- @000032c8: \$ 9 <= 00000003
- @000032cc: \$10 <= 00000003
- @000032d0: \$17 <= fff9068d
- @000032e0: \$ 9 <= 00000004
- @000032e4: \$10 <= 00000004
- @000032e8: \$17 <= fff9068d
- @000032f8: \$11 <= 00000014
- @000032fc: \*00000014 <= fffb0408
- @00003300: \$10 <= fffb0408
- $@00003310: $12 \le 00000018$
- @00003314: \*00000018 <= fffb0408
- @00003318: \$ 9 <= fffb0408

- @00003328: \$11 <= 0000001c
- @0000332c: \*0000001c <= fffb0408
- @00003330: \$10 <= fffb0408
- @00003334: \$17 <= fff9068d
- @00003344: \$12 <= 00000020
- @00003348: \*00000020 <= fffb0408
- @0000334c: \$ 9 <= fffb0408
- @00003350: \$17 <= fff9068d
- @00003360: \$11 <= 00000024
- @00003364: \*00000024 <= fffb0408
- @00003368: \$10 <= fffb0408
- @0000336c: \$17 <= fff9068d
- @00003380: \$12 <= 0000002c
- @00003384: \*0000002c <= fffb0408
- @00003388: \$ 9 <= fffb0408
- @0000338c: \$17 <= fff9068d
- @000033a0: \$31 <= 000033a8
- @000033a4: \$ 9 <= 000033a8
- @000033b4: \$31 <= 000033bc
- @000033b8: \$ 9 <= 000033bc
- @000033c8: \$31 <= 000033d0
- @000033d0: \$ 9 <= 000033d0
- @000033e0: \$31 <= 000033e8
- @000033e8: \$ 9 <= 000033e8
- @000033f8: \$31 <= 00003400
- @000033fc: \$10 <= 0000000c
- @00003400: \$ 9 <= 0000340c
- @0000340c: \$31 <= 00003414
- @00003410: \$10 <= 00000010
- @00003414: \$ 9 <= 00003424
- @00003424: \$31 <= 0000342c
- $@00003428: $10 \le 00000014$
- @0000342c: \$ 9 <= 00003440

- $@00003440: $31 \le 00003448$
- @00003444: \$10 <= 00000010
- $@00003448: $9 \le 00003458$
- @0000344c: \$12 <= 00003458
- $@00003458: $31 \le 00003460$
- @0000345c: \$10 <= 00000014
- @00003460: \$ 9 <= 00003474
- @00003464: \$12 <= 00003474
- @00003474: \$31 <= 0000347c
- @00003478: \$10 <= 00000018
- @0000347c: \$ 9 <= 00003494
- $@00003480: $12 \le 00003494$
- @00003494: \$31 <= 0000349c
- @00003498: \$10 <= 00000014
- @0000349c: \$ 9 <= 000034b0
- @000034a0: \*00000014 <= 000034b0
- @000034a4: \$11 <= 000034b0
- @000034b0: \$31 <= 000034b8
- @000034b4: \$10 <= 00000018
- @000034b8: \$ 9 <= 000034d0
- @000034bc: \*00000018 <= 000034d0
- @000034c0: \$11 <= 000034d0
- @000034d0: \$31 <= 000034d8
- @000034d4: \$10 <= 0000001c
- @000034d8: \$ 9 <= 000034f4
- @000034dc: \*0000001c <= 000034f4
- @000034e0: \$11 <= 000034f4
- @000034f4: \$31 <= 000034fc
- @0000350c: \$31 <= 00003514
- @0000351c: \$17 <= fff9068d

# 思考题

在本实验中你遇到了哪些不同指令类型组合产生的冲突?你又是如何解决的?相应的测试样例 是什么样的?

cal\_r 型指令:

表 22 cal\_r 型指令冲突分析

用例编号	测试类型	解决方法	测试序列
-1	1 3.5	Б	addu \$t2, \$t1, \$t0
1	cal_r-M-rs	F	subu \$t3, \$t2, \$t1
2	1 36 (	Г	addu \$t2, \$t1, \$t0
2	cal_r-M-rt	F	subu \$t3, \$t1, \$t2
			addu \$t2, \$t1, \$t0
3	cal_r-W-rs	F	ori \$s0, \$s0, 10
			subu \$t3, \$t2, \$t1
			addu \$t2, \$t1, \$t0
4	cal_r-W-rt	F	ori \$s0, \$s0, 1
			subu \$t3, \$t1, \$t2
5	col i M re	F	lui \$t2, 129
3	cal_i-M-rs	I'	subu \$t3, \$t2, \$t1
6	cal i-M-rt	F	lui \$t4, 129
0	cai_i-ivi-it	Ι'	subu \$t3, \$t1, \$t4
			lui \$t2, 127
7	cal_i-W-rs	F	addu \$s1, \$s2, \$s3
			subu \$t3, \$t2, \$t1
			lui \$t4, 127
8	cal_i-W-rt	F	subu \$s1, \$s2, \$s3
			subu \$t3, \$t1, \$t4
9	load-M-rs	S	lw \$t4, 0(\$0)
	Toda IVI 15		addu \$t3, \$t4, \$t1
10	load-M-rt	S	lw \$t5,4(\$0)
10	loud IVI It	5	addu \$t3, \$t2, \$t5
			lw \$t4, 0(\$0)
11	load-W-rs	F	subu \$s1, \$s2, \$s3
			addu \$t3, \$t4, \$t1
			lw \$t5,4(\$0)
12	load-W-rt	t F sub	subu \$s1, \$s2, \$s3
			addu \$t3, \$t2, \$t5
			jal Label1
13	13 jal-M-rs F	F	addu \$s4, \$ra, \$0
			Label1:
			jal Label2
14	jal-M-rt	F	addu \$s5, \$0, \$ra
			Label2:

			jal Label3
15	. 1 337	Г	nop
13	jal-W-rs	F	Label3:
			addu \$s4, \$ra, \$0
16			jal Label4
	iol W mt	T.	nop
	jal-W-rt	F	Label4:
			addu \$s5, \$0, \$ra

cal\_i 型指令:

表 23 cal\_i 型指令冲突分析

用例编号	测试类型	解决方法	测试序列
1	cal r-M-rs	F	addu \$t2, \$t1, \$t0
1	cai_i-ivi-is	1	ori \$t3, \$t2, 31
			addu \$t2, \$t1, \$t3
2	cal_r-W-rs	F	ori \$s0, \$s0, 10
			ori \$t3, \$t2, 127
3	cal i-M-rs	F	lui \$t2, 129
3	cai_i-ivi-is	1.	ori \$t3, \$t2, 1
			lui \$t2, 127
4	cal_i-W-rs	F	addu \$s1, \$s2, \$s3
			ori \$t3, \$t2, 6
5	load-M-rs	S	lw \$t4, 0(\$0)
3	10au-1v1-15	5	ori \$t3, \$t4, 98
			lw \$t5, 4(\$0)
6	load-W-rs	F	subu \$s1, \$s2, \$s3
			ori \$t3, \$t5, 101
			jal Label5
7	jal-M-rs	F	ori \$s4, \$ra, 6
			Label5:
			jal Label6
8	jal-W-rs	F	nop
0	Jai- **-18	1	Label6:
			ori \$s4, \$ra, 9

load 型指令:

表 24 load 型指令冲突分析

用例编号	测试类型	解决方法	测试序列
			ori \$t1, \$0, 2
1	cal r-M-rs	F	ori \$t2, \$0, 2
1	Cai_i-ivi-is	1	addu \$t3, \$t2, \$t1
			lw \$t4, 0(\$t3)
		ori \$t2, \$0, 4	
2	1 337	cal_r-W-rs F	addu \$t3, \$t2, \$0
2	cai_i-w-is		addu \$s0, \$s1, \$s2
			lw \$t4, 0(\$t3)
2	2 1:34	ori \$t2, \$0, 4	
3	cal_i-M-rs	F	lw \$t5, 0(\$t2)

4	cal_i-W-rs	F	ori \$t2, \$0, 4 addu \$s2, \$s1, \$s0 lw \$t5, 0(\$t2)
5	load-M-rs	S	ori \$t3, \$0, 8 sw \$t3, 0(\$t3) lw \$t4, 0(\$t3) lw \$t5, 0(\$t4)
6	load-W-rs	F	lw \$t6, 0(\$t3) addu \$s1, \$s0, \$s2 lw \$t5, 0(\$t6)

store 型指令:

表 25 store 型指令冲突分析

用例编号	测试类型	解决方法	测试序列
			ori \$t1, \$0, 4
1	cal r-M-rs	F	ori \$t2, \$0, 8
1	cai_i-wi-is	Г	addu \$t3, \$t2, \$t1
			sw \$t3, 0(\$t3)
			ori \$t2, \$0, 48
2	cal r-W-rs	F	addu \$t3, \$t2, \$0
2	Cai_1- W-15	1	addu \$s0, \$s1, \$s2
			sw \$t4, 0(\$t3)
3	cal i-M-rs	F	ori \$t2, \$0, 40
3	cai_i-ivi-is	1	sw \$t5, 0(\$t2)
			ori \$t2, \$0, 32
4	cal_i-W-rs	F	addu \$s2, \$s1, \$s0
			sw \$t5, 0(\$t2)
			ori \$t3, \$0, 80
5	load-M-rs		sw \$t3, 0(\$t3)
	1044-141-13		lw \$t4, 0(\$t3)
			sw \$t5, 0(\$t4)
			lw \$t6, 0(\$t3)
6	load-W-rs	F	addu \$s1, \$s0, \$s2
			sw \$t5, 0(\$t6)
			ori \$t1, \$0, 4
7	cal r-W-rt	F	ori \$t2, \$0, 8
,	cai_i w it	1	addu \$t3, \$t2, \$t1
			sw \$t3, 0(\$t3)
8	cal i-W-rt	F	ori \$t2, \$0, 84
U	Jui_1- W-1t	1'	sw \$t2, 0(\$t2)
			ori \$t3, \$0, 8
9	load-W-rt	F sw \$s0, 0(\$t3)	sw \$s0, 0(\$t3)
			lw \$t4, 0(\$t3)

branch 型指令:

表 26 branch 型指令冲突分析

用例编号	测试类型	解决方法	测试序列

addu \$t1	, \$t2, \$t3
addu \$t4	, \$t2, \$t3
1 cal r-E-rs S beq \$t4, \$	t1, Label11
	op
addu \$s1	, \$s2, \$s3
Lab	el11:
addu \$t2	, \$t1, \$t3
addu \$t4	, \$t1, \$t3
2 cal r-E-rt S beq \$t2, \$t	t4, Label12
	op
addu \$s1	, \$s2, \$s3
Lab	el12:
addu \$t1	, \$t2, \$t3
addu \$t4	, \$t2, \$t3
3 cal r-M-rs F beq \$t1, \$t	t4, Label13
	op
addu \$s1	, \$s2, \$s3
Lab	el13:
addu \$t2	, \$t1, \$t3
addu \$t4	, \$t1, \$t3
4 cal r-M-rt F beq \$t4, \$t	t2, Label14
	op
addu \$s1	, \$s2, \$s3
Lab	el14:
addu \$t1	, \$t2, \$t3
addu \$t4	, \$t2, \$t3
addu \$s1	, \$s2, \$s3
5   cal_r-W-rs   F   beq \$t1, \$t	t4, Label15
n	op
addu \$s1	, \$s2, \$s3
Lab	el15:
addu \$t2	, \$t1, \$t3
addu \$t4	, \$t1, \$t3
addu \$s1	, \$s2, \$s3
6 cal_r-W-rt F beq \$t4, \$t	t2, Label16
n	op
addu \$s1	, \$s2, \$s3
Lab	el16:
ori \$t	, \$0, 1
ori \$t2	2, \$0, 1
7   cal i-E-rs   S   beq \$t2, \$t	t1, Label17
,   cm_1-1-13   3	op
	Ф 2 Ф 2
addu \$s1	, \$\$2, \$\$3

	1 1		
			ori \$t1, \$0, 2
			ori \$t2, \$0, 2
8	cal i-E-rt	S	beq \$t1, \$t2, Label18
0	cai_i-L-it	5	nop
			addu \$s1, \$s2, \$s3
			Label18:
9	cal_i-M-rs	F	同 8
10	cal_i-M-rt	F	同 7
			ori \$t1, \$0, 3
			ori \$t2, \$0, 3
			addu \$s1, \$s2, \$s3
11	cal_i-W-rs	F	beq \$t1, \$t2, Label19
			nop
			addu \$s1, \$s2, \$s3
			Label19:
			ori \$t1, \$0, 4
			ori \$t2, \$0, 4
			addu \$s1, \$s2, \$s3
12	cal_i-W-rt	F	beq \$t2, \$t1, Label20
			nop
			addu \$s1, \$s2, \$s3
			Label20:
			ori \$t3, \$0, 20
			sw \$s0, 0(\$t3)
			lw \$t2, 0(\$t3)
13	load-E-rs	S	beq \$t2, \$s0, Label21
			nop
			addu \$s1, \$s2, \$s3
			Label21:
			ori \$t4, \$0, 24
			sw \$s0, 0(\$t4)
			lw \$t1, 0(\$t4)
14	load-E-rt	S	beq \$s0, \$t1, Label22
			nop
			addu \$s1, \$s2, \$s3
			Label22:
			ori \$t3, \$0, 28
			sw \$s0, 0(\$t3)
			Label19:  ori \$t1, \$0, 4  ori \$t2, \$0, 4  addu \$s1, \$s2, \$s3  beq \$t2, \$t1, Label20  nop  addu \$s1, \$s2, \$s3  Label20:  ori \$t3, \$0, 20  sw \$s0, 0(\$t3)  lw \$t2, 0(\$t3)  beq \$t2, \$s0, Label21  nop  addu \$s1, \$s2, \$s3  Label21:  ori \$t4, \$0, 24  sw \$s0, 0(\$t4)  lw \$t1, 0(\$t4)  beq \$s0, \$t1, Label22  nop  addu \$s1, \$s2, \$s3  Label22:  ori \$t3, \$0, 28  sw \$s0, 0(\$t3)  lw \$t2, 0(\$t3)  addu \$s1, \$s2, \$s3  beq \$t2, \$s0, Label23  nop  addu \$s1, \$s2, \$s3  beq \$t2, \$s0, Label23  nop  addu \$s1, \$s2, \$s3
15	load-M-rs	F	addu \$s1, \$s2, \$s3
	1044 171-15	1	beq \$t2, \$s0, Label23
			nop
			addu \$s1, \$s2, \$s3
			Label23:

			ori \$t4, \$0, 32			
			sw \$s0, 0(\$t4)			
			lw \$t1, 0(\$t4)			
16	load-M-rt	S	addu \$s1, \$s2, \$s3			
10	ioau-ivi-ii	beq \$s0, \$t1, Lab nop	beq \$s0, \$t1, Label24			
			nop			
			addu \$s1, \$s2, \$s3			
			Label24:			
			ori \$t3, \$0, 36			
			sw \$s0, 0(\$t3)			
			lw \$t2, 0(\$t3)			
			addu \$s1, \$s2, \$s3			
17	load-W-rs	F	nop			
			beq \$t2, \$s0, Label25			
			nop addu \$s1, \$s2, \$s3 Label25:			
			addu \$s1, \$s2, \$s3			
			ori \$t4, \$0, 44			
			sw \$s0, 0(\$t4) lw \$t1, 0(\$t4) addu \$s1, \$s2, \$s3			
18	load-W-rt	E				
18	load-w-ri	Г	addu \$s1, \$s2, \$s3  nop beq \$s0, \$t1, Label26 nop addu \$s1, \$s2, \$s3			
			addu \$s1, \$s2, \$s3 nop beq \$s0, \$t1, Label26 nop addu \$s1, \$s2, \$s3 Label26:			
		addu \$s1, \$s2, \$s3 Label26:				
			jal Label27			
			addu \$t1, \$0, \$ra			
			Label27:			
19	jal-M-rs	F	beq \$ra, \$t1, Label28			
			nop			
			addu \$s1, \$s2, \$s3			
			Label28:			
			jal Label29			
			addu \$t1, \$0, \$ra			
			Label29:			
20	jal-M-rt	F	beq \$t1, \$ra, Label30			
			nop			
			addu \$s1, \$s2, \$s3			
			Label30:			
			jal Label31			
			nop			
			Label31:			
21	iol W	T:	addu \$t1, \$0, \$ra			
21	jal-W-rs	F	beq \$ra, \$t1, Label32			
			nop			
			addu \$s1, \$s2, \$s3			
			Label32:			
L	I .	<u> </u>				

			jal Label33
			nop
			Label33:
22 : 1	in 1 W/ mt	E	F addu \$t1, \$0, \$ra beq \$t1, \$ra, Label34
22	22 jal-W-rt	Г	
			nop
			addu \$s1, \$s2, \$s3
			Label34:

jr 型指令:

表 27 jr 型指令冲突分析

用例编号	测试类型	解决方法	测试序列
			jal Label35
			ori \$t2, \$0, 12
1	1 1	G	Label35:
1	cal_r-E-rs	S	addu \$t1, \$t2, \$ra
			jr \$t1
			nop
			jal Label36
			ori \$t2, \$0, 16
			Label36:
2	cal_r-M-rs	F	addu \$t1, \$t2, \$ra
			nop
			jr \$t1
			nop
			jal Label37
			ori \$t2, \$0, 20
			Label37:
3	cal r-W-rs	F	addu \$t1, \$t2, \$ra
3	Ca1_1- W-18	I'	nop
			Label37: addu \$t1, \$t2, \$ra nop nop jr \$t1
			jr \$t1
			nop
			jal Label38
			ori \$t2, \$0, 16
			Label38:
4	cal_i-E-rs	S	addu \$t1, \$t2, \$ra
			ori \$t4, \$t1, 0
			jr \$t4
			nop
			jal Label39
			ori \$t2, \$0, 20
			Label36: addu \$t1, \$t2, \$ra nop jr \$t1 nop  jal Label37 ori \$t2, \$0, 20 Label37: addu \$t1, \$t2, \$ra nop nop jr \$t1 nop  jal Label38 ori \$t2, \$0, 16 Label38: addu \$t1, \$t2, \$ra ori \$t4, \$t1, 0 jr \$t4 nop jal Label39
5	cal i-M-rs	F	addu \$t1, \$t2, \$ra
	- Ca1_1-1V1-1S	1	ori \$t4, \$t1, 0
			nop
			jr \$t4
			nop

	cal_i-W-rs		jal Label40
			ori \$t2, \$0, 24
6			Label40:
		F	addu \$t1, \$t2, \$ra
			ori \$t4, \$t1, 0
			nop
			nop
			jr \$t4
			nop
7	load-E-rs	S	jal Label41
			ori \$t2, \$0, 20
			Label41:
			addu \$t1, \$t2, \$ra
			sw \$t1, 0(\$t2)
			lw \$t3, 0(\$t2)
			jr \$t3
			nop
8	load-M-rs		jal Label42
			ori \$t2, \$0, 24
			Label42:
			addu \$t1, \$t2, \$ra
		F	sw \$t1, 0(\$t2)
			lw \$t3, 0(\$t2)
			nop
			jr \$t3
			nop
	load-W-rs	F	jal Label43
			ori \$t2, \$0, 28
			Label43:
			addu \$t1, \$t2, \$ra
			sw \$t1, 0(\$t2)
9			lw \$t3, 0(\$t2)
			nop
			nop
			jr \$t3
			nop
10	jal-M-rs		jal Label44
		F	nop
			j Label45
			nop
			Label44:
			jr \$ra
			nop
			Label45:
			Laber 15.

			jal Label47
			nop
11	jal-W-rs	F	j Label48
			nop
			Label47:
			addu \$s1, \$s2, \$s3
			jr \$ra
			nop
			Label48: