
- \*. 1kHz 구형파의 경우 시뮬레이션 전체 시간 최대가 100us로 제한되어 1MHz의 구형파로 해석하여 실습하였습니다.
- 1) 7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아 래 회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인 가한다. 1번 핀과 2번 핀에 입력신호를 넣고 3번 핀과 6번 핀에서 각각 출력을 관찰한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.





В	А	X	Y
0	0	1	0
0	1	1	0
1	0	1	0
1	1	0	1


[검토] 실험 결과, 입력이 A와 B이고 출력이 Y라면 이 회로는 어떤 게이트처럼 동작하는지 검토하여라.

X: 두개의 입력이 모두 참이 아닐 때 참이므로 NAND 게이트로 작동한다.


Y: 두개의 입력이 모두 참일 때 참이므로 AND 게이트로 작동한다.







2) 7402 IC 핀 배치도를 참조하여 4개의 NOR 게이트 중 2개를 선정하여 아래 회로를 구성한다. 7402의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한 다. 2번 핀과 3번 핀에 입력신호를 넣고 1번 핀과 4번 핀에서 각각 출력을 관찰한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.





В	А	X	Y
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	1

[검토] 실험 결과, 입력이 A와 B이고 출력이 Y라면 이 회로는 어떤 게이트처럼 동작하는지 검토하여라.


X: 두개의 입력이 하나 이상 참일 때 거짓이므로 NOR 게이트로 작동한다.

Y: 두개의 입력이 하나 이상 참일 때 참이므로 OR 게이트로 작동한다.





3) 7404 IC 핀 배치도를 참조하여 6개의 NOT 게이트 중 2개를 선정하여 아래 회로를 구성한다. 7404의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한 다. 1번 핀에 입력신호를 넣고 2번 핀과 4번 핀에서 각각 출력을 관찰한다. 입력 의상태를 표와 같이 변화시키면서 출력 상태를 기록하라. 또 입력에 1kHz, 5V 구형파를 인가하였을 때, X와 Y에서의 출력 파형을 오실로스코프로 관찰하여 그려 보아라.




А	X	Y
0	1	0
1	0	1
0	1	0
1	0	1

Ref. 0.0ns		1.116us	Interval:	1.116us									
Name: Va	alue: I 0.0ns	1.Ous	2.0us	3.0us	4.Qus	5.0us	6.Ous	7.0us	8.Qus	9.0us	10.0us	11.0us	12.
<b>1</b> A	0												
PA ↓	0												
Y	0												

[검토] 실험 결과, 입력이 A이고 출력이 Y인 경우 이 회로는 어떤 게이트처럼 동작하는지 검토하여라.

## Y: 입력과 같은 출력을 보이므로 Buffer 게이트로 작동한다.

# [시뮬레이션]



4) 7432 IC와 7404 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7404와 7432의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력 A의 상태를 표와 같이 변화시키면서 출력 상태를 기록하고, 입력 A에 1kHz, 5V인 구형파를 인가하였을 때 X에서의 출력 파형을 오실로스코프로 관찰하여 그려 보아라.




А	X
0	1
1	1

[검토] 7404에서의 전파지연시간을 고려한 경우와 이 시간을 무시한 경우, 출력 파형을 비교하여라.

Quartus Simulation Waveform Editor의 Run Timing Simulation 기능을 이용하면 본 회로의 전파 지연 시간을 고려한 시뮬레이션 결과를 확인할 수 있다.

우선 7404의 전파 지연 시간을 확인하기 위해 단일 입력과 출력, 그리고 7404만으로 구성된 회로의 파형을 관찰해보면




위와 같은 지연 시간을 관찰할 수 있다. (빨간색 구간)

7404의 Data sheet를 참조하여 전파 시간을 확인하면

	Switching Characteristics at Vcc=5V,Ta=25°C								
Symbol	Parameter	Conditions	Min	Тур	Max	Units			
tplh	Propagation Delay Time LOW-to-HIGH Level Output	CI=15pF RI=400R			22	nS			
tphl	Propagation Delay Time HIGH-to-LOW Level Output	CI=15pF RI=400R			15	nS			


t\_plh=22ns, t\_phl=15ns인 것을 확인할 수 있다. 본 회로의 Timing Simulation 결과 출력이 1으로 고정되는 특성 상, 전파 지연에 따른 출력 파형 지연을 확인하기는 어려웠다.

# **Propagation Delay**




하지만 7404의 전파지연시간이 고려된다면 해당 소자를 거쳐 전파되는 신호의 파형의 t\_plh, t\_phl 만큼의 지연이 추가되어 출력 신호 파형이 입력 신호 파형보다 뒤쳐지는 현상이 관찰될 것으로 판단된다.

#### [시뮬레이션]



5) 7408 IC와 7404 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7404와 7408의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력 A의 상태를 표와 같이 변화시키면서 출력 상태를 기록하고, 입력 A에 1kHz, 5V인 구형파를 인가하였을 때


X에서의 출력 파형을 오실로스코프로 관찰하여 그려 보아라.




А	X
0	0
1	0


[검토] 7404에서의 전파지연시간을 고려한 경우와 이 시간을 무시한 경우, 출력 파형을 비교하여라.

# **Propagation Delay**



7404의 Data sheet를 참조하여 전파 시간을 확인하면 t\_plh=22ns, t\_phl=15ns인 것을 확인할 수 있다. 본 회로의 Timing Simulation 결과 출력이 0으로 고정되는 특성 상, 전파 지연에 따른 출력 파형 지연을 확인하기는 어려웠으나 7404의 전파지연시간이 고려된다면 해당 소자를 거쳐 전파되는 신호의 파형의 t\_plh, t\_phl 만큼의 지연이 추가되어 출력 신호 파형이 입력 신호 파형보다 뒤쳐지는 현상이 관찰될 것으로 판단된다.






6) 7432 IC와 7404 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7432와 7404의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력 A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.



В	А	X
0	0	1
0	1	1
1	0	1
1	1	0


[검토] 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라 X: 두개의 입력이 모두 참일 때 거짓이므로 NAND 게이트로 작동한다.

## [시뮬레이션]



7) 7408 IC와 7404 IC 핀 배치도를 참조하여 아래 회로를 구성한다. 7408과 7404의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력 A와 B의 상태를 표와

같이 변화시키면서 출력 상태를 기록하여라.




В	А	X
0	0	1
0	1	0
1	0	0
1	1	0


[검토] 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라.

### X: 두개의 입력이 모두 거짓일 때에만 참이므로 NOR 게이트로 작동한다.

#### [시뮬레이션]



8) 7400 IC 핀 배치도를 참조하고 4개의 NAND 게이트를 이용하여 아래 회로를 구성한다. 7400의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B의 상태를 표와 같이 변화시키면서 X와 Y의 출력 상태를 기록하여라.





В	A	X	Y
0	0	0	1
0	1	1	0
1	0	1	0
1	1	1	0

[검토] 실험 결과를 토대로 입력이 A, B이고 출력이 X인 경우와 출력이 Y인 경우이 회로는 각각 어떤 게이트처럼 동작하는지 검토하여라.


X: 두개의 입력이 하나 이상 참일 때 참이므로 OR 게이트로 작동한다.

# Y: 두개의 입력이 모두 거짓일 때만 거짓이므로 NOR 게이트로 작동한다.





9) 7402 IC 핀 배치도를 참조하고 4개의 NOR 게이트를 이용하여 아래 회로를 구성한다. 7402의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B의 상태를 표와 같이 변화시키면서 X의 Y의 출력 상태를 기록하여라.





В	A	X	Y
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

[검토] 실험 결과를 토대로 입력이 A, B이고 출력이 X인 경우와 출력이 Y인 경우이 회로는 각각 어떤 게이트처럼 동작하는지 검토하여라.


X: 두개의 입력이 모두 참인 경우에만 참이므로 AND 게이트로 작동한다.

Y: 두개의 입력이 모두 참이 아닌 경우에만 참이므로 NAND 게이트로 작동한다.





10) 7400 IC, 7402 IC, 7404 IC의 핀 배치도를 참조하여 아래 회로를 구성한다. 7400, 7402, 7404의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B의 상태를 표와 같이 변화시키면서 U, V, W, X, Y의 출력 상태를 기록하여라.



В	А	U	V	W	X	Y
0	0	1	1	1	0	0
0	1	0	0	1	1	1
1	0	0	1	0	1	1
1	1	0	0	0	1	1

[검토] 실험 결과, 출력 X와 Y를 비교 설명하여라. U: 두개의 입력이 하나 이상 참일 때 거짓이므로 NOR 게이트로 작동한다.

V: A에 대해서 NOT 게이트로 작동한다.

W: B에 대해서 NOT 게이트로 작동한다.

X: 두개의 입력이 하나 이상 참일 때 참이므로 OR 게이트로 작동한다.

Y: 두개의 입력이 하나 이상 참일 때 참이므로 OR 게이트로 작동한다.


불 대수 법칙에 따라 정리하면

 $X=\sim(\sim(A+B))=A+B$ 

 $Y = \sim (\sim A * \sim B) = \sim (\sim (A + B)) = A + B$ 


따라서 X, Y는 동치이다.

### [시뮬레이션]



11) 7400 IC, 7402 IC, 7404 IC의 핀 배치도를 참조하여 아래 회로를 구성한다.

7400, 7402, 7404의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B에 입력을 표와 같이 변화시키면서 U, V, W, X, Y의 출력 상태를 기록하여라.



В	А	U	V	W	X	Y
0	0	1	1	1	0	0
0	1	1	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	1

[검토] 실험 결과, 출력 X와 Y를 비교 설명하여라.

U: 두개의 입력이 모두 참이 아닐 때 참이므로 NAND 게이트로 작동한다.

V: B에 대해서 NOT 게이트로 작동한다.

W: A에 대해서 NOT 게이트로 작동한다.

X: 두개의 입력이 모두 참일 때 참이므로 AND 게이트로 작동한다.

X: 두개의 입력이 모두 참일 때 참이므로 AND 게이트로 작동하다.

불 대수 법칙에 따라 정리하면

X=~(~(A+B))=A\*B Y=~(~A+~B)=~(~(A\*B))=A\*B 따라서 X, Y는 동치이다.

