Assignment 02: Cache Design

Preparations

เตรียมไฟล์ทั้งหมด 5 ไฟล์ ดังนี้

CacheSim.h

```
#ifndef CACHESIM H INCLUDED
#define CACHESIM_H_INCLUDED
#define MAX_BLOCK_SIZE 128
typedef unsigned char Byte;
typedef enum { LRU, RR } Replacement;
typedef struct {
   int valid;
   unsigned long tag;
                 // For LRU
   int age;
   int rr_ptr; // For RR (used at set level)
    Byte data[MAX_BLOCK_SIZE];
} CacheLine;
typedef struct {
    CacheLine* lines;
} CacheSet;
extern int CACHE_SIZE;
extern int BLOCK_SIZE;
extern int ASSOCIATIVITY;
extern int NUM_SETS;
extern int OFFSETLEN;
extern int SETLEN;
extern Replacement REPLACEMENT_POLICY;
extern CacheSet* cache;
extern long HIT;
extern long MISS;
void initCache(int cacheKB, int blockSize, int associativity, Replacement policy);
void accessCache(unsigned long addr);
int log2int(int x);
#endif
```

CacheSim.c

```
#include <stdio.h>
#include <stdlib.h>
#include <string.h>
#include "CacheSim.h"
int CACHE_SIZE;
int BLOCK_SIZE;
int ASSOCIATIVITY;
int NUM_SETS;
int OFFSETLEN;
int SETLEN;
Replacement REPLACEMENT_POLICY;
CacheSet* cache;
long HIT = 0;
long MISS = 0;
int log2int(int x) {
    int r = 0;
    while (x >>= 1) r++;
    return r;
void initCache(int cacheKB, int blockSize, int associativity, Replacement policy) {
    CACHE_SIZE = cacheKB * 1024;
    BLOCK_SIZE = blockSize;
    ASSOCIATIVITY = associativity;
    REPLACEMENT_POLICY = policy;
    NUM_SETS = CACHE_SIZE / (BLOCK_SIZE * ASSOCIATIVITY);
    OFFSETLEN = log2int(BLOCK_SIZE);
    SETLEN = log2int(NUM_SETS);
    HIT = MISS = 0;
    cache = (CacheSet*)malloc(sizeof(CacheSet) * NUM_SETS);
    for (int i = 0; i < NUM_SETS; i++) {</pre>
        cache[i].lines = (CacheLine*)malloc(sizeof(CacheLine) * ASSOCIATIVITY);
        for (int j = 0; j < ASSOCIATIVITY; j++) {</pre>
            cache[i].lines[j].valid = 0;
            cache[i].lines[j].tag = 0;
            cache[i].lines[j].age = 0;
        cache[i].lines[0].rr_ptr = 0;
    }
```

```
void calAddr(unsigned long addr, unsigned long* tag, unsigned long* setIdx) {
    *tag = addr >> (OFFSETLEN + SETLEN);
    *setIdx = (addr >> OFFSETLEN) & ((1 << SETLEN) - 1);
void accessCache(unsigned long addr) {
    unsigned long tag, setIdx;
    calAddr(addr, &tag, &setIdx);
    CacheSet* set = &cache[setIdx];
    int hit = 0;
    for (int i = 0; i < ASSOCIATIVITY; i++) {</pre>
        if (set->lines[i].valid && set->lines[i].tag == tag) {
            HIT++;
            hit = 1;
            if (REPLACEMENT POLICY == LRU)
                set->lines[i].age = 0;
        } else if (REPLACEMENT_POLICY == LRU) {
            set->lines[i].age++;
        }
    }
    if (hit) return;
    MISS++;
    int repl_index = 0;
    if (REPLACEMENT_POLICY == RR) {
        repl_index = set->lines[0].rr_ptr;
        set->lines[0].rr_ptr = (set->lines[0].rr_ptr + 1) % ASSOCIATIVITY;
    } else if (REPLACEMENT_POLICY == LRU) {
        int max_age = -1;
        for (int i = 0; i < ASSOCIATIVITY; i++) {</pre>
            if (!set->lines[i].valid) {
                repl_index = i;
                break;
            }
            if (set->lines[i].age > max_age) {
                max_age = set->lines[i].age;
                repl_index = i;
            }
        }
    }
    set->lines[repl_index].valid = 1;
    set->lines[repl_index].tag = tag;
    set->lines[repl_index].age = 0;
```

main.c

```
#include <stdio.h>
#include <stdlib.h>
#include <string.h>
#include "CacheSim.h"
int main(int argc, char* argv[]) {
    if (argc < 6) {
        fprintf(stderr, "Usage: %s <trace_file> <cache_kb> <block_size> <ways> <policy:</pre>
LRU|RR>\n", argv[0]);
        return 1;
    }
    const char* trace_file = argv[1];
    int cache_kb = atoi(argv[2]);
    int block_size = atoi(argv[3]);
    int associativity = atoi(argv[4]);
    Replacement policy = (strcmp(argv[5], "LRU") == 0) ? LRU : RR;
    initCache(cache_kb, block_size, associativity, policy);
    FILE* input = fopen(trace_file, "r");
    if (!input) {
        perror("Error opening trace file");
        return 2;
    }
    char line[1024];
    unsigned long addr;
    while (fgets(line, sizeof(line), input)) {
        if (strncmp(line, "0x", 2) != 0) continue; // Skip headers
        if (sscanf(line, "0x\%1x", &addr) == 1) {
            accessCache(addr);
        }
    fclose(input);
    printf("=== Simulation Results ===\n");
    printf("Cache Size : %d KB\n", cache_kb);
    printf("Block Size : %d Bytes\n", block_size);
    printf("Associativity: %d-way\n", associativity);
                      : %s\n", (policy == LRU ? "LRU" : "RR"));
    printf("Policy
                       : %ld\n", HIT);
    printf("HIT
    printf("MISS
                      : %ld\n", MISS);
    printf("Hit Rate : %.2f%%\n", 100.0 * HIT / (HIT + MISS));
    return 0;
```

ส่วนอีก 2 ไฟล์ที่ต้องใช้คือ

- gcc ld trace.txt
- go ld trace.txt

สามารถ download ได้จากลิงค์ดังกล่าว

https://www.cp.eng.chula.ac.th/~krerk/books/Computer%20Architecture/CacheSim/

หลังจากนั้นใช้คำสั่งดังกล่าวบน Terminal เพื่อ compile

gcc CacheSim.c main.c -o CacheSim -lm

จากนั้นใช้คำสั่งในนี้ในการ run


./CacheSim <trace_file> <cache> <associativity> <ways> <policy>

- trace_file คือ gcc ld trace.txt หรือ go ld trace.txt
- cache คือขนาด cache file ในหน่วย KB
- block size คือ block size ในหน่วย B
- associativity ประกอบด้วย 1 (Direct mapped), 2 (Two-ways) และ 4 (Four-ways)
- policy ประกอบด้วย LRU (Least Recently Used) และ RR (Round Robin)

Part A: Block Size Tradeoff on direct mapped cache

Block Size	Cache Size (KB)					
(B)	4	8	16	32		
	HIT: 1,669,560	HIT: 1,775,198	HIT: 1,849,934	HIT: 1,895,088		
4	MISS: 330,440	MISS: 224,802	MISS: 150,066	MISS: 104,912		
	HIT Rate: 83.48%	HIT Rate: 88.76%	HIT Rate: 92.06%	HIT Rate: 94.75%		
	HIT: 1,652,147	HIT: 1,766,215	HIT: 1,846,558	HIT: 1,895,885		
8	MISS: 347,853	MISS: 233,785	MISS: 153,442	MISS: 104,115		
	HIT Rate: 82.61%	HIT Rate: 88.31%	HIT Rate: 92.33%	HIT Rate: 94.79%		
	HIT: 1,677,463	HIT: 1,784,151	HIT: 1,860,161	HIT: 1,906,747		
16	MISS: 322,537	MISS: 215,849	MISS: 139,839	MISS: 93,253		
	HIT Rate: 83.87%	HIT Rate: 89.21%	HIT Rate: 93.01%	HIT Rate: 95.34%		
	HIT: 1,687,566	HIT: 1,793,431	HIT: 1,867,498	HIT: 1,911,848		
32	MISS: 312,434	MISS: 206,569	MISS: 132,502	MISS: 88,152		
	HIT Rate: 84.38%	HIT Rate: 89.67%	HIT Rate: 93.37%	HIT Rate: 95.59%		

Analysis




จากผลการทดลองดังกราฟข้างบน จะพบว่าค่า block size และ cache size ที่มากขึ้น ส่งผลให้ HIT Rate มากขึ้นตามไปด้วย เนื่องจากว่า cache size ที่มากขึ้น ส่งผลให้ storage capacity มากขึ้น ซึ่งทำให้ HIT Rate สูงขึ้นอย่างเห็นได้ชัด และ block size ที่มากขึ้น ส่งผลให้ HIT Rate สูงขึ้นเล็กน้อย เพราะว่าได้ใช้ ประโยชน์จาก Spatial Locality

Part B: N-way associative cache with replacement algorithms: Least recently used (LRU), and Round Robin (RR).

การทดลองนี้ใช้ go_ld_trace.txt เป็น trace file และใช้ Block Size เท่ากับ 16 Bytes

Cache Size (KB)	Two-way (LRU)	Two-way (RR)	Four-way (LRU)	Four-way (RR)
	HIT: 1,087,611	HIT: 1,064,125	HIT: 1,117,107	HIT: 1,081,807
1	MISS: 412,389	MISS: 435,875	MISS: 382,893	MISS: 418,193
	HIT Rate: 72.51%	HIT Rate: 70.94%	HIT Rate: 74.47%	HIT Rate: 92.94%
4	HIT: 1,376,563	HIT: 1,364,648	HIT: 1,411,710	HIT: 1,394,122
	MISS: 123,437	MISS: 135,352	MISS: 88,290	MISS: 105,878
	HIT Rate: 91.77%	HIT Rate: 90.98%	HIT Rate: 94.11%	HIT Rate: 92.94%
	HIT: 1,447,733	HIT: 1,442,396	HIT: 1,466,878	HIT: 1,460,146
8	MISS: 52,267	MISS: 57,604	MISS: 33,122	MISS: 39,854
	HIT Rate: 96.52%	HIT Rate: 96.16%	HIT Rate: 97.79%	HIT Rate: 97.34%
	HIT: 1,488,461	HIT: 1,487,550	HIT: 1,489,895	HIT: 1,488,888
32	MISS: 11,539	MISS: 12,450	MISS: 10,105	MISS: 11,112
	HIT Rate: 99.23%	HIT Rate: 99.17%	HIT Rate: 99.33%	HIT Rate: 99.26%
	HIT: 1,495,944	HIT: 1,495,942	HIT: 1,495,947	HIT: 1,495,947
512	MISS: 4,056	MISS: 4,058	MISS: 4,053	MISS: 4,053
	HIT Rate: 99.73%	HIT Rate: 99.73%	HIT Rate: 99.73%	HIT Rate: 99.73%
	HIT: 1,495,947	HIT: 1,495,947	HIT: 1,495,947	HIT: 1,495,947
1024	MISS: 4,053	MISS: 4,053	MISS: 4,053	MISS: 4,053
	HIT Rate: 99.73%	HIT Rate: 99.73%	HIT Rate: 99.73%	HIT Rate: 99.73%

Analysis



จากผลการทดลองดังกราฟข้างต้น จะพบว่าปัจจัย cache size, associativity และ replacement algorithm มีผลต่อ HIT Rate โดยที่ cache size มีผลต่อ HIT Rate อย่างชัดเจน โดยเฉพาะในจุดที่เพิ่ม cache size จาก 1KB เป็น 4KB แต่เมื่อเพิ่มขึ้นไปเรื่อยๆจะเกิด diminishing return สังเกตได้ว่าเมื่อเพิ่ม cache size จาก 512KB เป็น 1024KB ค่า HIT Rate แทบจะไม่เปลี่ยนแปลงเลย นอกจากนี้ associativity ก็ มีผลเช่นกัน สังเกตได้ว่าประสิทธิภาพของ associativity แบบ four-way จะดีกว่า two-way เล็กน้อย เนื่องจากสามารถลด conflict misses ได้ ส่วน replacement algorithm ในการทดลองนี้พบว่า replacement algorithm แบบ Least Recently Used (LRU) ดีกว่า Round Robin (RR) เล็กน้อย เนื่องจากว่า Least Recently Used (LRU) จะพิจารณาความบ่อยในการใช้งาน แต่ Round Robin (RR) จะ ไม่สนใจในส่วนนี้ ซึ่งอาจมีบางกรณีที่ LRU สามารถทำงานได้ดีกว่า RR เช่นในผลการทดลองนี้