Tiny MIPS on FPGA

COLAB3

Outline

- ▶ 實驗目的
- ▶ 實驗環境
- ➤ MIPS介紹
- ▶ 課堂練習
- ▶ 回家作業
- ▶ 評分標準


實驗目的

- ▶ 在前面兩堂實驗課,相信同學已經學會如何使用Verilog撰寫組合語言,並使用FPGA進行功能的驗證
- ▶ 本堂實驗課將運用前面所學,以Verilog實作精簡指令集(RISC)處理器中的MIPS CPU,了解各種指令在 RISC的運行方式

實驗環境

▶ 在本實驗中同學將使用Xilinx的系統單晶片設計套件(Vivado Design Suite)及Nexys4 DDR FPGA進行驗證





Nexys-4 DDR FPGA

- 請同學珍惜使用
- 本堂課程結束前請填寫並繳回財產借用單

• 物品開始價格: \$14,200元 • 可能會提前結束販售

Nexys4-DDR Artix-7 FPGA 開發板 學習板 Xilinx XUP Digilent



商品價格與運費更新時間: 2016-06-13 20:18:11

MIPS介紹

- ▶ MIPS (Microprocessor without Interlocked Pipeline Stages) 是一種採取精簡指令集的指令集架構
- ▶ MIPS被廣泛應用在許多電子產品、網路裝置、個人娛樂裝置與商業裝置上
- ▶ 歷史介紹
 - 1980年代為精簡指令集(RISC: Reduced Instruction Set Computer)對以x86為代表的複雜指令集(CISC: Complex Instruction Set Computer)發起挑戰的時間點,而MIPS為RISC陣營中最早的挑戰者之一
 - 1981年,由當時史丹佛大學的教授—John Hennessy領導團隊,完成了第一個MIPS架構處理器
 - 1984年, John Hennessy創立MIPS科技公司,並在成立的第二年推出第一個晶片設計R2000
 - 1988年, MIPS推出了R3000。這款產品很快大獲成功,銷售超過百萬顆
 - 2021年,全球三大晶片架構之一MIPS走入歷史。MIPS科技公司放棄繼續設計MIPS架構,全心投入RISC-V陣營









▲ 當初SONY的PS也使用了R3000晶片

流水線介紹

- ▶ RISC架構下的指令data path可拆解成5 stage完成,並於pipeline中執行
- ▶ 每個stage完成的動作可視為一組micro-operation,各有其對應的micro-architecture

WB

ID

stage	縮寫	全名		作用		
II	7	Instruction fetcl	h 取	得指令		
II	Ir	nstruction decode register read		是碼和讀取 gister		
E	X 1	Execute or addre calculation	·ss 執行或	位址運算		
ME	žM .	Memory access	記憶	記憶體讀取		

Write back to


registers

EX

MEM

寫回register


▶ 在同個clock下,允許多條指令在不同的stage中執行



流水線介紹 (cont'd)

- ▶ 管線暫存器 (pipeline register) 可保存不同stage執行的值
- ▶ 基本RISC pipeline架構下的管線暫存器有四個
 - 1. IF/ID
 - 2. ID/EX
 - 3. EX/MEM
 - 4. MEM/WB
- Astage之I/O相關性:管線在執行過程中,會將訊號於管線暫存器中逐級傳送,故上一級的output通常為下一級的input
- 定義好各stage之input與output,即完成初步pipeline硬體架構規劃

Pipeline Structure




pipeline register

Pipeline Design (EX. add)

add rd, rs, rt reg(rd) = reg(rs) + reg(rt)

Description	Add the value of two registers and stores the result in a register		
Operation	$$d = $s + $t; advance_pc (4);$		
Syntax	add \$d, \$s, \$t		
Encoding	0000 00ss ssst tttt dddd d000 0010 0000		



Modularization (EX. add)

```
FD
                                                                     D/X
                                                                                                         X/M
                                                                                                                                            M/W
                                     module INSTRUCTION_DECODE(
                                                                           module EXECUTION(
module INSTRUCTION_FETCH(
                                                                                                               module MEMORY(
    clk
                                          clk,
                                                                                clk,
                                                                                                                   clk,
                                          rst.
                                                                                rst,
    rst.
                                                                                                                   rst,
                                          PC,
                                                                                                                   ALUout.
    PC,
                                                                                                                   XM_RD,
                                          MW_RD,
                                                                               DX_RD
    IR
                                         MW ALUout,
                                                                                                                   MW_ALUout,
                                                                                ALUout,
                                                                                                                   MW RD
                                                                                XM_RD,
                                          A, B, RD
input clk, rst;
                                                                                                               input clk, rst;
                                     input clk, rst:
                                                                            input clk, rst:
output reg [31:0] PC, IR;
                                                                                                               input [31:0] ALUout;
                                      input [31:0] IR, PC, MW ALUout;
                                                                            input [31:0] A. B:
                                                                                                               input [4:0] XM RD:
                                     input [4:0] MW_RD;
                                                                            input [4:0] DX_RD;
reg [31:0] instr [127:0];
                                                                                                               output reg [31:0]
                                                                                                                                   MW_ALUout;
                                     output reg [31:0] A, B;
                                                                            output reg [31:0]ALUout;
                                                                                                               output reg [4:0]
                                                                                                                                   MW RD:
                                                                                                                                                    (WB=ID)
                                     output reg [4:0] RD;
                                                                           output reg [4:0] XM_RD;
always @(posedge clk)
                                                                                                                // data memory
                                                                             ilways @(posedge clk)
   if(rst)begin
                                                                                                                reg [31:0] Mem [0:127];
                                      reg [31:0] REG [0:31];
        PC = 32'd0
                                                                               ALUout <= A + B:
                                                                                                                always @(posedge clk)
        IR <= 32'd0
                                      always @(posedge clk)
                                                                               XM_RD <= DX_RD;
    end else begin
                                         REG[MW_RD] <= MW_ALUout;</pre>
        PC <= PC+4;
                                                                                                                                   ALUout;
                                                                                                                   MW_ALUout
        IR = instr[PC[10:2]];
                                                                            endmodule
                                                                                                                                   <= XM_RD;
                                                                                                                   MW_RD
                                      always @(posedge clk)
                                                                                                                endmodule
                                                  <=REG[IR[25:21]];
endmodule
                                                  <=REG[IR[20:16]];
                                                  <=IR[15:11];
                                      endmodule
```

CPU.v


```
`timescale lns/lps
 `include "INSTRUCTION FETCH.v"
 `include "INSTRUCTION DECODE.v"
 `include "EXECUTION.v"
 `include "MEMORY.v"
module CPU(
    clk,
    rst
-);
input clk, rst;
/*----*/
// INSTRUCTION FETCH wires
                             宣告各Stage之前傳值所需要的連接線
wire [31:0] FD PC, FD IR;
// INSTRUCTION DECODE wires
wire [31:0] A, B;
wire [4:0] DX RD;
wire [2:0] ALUctr;
// EXECUTION wires
wire [31:0] XM ALUout;
wire [4:0] XM RD;
// DATA MEMORY wires
wire [31:0] MW ALUout;
wire [4:0] MW RD;
INSTRUCTION FETCH IF(
    .clk(clk),
    .rst(rst),
    .PC(FD PC),
    .IR (FD IR)
```

```
INSTRUCTION DECODE ID(
    .clk(clk),
    .rst(rst),
    .PC(FD PC),
    .IR(FD IR),
    .MW RD (MW RD),
    .MW ALUout (MW ALUout) ,
    .A(A),
    .B(B),
    .RD(DX RD),
    .ALUctr (ALUctr)
L);
                                  EXECUTION
∃EXECUTION EXE(
    .clk(clk),
    .rst(rst),
    .A(A),
    .B(B),
    .DX RD (DX RD),
    .ALUctr (ALUctr) ,
    .ALUout (XM ALUout) ,
    .XM RD(XM RD)
L);
                                  DATA MEMORY
MEMORY MEM (
    .clk(clk),
    .rst(rst),
    .ALUout (XM ALUout) ,
    .XM RD(XM RD),
    .MW ALUout (MW ALUout) ,
    .MW RD (MW RD)
L);
 endmodule
```

RISC Processor RTL Simulation

▶ 利用structural modeling的方式設計RTL並進行模擬,將需要驗證的設計 (Design under verification, DUV) 包在 top-module之下,並以high-level與法產生測試pattern以及觀察結果

Testbench



testbench.v

因為CPU沒有做任何處理 hazard的硬體,故只能透過插 入NOP指令或是調整指令順 序的方式節省cycle數。

什麼時候插入NOP? EX. add \$3, \$1, \$2 add \$5, \$3, \$4 第一行的\$1+\$2還未寫回\$3,故下 一行的\$3內並非預期的值,故插 入3個NOP等待

testbench.v

顯示所有register 及data memory內 容

產生波形檔

testbench輸出結果說明

目前執行cycle數

PC:	47 cycle	es:	47					
R00-R07:	00000000	00000001	00000002	00000003	00000000	00000000	00000000	00000000
R08-R15:	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
R16-R23:	00000000	00000000		00000000	00000000	00000000	00000000	00000000
R24-R31:	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0x00 :	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0x08 :	00000000	00000000		00000000	00000000	00000000	00000000	00000000
PC:	48 cycle		48					
R00-R07:	0000000	00000001	0000000		00000000			00000000
R08-R15:	00000000	00000000		00000000		00000000		00000000
R16-R23:	00000000	00000000	00000000					00000000
R24-R31:	00000000	00000000		00000000		00000000	00000000	00000000
0x00 :	00000000	00000000		00000000		00000000		00000000
	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
PC:	49 cycle	es:	49					
R00-R07:	00000000	00000001		00000003		00000000		00000000
R08-R15:	00000000							00000000
R16-R23:	00000000	00000000	00000000			00000000	00000000	00000000
R24-R31:	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0x00 :	00000000	00000000		00000000		00000000	00000000	00000000
0x08 :	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000

register (R00~R31) 內數值

data memory(0xx0~0x16) 內數值

Register 以及 Memory的初始化

INSTRUCTION_DECODE.v

```
//write back
always @ (posedge clk or posedge rst)

if (rst) begin

   REG[0] <= 32'd0;
   REG[1] <= 32'd1;
   REG[2] <= 32'd2;

for (i=3; i<32; i=i+1) REG[i] <= 32'b0;
end
else if (MW_RegWrite)
   REG[MW_RD] <= (MW_MemtoReg)? MDR : MW_ALUout;</pre>
```

Register 初始值 (\$0~\$31)

MEMORY.v

```
always @(posedge clk or posedge rst)
   if(rst)begin
      for (i=0;i<128;i=i+1)
      DM[i] <= 32'b0;
end
else if(XM_MemWrite)
      DM[ALUout[6:0]] <= XM_MD;</pre>
```

Memory初始值 (0x0000000-0x1111111)

課堂練習一

- ▶ 修改提供的壓縮檔內的testbench,使用事先定義好的加法功能,在下圖紅色區塊中加入適當的指令,讓程式 做連續加法,使得 \$4 = 9 (※Hint: 請注意hazard問題)
- ▶ 初始化時給定暫存器初始值:\$0=0、\$1=1、\$2=2
- ▶ 向助教展示demo結果 (20%)

testbench.v


```
//write back
always @ (posedge clk or posedge rst)
   if(rst) begin
        REG[0] <= 32'd0;
        REG[1] <= 32'd1;
        REG[2] <= 32'd2;

        for (i=3; i<32; i=i+1) REG[i] <= 32'b0;
   end
   else if(MW_RegWrite)
        REG[MW_RD] <= (MW_MemtoReg)? MDR : MW_ALUout;</pre>
```

INSTRUCTION DECODE.v

課堂練習二

- ▶ 以FPGA進行課堂練習一的功能驗證
 - · 將課堂練習一所撰寫的機械碼放置到COLAB3-2專案testbench對應的位置,以進行FPGA的功能驗證
- ▶ 向助教展示demo結果 (20%)



SW[15:8]放置於\$2 SW[7:0]放置於\$1


執行程式

輸出Tiny MIPS中\$4的值, 以七段顯示器進行功能驗 證

作業說明

- ▶ 新增RISC指令(30%)
 - R-type: add, sub, and, or, slt
 - I-type: lw, sw, beq
 - J-type: j
- ▶ 修改testbench,使其能執行COLAB1的找質數程式(20%)
 - 從MEM中讀取(lw) 一個輸入定值進行運算,並接運算完的 兩筆值存回(sw) MEM
- ▶ 使用FPGA進行功能驗證(10%)
 - Input: SW[7:0] 放 置於data memory
 - Output: 以七段顯示器進行功能驗證(左邊四位輸出大於該數之最接近質數、右邊四位輸出小於該數之最接近質數)
- ▶ Demo時間: 11/17 (四)下午2:00-5:00

※ 當天有課請提早通知助教 竣尹或唐興(請使用 facebook messenger告知),逾時不接受補demo



SW[7:0]放置於data memory

參考資料

➤ MIPS Instruction Reference: http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html


附錄

Icarus Verilog教學

• 編譯RISC CPU檔案




• 執行後,產生波形檔(cpu_hw.vcd)



gtkwave教學

▶ 執行gtkwave,顯示波形檔





Icarus Verilog進階環境設定


- ▶ 避免同學將程式全放在bin資料夾編譯、執行,請同學依照下面步驟操作:
- > 打開檔案總管



▶ 在本機圖示點擊右鍵,選擇內容

點擊進階系統設定






Icarus Verilog進階環境設定

> 點擊環境變數



▶ 點擊path並按下編輯



▶ 新增並輸入bin資料夾路徑,按下確定



