

李祥瑞

上海 · 131-6292-2262 · spiritj@163.com
电子科技大学 信号与信息处理 硕士 | 14年手机 SoC 芯片设计经验

职业概述

从 IP RTL 设计者成长为系统架构推动者，具备完整的“IP → SoC → 架构”能力链。

- 落地执行层：**主导多个量产 SoC 的 RTL/SDC/ 交付，精通 AMBA 总线、Memory hierarchy、低功耗设计（CG/）、SPMI 控制器实现，擅长通过实际芯片问题驱动架构优化（面积、带宽、验证瓶颈）。
- 架构管理层：**在 OPPO 主导自研语音协处理器系统架构定义；在紫光展锐参与大模型（LLM）部署，具备从 AI 算法到硬件落地的端到端视角。
- 技术栈：**Verilog / SystemVerilog / C++ / Python / AMBA AXI/AHB / SPMI // Synopsys/Cadence 工具链。

核心能力匹配（NPU 架构方向）

需求维度	相关经验
RTL 交付与 Implementation Signoff	多次独立完成 IP/SoC 的 RTL、SDC、编写与综合，支持 55nm–28nm 工艺 tapeout，STA 收敛至 208MHz
PPA 分析与优化	通过网表分析、时钟门控、状态机重构，实现动态功耗降低 30–50%，静态功耗降低 30%；主导场景化功耗测试与优化
架构定义与 High-Level Design	定义双 CPU + 灵活 Memory 架构（RDA5855）；主导语音协处理器系统架构（OPPO A1），包含 Always-On 模块、总线、

-	DSP、CPU
软硬协同与算法落地	编写 C/汇编驱动，参与 BootROM、FPGA 验证；近期参与大模型在intel/nvidia平台的部署与性能评估
IP 评估与集成	在联发科负责 SD/eMMC/SDIO 三合一 IP，深入评估协议、性能、功耗，支持多项目复用；熟悉第三方 IP 集成全流程

工作经历

紫光展锐（原展讯） — 上海

系统工程师 2020.08 – 至今

负责 WiFi6 芯片系统开发，主导新人招聘与技术指导。
参与大语言模型（LLM）在intel/nvidia 平台的部署，分析模型计算图、内存访问模式与硬件瓶颈，为 NPU 架构演进提供输入。
延续 SPMI 控制器设计经验，支持 PMU 与数字系统的低功耗协同控制。

OPPO — 上海

音频芯片技术负责人 2018.10 – 2020.07

主导自研语音协处理器 A1（UMC 28nm）项目，从市场分析、技术路线选择到系统架构定义全程负责。
定义芯片系统架构：包含双麦克风前端、降采样模块、Always-On（AON）子系统、CPU、DSP、AHB/APB 总线。
3 个月内组建跨职能团队（芯片、封装、算法、AI），推动定制化语音唤醒与离线识别方案落地。
设计 **SPMI 控制器**，实现数字系统对 PMU 的高效配置与低功耗控制。

乐鑫科技（ESP32） — 上海

芯片数字前端流程负责人 2017.03 – 2018.09

主导 Wi-Fi AIoT 芯片数字前端流程建设，覆盖 RTL 到 signoff 全流程。

开发自动化脚本分析网表冗余单元，降低动态功耗 30–50%。

从 0 到 1 建立 CDC 设计与检查流程，提升跨时钟域可靠性。

锐迪科微电子（现紫光展锐） — 上海

所有数字功能负责人 2012.10 – 2017.03

独立负责蓝牙音频 SoC RDA5855（55nm）全部数字前端：

架构定义：双 MIPS CPU + 灵活 Memory 系统；

RTL 交付：BootROM、DMA、USB、SD、IOMUX、CODEC 接口等；

PPA 优化：通过 constraints 优化与脚本自动化，达成 208MHz 主频；

芯片调试：主导 Bring-up，解决 power-up、射频接口、memory 访问等关键问题。

联发科（MediaTek） — 成都

数字 IC 设计工程师（IP 部门） 2011.07 – 2012.09

负责 SD3.x/SDIO3.x/eMMC4.x 三合一控制器 IP，支持 MT6583 等 3 个 28/40nm 手机芯片项目。

RTL 优化：重设计延迟线引入 CG，降低静态功耗 30%；定制 AHB 信号提升吞吐。

验证交付：实现行覆盖率 100%，状态机覆盖率 100%；交付 RTL/SDC//文档/验证环境。

开发 Perl 自动化脚本，实现 Physical Macro 移交流程标准化。

教育背景

电子科技大学

硕士 - 信号与信息处理 2008.09 – 2011.06

硕士 · 电子与信息工程 2008.09 – 2011.09
本科 · 电子信息工程（专业前 10%） 2004.09 – 2008.07

技术栈

硬件描述: Verilog, SystemVerilog

建模/脚本: C++, Python, Perl, Shell, SystemC（基础）

协议/架构: AMBA AXI/AHB/APB, SPMI, USB, SD/eMMC, UART, I2C, SPI

设计流程: Synthesis (DC), STA (Primetime), LEC, DFT, , CDC

AI 相关: 熟悉 TensorFlow/PyTorch 模型结构，参与 LLM 部署，了解 KV Cache、FFN、Attention 硬件映射挑战