

#### **Logic Gates**


Name	NOT		AND		NAND		OR			NOR			XOR			XNOR					
Alg. Expr.		Ā		AB			$\overline{AB}$			A + B			$\overline{A+B}$			$A \oplus B$			$\overline{A \oplus B}$		
Symbol	<u>A</u>		<u>A</u> <u>B</u> <u>x</u>		<b>□</b> ~			<b>⊅</b> -		→											
Truth Table	<b>A</b>	X	<b>B</b>	<b>A</b>	X	<b>B</b>	<b>A</b>	X	<b>B</b>	<b>A</b>	X	<b>B</b>	<b>A</b>	X 1	<b>B</b>	<b>A</b>	X	<b>B</b>	<b>A</b>	,	
Table	1	0	0	1	0	0	1	1	0	1	1	0	1	0	0	0	1	0	1		
			1	1	1	1	1	0	1	1	1	1	1	0	1	1	0	1	1		

1 1


2. Zasada działania i schematy bramek NOT, NAND, NOR i bramki transmisyjnej w technice CMOS (schematy z czterokońcówkowymi symbolami tranzystorów MOS)








Typ połączenia	Szeregowe	Równoległe						
PMOS	$F = \overline{A + B}$	$F = \overline{A \cdot B}$						
NMOS	$F = \overline{A \cdot B}$	$F = \overline{A + B}$						




Q



### Schemat zastępczy z bramkami NOR




#### Przerzutnik RS CMOS – 2 bramki NAND




Czasami zamiast prostych wejść R i S w układzie wygodniej jest użyć ich negacji. Schemat nie komplikuje się jeśli przerzutnik skonstruujemy z 2 bramek NAND.

#### Taktowany przerzutnik RS CMOS z bramkami transmisyjnymi




Niewielka ilość tranzystorów



 $S' = S\phi, \qquad R' = R\phi$ 

#### 






 $S = J\bar{Q}\phi$ ,  $R = KQ\phi$   $R = KQ\phi$ 

Pojawia się jednak ryzyko związane z możliwością różnych czasów propagacji sygnału przez różne pętle.

## Użycie sygnatu D z inwerterem oraz zegarem zapobiega możliwości pojawienia się błędu związanego z zabronionym stanem S=R=1.

Zastosowanie: -chwilowa pamięć, -element opóźniający.





4. Deklaracja niezależnych źródeł napięcia stałego i impulsowego w programie SPICE.

czwartek, 3 marca 2022 20:11

#### Źródła niezależne

```
Vnazwa n+ n- [[DC] Wartość]

[AC Amplituda [Faza]]

[DistoF1 [AmplitudaF1 [FazaF1]]]

+ [DistoF2 [AmplitudaF2 [FazaF2]]]

[PULSE v1 v2 [td [tr [tf [pw

+ [per [phase]]]]]]

lub [SIN vo va [freq [td [kd [phase]]]]]

lub [PWL t1 v1 t2 v2 ... tn vn]

lub [SFFM vo va fc [mdi [fm [phase]]]]

lub [EXP v1 v2 [td1 [t1 [td2 [t2]]]]]
```

```
td - delay time

tr - time rise

tf - time fau

pn - puse vidth

rer - penal

prase - farza

10 - offset

Va - amplituda

freq - częst

hd - thuriaic
```

5. Deklaracja analiz DC i TRANSIENT w programie SPICE.

#### Analiza stałoprądowa DC II

- .DC <rodzaj przemiatania> Vzrodlo1 Start1 Stop1 Krok1 <Vzrodlo2 Start2 Stop2 Krok2 .......>
- Rodzaj przemiatania:
  - OCT: oktawami, liczba określa liczbę punktów na oktawę
  - DEC: dekadami, liczba określa liczbę punktów na dekadę
  - LIN: liniowo, liczba określa liczbę punktów analizy
- Przykład:
  - DC LIN VIN 0.5 10 0.5 VZ 1.2 5.0 0.2

.DC Nazwa źródła Wartość początkowa Wartość końcowa Krok

W przypadku wielu źródeł należy wpisać kolejno wartości ich parametrów

Przykłac

.DC VCE 0 100 5 VBE 0 0.7 0.1

#### Analiza czasowa stanów przejściowych TR (TRAN) II

- Postać ogólna:
  - .TRAN Tkrok Tstop <Tstart <Tmax>> <UIC>
- Tkrok krok wyświetlania wyników
- Tstart, Tstop czas początkowy i końcowy analizy
- Tmax maksymalny krok w analizie stanu nieustalonego
- UIC zlecenie wykorzystania warunków początkowych (podane prze użycie IC=...)
- Przykład:
  - .TRAN 1NS 100NS UIC
- Analiza czasowa pozwala na przeprowadzenie analizy wrażliwościowej (w programie NAP także optymalizację)

.TRAN TSTEP TSTOP <TSTART <TMAX>> <UIC>

#### Analiza zmiennopradowa AC II

gdzie

TSTEP - wartość kroku dla wydruku wyników

TSTOP - czas końcowy symulacji

TSTART - początek symulacji (wartość wbudowana =0)

TMAX - maksymalna wartość kroku (wartość wbudowana TSTOP/50)

 polecenie uwzględnienia warunków początkowych określonych w instrukcji .IC i nie wykonywania analizy DC

- Postać ogólna:
  - AC rodzaj\_przemiatania Fstart Fstop
- Rodzaj przemiatania: DEC, OCT, LIN + liczba punktów obliczeniowych
- Uwaga! W obwodzie musi być zadeklarowane przynajmniej jedno źródło typu AC (napięcia lub prądu)
- Przykład:
  - AC LIN 10 1 100KHz

#### 6. Deklaracja tranzystora MOS w programie SPICE.

czwartek, 3 marca 2022 20:59

9) Tranzystor MOS

\* D G S Sub. M5 32 21 43 55 MOS55

Example:

M1 Nd Ng Ns Si4410DY .model Si4410DY VDMOS(Rd=3m Rs=3m Vto=2.6 Kp=60 + Cgdmax=1.9n Cgdmin=50p Cgs=3.1n Cjo=1n

+ 1s=5.5p Rb=5.7m)

.MODEL MODname NMOS/PMOS VTO= KP= GAMMA= PHI= LAMBDA= RD= RS= RSH= CBD= CBS= CJ= MJ= CJSW= MJSW= PB= IS= CGDO= CGSO= CGBO= TOX= LD=

where:

NMOS/PMOS- MOSFET type.

VTO- Threshold voltage (V)

KP- Transconductance parameter (A/V2)

GAMMA- Bulk threshold parameter (V1/2)

PHI- Surface potential (V)

LAMBDA- Channel length modulation parameter (V-1)

**RD-** Drain resistance  $(\Omega)$ 

**RS-** Source resistance  $(\Omega)$ 

**RSH-** Sheet resistance of the drain/source diffusions ( $\Omega/\Box$ )

CBD- Zero bias drain-bulk junction capacitance (F)

CBS- Zero bias source-bulk junction capacitance (F)

MJ- Bulk junction grading coefficient (dimensionless)

**PB-** Built-in potential for the bulk junction (V)

• With CBD, CBS, MJ and PB, SPICE computes the voltage dependences of the drain-bulk and source-bulk capacitances:

CJ- Zero bias planar bulk junction capacitance (F/m2)

CJSW- Zero bias sidewall bulk junction capacitance (F/m)

MJSW- Sidewall junction grading coefficient (dimensionless)

IS- Saturation current of the junction diode (A)

CGDO- Overlap capacitance of the gate with drain (F)

CGSO- Overlap capacitance of the gate with source (F)


CGBO- Overlap capacitance of the gate with bulk (F)

TOX- Gate oxide thickness (m)

LD- Lateral diffusion (m)

7. Parametry bramek logicznych: czasy propagacji (tp, tplh, tphl), czas narastania zbocza tr, czas opadania zbocza tr, marginesy zakłóceń, napięcie progowe inwertera CMOS, charakterystyki przejściowe bramek CMOS.

#### Parametry dynamiczne bramek



Katedra Elektroniki AGH


tph - cras propagagi L-H 50%-50%. tp - bredui cras propagagi tel + cras ravastavia 200ca

# Inwerter CMOS $U_0[V]$ $V_0[V]$ $V_0[V]$

Katedra Elektroniki AGH

#### 8. Struktura (przekrój) tranzystorów NMOS, PMOS.


piątek, 4 marca 2022 16:33




#### 9. Zasada działania, parametry i charakterystyki tranzystorów NMOS i PMOS.


piątek, 4 marca 2022 16:51

#### Charakterystyka N-kanałowego MOSFET z kanałem zubożanym Charakterystyka N-kanałowego MOSFET z kanałem wzbogacanym





#### Zadania z zeszłego roku



a. Podłoża tr. NMOS podłączyć do masy (gnd).

b. Podłoża tr. PMOS podłączyć do masy (gnd).

c. Podłoża wszystkich tranzystorów podłączyć do wyjścia bramki.

d. Podłoża tr. NMOS podłączyć do zasilania (V<sub>dd</sub>).

e. Podłoża wszystkich tranzystorów podłączyć do ich źródeł.

f. Podłoża tr. PMOS podłączyć do zasilania (V<sub>dd</sub>).

Twoja odpowiedź jest częściowo poprawna.

Poprawnie wybrałeś 2.

Prawidłowymi odpowiedziami są:

Podłoża tr. PMOS podłączyć do zasilania (V<sub>dd</sub>).

Podłoża tr. NMOS podłączyć do masy (gnd).

Podłoża tr. NMOS podłączyć do masy (gnd).

Podłoża wszystkich tranzystorów podłączyć do ich źródeł.

Podaj opis źródła napięcia w SPICE. które generuje sygnał prostokątny o następujących parametrach: częstotliwość 20 MHz, napięcie 1.8 V, czas narastania 2 ns. czas opadania 4 ns. współczynnik wypełnienia 0,6.

V1 node1 node2 [pulse] 0 1.8 [0] [2n] [4n] [27n] [50n]