

Universidad Autónoma de Zacatecas Programa de Ingeniería en Robótica y Mecatrónica

Microcontroladores

Remberto Sandoval Aréchiga Microprocesador

Alumno	Matricula
Karla Lorena Loera Benitez	35165366
Jonathan Adrián García Guerrero	35164932
Allan Uriel Valencia Esparza	35164771

Índice

Diagrama caja negra	3
Descripción de entradas y salidas	3
Diagrama caja blanca	5
Codigo verilog	5
PC	7
Diagrama caja negra	7
Descripción funcional	7
Descripción de entradas y salidas	7
Codigo verilog	7
Decodificador_de_instrucciones	8
Diagrama caja negra	8
Descripción de entradas y salidas	9
Código verilog	9
Banco_de_registros	21
Diagrama caja negra	21
Descripción funcional	21
Descripción de entradas y salidas	22
Código verilog	22
Descripción funcional	24
Descripción de entradas y salidas	24
Código verilog	24
Selector_de_salidas	25
Diagrama caja negra	25
Descripción funcional	25
Descripción de entradas y salidas	25
Código verilog	26
Simulación	27
Descripción de la simulación	27

Resumen

En el siguiente reporte se verá el diseño de un microprocesador de 8 bits en el cual para su creación es necesario contar con conocimientos anteriormente vistos de sistemas digitales y descripción del hardware. Se verán los diagramas de caja negra, código en verilog y la descripción de sus señales.

Diagrama caja negra




Ilustración 1 Diagrama caja negra microprocesador

Descripción de entradas y salidas

Descripcion de entradas y s		
Señal	Numero de bits	Descripción
Instruction	9	Entrada de 9 bits que indica la instrucción a realizar extraída desde la memoria ROM hasta el microprocesador.
Data_InBus	8	Entrada de 8 bits que transmite la información de la memoria de datos al microprocesador.
Clk	8	Entrada de 8 bits referencia de tiempo. Debe ser una señal periódica con frecuencia de 100 MHz.
Reset	8	Entrada de 8 bits que establece el sistema en un estado inicial.
Adress_Instruction_Bus	8	Entrada de 8 bits que lleva las solicitudes de instrucciones de instrucciones a la memoria ROM.
Adress_Data_Bus	8	Entrada de 8 bits encargada de llevar las direcciones de los datos a la memoria de datos.
DataOut_Bus	8	Entrada de 8 bits que se encarga de llevar los datos que se desea escribir en la memoria de datos.

Set de instrucciones

Instruction	Arguments	Description	Comments
LOAD	RX,#NUM	Load #Num to register X	#Num is 3 bits [0,7]
LOAD	RX,[RY]	Load data at address [RY] from memory	RY and RX are 3 bits[0,7]
STORE	#NUM	Store #Num to [RX] address memory	#Num is 3 bits [0,7]
STORE	[RX],RY	Stores data at Register RY in [RX] memory address	RY and RX are 3 bits [0,7]
MOVE	RX,RY	Move data from register RY to RX	RY and RX are 3 bits [0,7]
MATH	RX,OP	DO MATH OPERATION WITH RX, AND STORES RESULT IN R0	OP: 0: R0=R0+RX 1: R0=R0-RX 2: R0= R0< <rx 3:="" r0="R0">>RY 4: R0=~RX 5: R0=R0&RX 6: R0 = R0 RX 7: R0=R0^RX</rx>
JUMP	[RX],COND	JUMP PC TO [RX] ADDRESS IF COND IS TRUE	COND: 0:NO CONDITION 1: SAVE PC IN R7 2: Z FLAG IS TRUE 3: Z FLAG IS FALSE 4: C FLAG IS TRUE 5: C FLAG IS FALSE 6: N FLAG IS TRUE 7: N FLAG IS FALSE
NOP		NO OPERATION	

Diagrama caja blanca




Ilustración 2 Diagrama caja blanca Microprocesador

Codigo verilog.

```
module Pana(
input [7:0] DataIn_Bus,
input [8:0] Instruction,
input Clk,
input Reset,
output [7:0] DataOut Bus,
output [7:0] Adress Data Bus,
output [7:0] Adress Instruction Bus
    );
 wire Move;
 wire Math;
 wire Write;
 wire [2:0] k;
 wire [2:0] i;
 wire [2:0] j;
 wire Sel out;
 wire [7:0] N;
 wire [1:0] Sel PC;
 wire [2:0] f;
 wire [7:0] Resultado;
 wire [7:0] x_k;
 wire [7:0] x_i;
 wire [2:0] Ban PC;
 wire [7:0] PC save;
```

Decodificador de instrucciones M1(

```
.Instruction (Instruction),
.Move (Move),
.Write (Write),
.j(j),
.i(i),
.k(k),
.Math (Math),
.Sel out (Sel out),
.N(N),
.Sel PC(Sel PC),
.f(f)
);
Banco de registros M2(
.Resultado (Resultado),
.DataIn Bus (DataIn Bus),
.Move (Move),
.Write (Write),
.j(j),
.i(i),
.k(k),
.Reset (Reset),
.Clk(Clk),
.PC save (PC save),
.x k(x k),
.x i(x i)
);
ALU M3(
.Math (Math),
.x k(x k),
.x_i(x_i),
.f(f),
.Resultado (Resultado),
.Ban PC (Ban PC)
);
Selector de salidas M4(
.x i(x i),
.k(k),
.Sel out (Sel out),
.Clk(Clk),
.Reset (Reset),
.DataOut Bus (DataOut Bus),
.Adress Data Bus (Adress Data Bus)
);
PC M5 (
.N(N),
.Sel PC(Sel PC),
.x k(x k),
.Clk(Clk),
.Reset (Reset),
.Ban PC (Ban PC),
.PC save (PC save),
.Adress Instruction Bus (Adress Instruction Bus)
);
Endmodule
```

Descripción de los bloques

PC

Diagrama caja negra.




Ilustración 3 Diagrama caja negra PC

Descripción funcional.

Bloque encargado de indicar a la memoria qué instrucción debe proporcionarle al microprocesador.

Descripción de entradas y salidas

Señal	Dirección	Ancho (Bits)	Descripción
clk	Entrada	1	Señal de reloj
reset	Entrada	1	Señal útil para reiniciar
N	Entrada	8	Número de la instrucción a la que saltará
X_i	Entrada	8	Registro a revisar para los saltos positivos y negativos
Sel_PC	Entrada	2	Parte de la instrucción dedicada a seleccionar el tipo de salto de instrucción
Ban_PC	Entrada	3	Señal que sirve para entregarle las banderas al pc
PC_save	Salida	3	Guardar el pc en R7

Codigo verilog.

```
module PC(
input [2:0]Ban_PC,
input [7:0] N,
input [1:0] Sel_PC,
input [7:0] x_k,
input Clk,
input Reset,
output [7:0] PC save,
```

```
output [7:0] Adress_Instruction_Bus
    );

reg[7:0] Cuenta;

always@(posedge Clk)
    if (!Reset)
        Cuenta = Cuenta + 1;
    else
        Cuenta = 0;

assign Adress_Instruction_Bus = Cuenta;
assign PC_save = Cuenta;
endmodule
```

Decodificador_de_instrucciones

Diagrama caja negra.




Ilustración 4 Diagrama caja negra Decodificador_de_instrucciones

Descripción funcional.

Este bloque es el encargado de tomar la instrucción de 9 bits proporcionada y en base a lo que esta contenga dar a los demás bloques las señales que son necesarias para actuar en consecuencia.

Descripción de entradas y salidas

Descripcion de	o cililadas y	Salidas	
Señal	Dirección	Ancho (Bits)	Descripción
Instruccion	Entrada	9	Instrucción que ejecutará el microprocesador
Move	Salida	1	Señal encargada de indicar si se van a mover los registros
Write	Salida	1	Señal que indica al banco de registros si debe escribir en el registro seleccionado o no
k	Salida	4	Señal usada para seleccionar registros internos
i	Salida	4	Señal usada para seleccionar el registro con el que se trabajará
Sel_out	Salida	2	Parte de la instrucción dedicada a seleccionar el valor que se pondrá en la salida
N	Salida	8	Número de la instrucción a la que se puede saltar
Sel_PC	Salida	2	Parte de la instrucción dedicada a seleccionar el valor que se pondrá en la salida
f	Salida	3	Señal usada para indicarle a la ALU si debe sumar o restar
Math	Salida	1	Señal utilizada para indicarle a la ALU cuando debe hacer matematicas

Código verilog.

```
module Decodificador_de_instrucciones(
input [8:0] Instruction,
output Move,
output Write,
output [2:0] j,
output [2:0] k,
output [2:0] i,
output Math,
output Sel_out,
output [7:0] N,
output [1:0] Sel_PC,
output [2:0] f
    );
reg Move_i;
```

```
reg Write i;
reg [2:0] j_i;
reg [2:0] k i;
reg [2:0] i_i;
reg Math_i;
reg [1:0] Sel out i;
reg [7:0] N i;
reg [1:0] Sel PC i;
reg [2:0] f i;
always @(Instruction)
begin
  case(Instruction[2:0])
//Load RX #NUM
3'b000: begin
//RX
    case(Instruction[5:3])
     3'b000: begin
   k i = 0;
   end
    //1
       3'b001: begin
   k_i = 1;
   end
    //2
       3'b010: begin
    k i = 2;
    end
    //3
      3'b011: begin
    k i = 3;
    end
    //4
      3'b100: begin
    k i = 4;
    end
    //5
     3'b101: begin
    k i = 5;
   end
    //6
     3'b110: begin
    k_i = 6;
    end
       3'b111: begin
    k i = 7;
   end
endcase
 //#NUM
   case(Instruction[8:6])
    //0
       3'b000: begin
```

```
j_i = 0;
    end
    //1
    3'b001: begin
    j_i = 1;
    end
    //2
      3'b010: begin
    j_i = 2;
   end
    //3
      3'b011: begin
   j_i = 3;
    end
    //4
       3'b100: begin
    j_i = 4;
    end
    //5
    3'b101: begin
    j_i = 5;
   end
   //6
    3'b110: begin
   j_i = 6;
   end
    //7
    3'b111: begin
    j_i = 7;
   end
endcase
Move_i = 0;
Write i = 0;
i = 0;
Math_i = 0;
Sel out i = 0;
N i = 0;
Sel_PC_i = 0;
f_i = 0;
end
//Load RX [RY]
3'b001: begin
//RX
   case(Instruction[5:3])
    //R0+RX
     3'b000: begin
   k_i = 0;
   end
    //R0-RX
    3'b001: begin
   k i = 1;
   end
    //R0<<RX
```

```
3'b010: begin
   k_i = 2;
   end
   //R0>>RY
       3'b011: begin
   k i = 3;
   end
   //~RX
      3'b100: begin
   k i = 4;
   end
   //R0&RX
     3'b101: begin
   k i = 5;
   end
   // R0|RX
    3'b110: begin
   k i = 6;
   end
   //R0^RX
     3'b111: begin
   k i = 7;
   end
endcase
//#RY
   case(Instruction[8:6])
   //R0+RX
       3'b000: begin
   i_i = 0;
   end
   //R0-RX
       3'b001: begin
   i_i = 1;
   end
   //R0<<RX
     3'b010: begin
   i = 2;
   end
   //R0>>RY
     3'b011: begin
   i = 3;
   end
   //~RX
    3'b100: begin
   i_i = 4;
   end
   //R0&RX
       3'b101: begin
   i = 5;
   end
   // R0|RX
      3'b110: begin
   i = 6;
   end
   //R0^RX
       3'b111: begin
```

```
i_i = 7;
   end
endcase
Move_i = 0;
Write i = 0;
j i = 0;
Math i = 0;
Sel out i = 0;
N i = 0;
Sel_PC_i = 0;
f_i = 0;
end
//Store #Num
3'b010: begin
//RX
    case(Instruction[5:3])
      3'b000: begin
   k i = 0;
   end
    //1
      3'b001: begin
   k i = 1;
   end
    //2
       3'b010: begin
   k_i = 2;
   end
    //3
     3'b011: begin
   k i = 3;
    end
    //4
     3'b100: begin
    k i = 4;
    end
    //5
    3'b101: begin
    k i = 5;
   end
    //6
    3'b110: begin
   k_i = 6;
    end
      3'b111: begin
   k i = 7;
   end
endcase
 //#NUM
   case(Instruction[8:6])
    //0
       3'b000: begin
```

```
j_i = 0;
    end
    //1
    3'b001: begin
    j_i = 1;
    end
    //2
      3'b010: begin
    j_i = 2;
   end
    //3
      3'b011: begin
   j_i = 3;
    end
    //4
       3'b100: begin
    j_i = 4;
    end
    //5
    3'b101: begin
    j_i = 5;
   end
   //6
    3'b110: begin
   j_i = 6;
   end
    //7
    3'b111: begin
    j_i = 7;
   end
endcase
Move_i = 0;
Write i = 1;
i = 0;
Math_i = 0;
Sel_out_i = 0;
N i = 0;
Sel_PC_i = 0;
f_i = 0;
end
//Store RX [RY]
3'b011: begin
//RX
    case(Instruction[5:3])
       3'b000: begin
   k i = 0;
   end
    //1
       3'b001: begin
   k i = 1;
    end
    //2
       3'b010: begin
```

```
k_i = 2;
   end
   //3
3'b011: begin
   k i = 3;
   end
   //4
    3'b100: begin
   k i = 4;
   end
   //5
    3'b101: begin
   k_i = 5;
   end
   //6
    3'b110: begin
   k_i = 6;
   end
   //7
    3'b111: begin
   k i = 7;
   end
endcase
//RY
   case(Instruction[8:6])
    3'b000: begin
   i_i = 0;
   end
   //1
3'b001: begin
   i_i = 1;
   end
      3'b010: begin
   i = 2;
   end
   //3
      3'b011: begin
   i i = 3;
   end
    3'b100: begin
   i = 4;
   end
   //5
    3'b101: begin
   i_i = 5;
   end
   //6
   3'b110: begin
i_i = 6;
   end
    3'b111: begin
   i_i = 7;
```

```
end
endcase
Move_i = 0;
Write_i = 1;
j i = 0;
Math i = 0;
Sel out i = 0;
N i = 0;
Sel_PC_i = 0;
f_i = 0;
end
//Move RX RY
3'b100: begin
//RX
    case(Instruction[5:3])
    //0
     3'b000: begin
    k i = 0;
    end
    //1
     3'b001: begin
    k_i = 1;
    end
    //2
    3'b010: begin
    k_i = 2;
    end
    //3
    3'b011: begin
    k_i = 3;
    end
    //4
       3'b100: begin
    k i = 4;
    end
    //5
       3'b101: begin
    k i = 5;
    end
    //6
       3'b110: begin
    k i = 6;
    end
    //7
     3'b111: begin
    k_i = 7;
    end
endcase
 //RY
    case(Instruction[8:6])
    //R0+RX
       3'b000: begin
    i_i = 0;
```

```
end
   //R0-RX
    3'b001: begin
   i_i = 1;
   end
    //R0<<RX
      3'b010: begin
   i = 2;
   end
   //R0>>RY
     3'b011: begin
   i_i = 3;
   end
    //~RX
    3'b100: begin
   i = 4;
   end
    //R0&RX
     3'b101: begin
   i_i = 5;
   end
   // R0|RX
      3'b110: begin
   i = 6;
   end
    //R0^RX
     3'b111: begin
   i = 7;
   end
endcase
Move_i = 1;
Write_i = 0;
j i = 0;
Math i = 0;
Sel out i = 0;
N i = 0;
Sel_PC_i = 0;
f i = 0;
end
//Math RX OP
3'b101: begin
//RX
   case(Instruction[5:3])
    3'b000: begin
   k_i = 0;
   end
   //1
    3'b001: begin
   k i = 1;
   end
   //2
```

```
3'b010: begin
   k_i = 2;
   end
    //3
      3'b011: begin
   k i = 3;
   end
   //4
      3'b100: begin
   k i = 4;
   end
   //5
    3'b101: begin
   k i = 5;
   end
   //6
    3'b110: begin
   k i = 6;
   end
    //7
    3'b111: begin
   k i = 7;
   end
endcase
//OP
   case(Instruction[8:6])
   //R0+RX
      3'b000: begin
   f i = 0;
   end
   //R0-RX
      3'b001: begin
   f_i = 1;
   end
   //R0<<RX
     3'b010: begin
   f i = 2;
   end
    //R0>>RY
    3'b011: begin
   f i = 3;
   end
    //~RX
    3'b100: begin
   f_i = 4;
   end
    //R0&RX
      3'b101: begin
   f i = 5;
   end
    // R0|RX
      3'b110: begin
   f i = 6;
   end
    //R0^RX
       3'b111: begin
```

```
f_i = 7;
    end
    endcase
Move i = 0;
Write i = 0;
j i = 0;
i^{-}i = 0;
Math i = 1;
Sel_out_i = 0;
N_i = 0;
Sel_PC_i = 0;
end
//Jump
3'b110: begin
//RX
   case(Instruction[5:3])
    3'b000: begin
   k_i = 0;
   end
    //1
      3'b001: begin
   k_i = 1;
   end
    //2
    3'b010: begin
   k i = 2;
    end
    //3
    3'b011: begin
    k i = 3;
    end
    //4
    3'b100: begin
    k i = 4;
   end
    //5
    3'b101: begin
   k_i = 5;
   end
    //6
     3'b110: begin
   k_i = 6;
   end
    //7
      3'b111: begin
   k i = 7;
   end
```

endcase

```
//#Cond
    case(Instruction[8:6])
    //0:NO CONDITION
        3'b000: begin
    f i = 0;
    end
    //1: NO CONDITION SAVE PC IN R7
       3'b001: begin
    f i = 1;
    end
    //2:Z FLAG IS TRUE
       3'b010: begin
    f_i = 2;
    end
    //3:Z FLAG IS FALSE
        3'b011: begin
    f i = 3;
    end
    //4: C FLAG IS TRUE
       3'b100: begin
    f_{i} = 4;
    end
    //5: C FLAG IS FALSE
       3'b101: begin
    f i = 5;
    end
    //6: N FLAG IS TRUE
       3'b110: begin
    f i = 6;
    end
    //7: N FLAG IS FALSE
       3'b111: begin
    f i = 7;
    end
endcase
Move i = 0;
Write i = 0;
j_i = 0;
i_i = 0;
Math i = 0;
Sel out i = 0;
N i = 0;
Sel PC i = 0;
f i = 0;
end
//Nop
3'b111: begin
Move i = 0;
Write_i = 0;
Math \bar{i} = 0;
```

end

```
endcase
end

assign Move = Move_i;
assign Write = Write_i;
assign j = j_i;
assign k = k_i;
assign i = i_i;
assign Math = Math_i;
assign Sel_out = Sel_out_i;
assign N = N_i;
assign Sel_PC = Sel_PC_i;
assign f = f_i;
```

Banco_de_registros

Diagrama caja negra.




Ilustración 5 Diagrama caja negra Banco_de_registros

Descripción funcional.

Este módulo es el encargado de guardar los valores numéricos y/o presentarlos a su salida (según sea necesario).

Descripción de entradas y salidas

Descripcion d	e entradas y	Salluas	
Señal	Dirección	Ancho (Bits)	Descripción
Clk	Entrada	1	Señal de reloj
Reset	Entrada	1	Señal de reinicio
Move	Entrada	1	Señal que indica al banco de registros donde debe mover los registros
Write	Entrada	1	Señal que indica al banco de registros si debe escribir en el registro seleccionado o no
k	Entrada	4	Señal usada para seleccionar registros internos
i	Entrada	4	Señal usada para seleccionar el registro con el que se trabajará
Sel_out	Entrada	2	Parte de la instrucción dedicada a seleccionar el valor que se pondrá en la salida
N	Entrada	8	Número de la instrucción a la que se puede saltar
Sel_PC	Entrada	2	
f	Entrada	3	Señal usada para indicarle a la ALU si debe sumar o restar
X_i	Salida	8	Señal que será utilizada en La ALU como operador A
X_j	Salida	8	Señal que será utilizada en la ALU como operador B
PC_save	Entrada	8	Guardar el pc en R7
j	Entrada	3	Valores de #num


Código verilog.

```
module Banco_de_registros(
input [7:0] Resultado,
input Move,
input [7:0] DataIn Bus,
input Write,
input [7:0] PC save,
input [2:0] k,
input [2:0] i,
input [2:0] j,
input Clk,
input Reset,
output [7:0] x k,
output [7:0] x_i
    );
reg[7:0] R[0:7];
assign x_k=R[k];
assign x_i=R[i];
always@(posedge Clk)
```

```
begin
if(Reset)
begin
R[\bar{0}] \leq 0;
R[1] \le 0;
R[2] <= 0;
R[3] \le 0;
R[4] <= 0;
R[5] \le 0;
R[6] \le 0;
R[7] \le 0;
end
else
begin
if(Write)
begin
R[k] \le j;
R[i]<= R[i];
end
else
R[7] <= PC_save;</pre>
R[0] <= Resultado;
 end
if(!Move)
begin
end
else
R[i] \le R[k];
end
endmodule
```

ALU

Diagrama caja negra.



Descripción funcional.

Bloque encargado de hacer las operaciones matemáticas (sumas y restas), en el cual también se encuentran las banderas.

Descripción de entradas y salidas

Señal	Dirección	Ancho (Bits)	Descripción
OpA	Entrada	8	Operador A
ОрВ	Entrada	8	Operador B
f	Entrada	1	Señal que indica a la ALU si debe sumar o restar los operadores
resultado	Salida	8	Resultado de la operación
Ban_PC	Salida	3	Señal que sirve para entregarle las banderas al PC.
Math	Entrada	1	Señal utilizada para indicarle a la ALU cuando debe hacer matemáticas

Código verilog.

```
module ALU(
input [7:0] x k,
input [7:0] x_i,
input [2:0] f,
input Math,
output [7:0] Resultado,
output [2:0] Ban PC
    );
reg [7:0] R0 = 0;
always @(*)
begin
case (Math)
1'b0:
R0=x k;
1'b1:
case(f)
0: R0 = (x_k + x_i);
 1: R0 = (x_k - x_i);
 2: R0 = (x k << x i);
 3: R0 = (x^k >> x_i);
 4: R0 =~ x i;
 5: R0 = (x_k & x_i);
 6: R0 = (x k | x i);
 7: R0 = (x k ^ x i) ;
endcase
endcase
```

end

endmodule

Selector_de_salidas

Diagrama caja negra.




Ilustración 7 Diagrama caja negra Selector_de_salidas

Descripción funcional.

Este bloque es el encargado de seleccionar el valor que se colocará en la salida y seleccionar en que salida se colocará el mismo.

Descripción de entradas y salidas

<u> </u>	-		
Señal	Dirección	Ancho (Bits)	Descripción
clk	Entrada	6	Señal de reloj
reset	Entrada	1	Señal útil para reiniciar
X_j	Entrada	4	Señal usada para poner el valor de un registro en una salida
k	Entrada	2	Señal usada para mandar la dirección del dato
Sel_out	Entrada	2	Parte de la instrucción dedicada a seleccionar el valor que se pondrá en la salida
DataOut_Bus	Salida	8	Número de la instrucción a la que se puede saltar
Adress_Data_Bus	Salida	8	Salida de dirección de datos

Código verilog.

```
module Selector de salidas (
input [7:0] x_i,
input [2:0] k,
input Sel_out,
input Clk,
input Reset,
output [7:0] DataOut Bus,
output [7:0] Adress Data Bus
    );
reg [7:0] DataOut_Bus_i;
reg [7:0] Adress Data Bus i;
reg [7:0] aux;
always@(posedge Clk)
begin
if (Reset)
begin
aux<=0;
 end
 else
 case(Sel out)
 0: aux<=x i;</pre>
 1: aux<=k;
 default: aux<=0;</pre>
 endcase
end
always@(posedge Clk)
begin
if (Reset)
begin
DataOut Bus i<=0;
 Adress Data Bus i<=0;
 end
 else
begin
DataOut Bus i<=aux;
 Adress Data Bus i<= k;
 end
end
assign DataOut Bus = DataOut Bus i;
assign Adress_Data_Bus = Adress_Data_Bus_i;
endmodule
```

Simulación



Ilustración 8 Simulación del microprocesador

Descripción de la simulación.

En la siguiente simulación se puede observar que se guardó un 3 en el registro 1, el cual se movió al registro 0 para, posteriormente realizar sumas con estos números, se sumó 3 + 3 después se le sumo al resultado 3 y después se le sumo al resultado 3, dándonos como salida 9, el cual es el resultado de multiplicar 3 por 3.