

Programa de Ingeniería en Robótica y Mecatrónica

Microcontroladores Remberto Sandoval Aréchiga

Reporte de practica de controlador de display 7 segmentos

Integrantes del equipo Los Panas Matricula Karla Lorena Loera Benitez 35165366 Jonathan Adrian Garcia Guerrero 35164932 Allan Uriel Valencia Esparza 35164771

Resumen Nuestro proyecto es realizar un display de 7 segmentos basándonos en la ayuda de cada uno de nuestros compañeros. Cada uno de los equipos contribuyo con una parte del código ya sea contadores, el preescalador y la estructura base. Por lo que en este reporte podremos observar las diversas herramientas y códigos que utilizamos, así como las simulaciones correspondientes, una pequeña instrucción de lo que es un display de 7 segmentos y nuestras conclusiones de lo realizado.
2

Índice

Análisis de resultados	. 12
Apéndice A (código)	
Apéndice B (Testbench)	
Arquitectura	
Decodificador	7
Multiplexor	7
Preescalador	6
c	
Conclusiones	. 12
Implementación y simulación	8
Contador de anillo	9
Decodificador	9
Multiplexor	. 10
Preescalador	8
Índice	3
Introducción	4, 5
¿Qué es un display de 7 segmentos?	4
Partes de un display de 7 segmentos	4
R	
Referencias	. 12
Requerimientos	5
Resumen	2

Introducción

Para poder comprender un poco mejor lo que se realizó daremos una pequeña introducción a el display de 7 segmentos con algunas de sus características principales. Después de analizar esto podremos dar inicio a como realizamos cada una de las partes de nuestro display de 7 segmentos.

¿Qué es un display de 7 segmentos?

El display de siete segmentos es una forma de representar caracteres en equipos electrónicos. Está compuesto de siete segmentos que se pueden encender o apagar individualmente. Cada segmento tiene la forma de una pequeña línea y permite visualizar números del 0 al 9 y algunos caracteres. Existen dos tipos de display, de cátodo común y de ánodo común.





Imagen 1 Display 7 segmentos


Ánodo común

Se llama así porque todos los leds están unidos en su terminal positiva (ánodo), para encenderlos tenemos que poner tierra en la terminal de la letra que se desee.

Cátodo común

Este display es el opuesto del ánodo común ya que los leds están unidos en la terminal negativa (cátodo). Para encender los leds tenemos que poner voltaje en las terminales de las letras.





hasta la letra "G".

Partes de un display de 7 segmentos

Se llama así porque todos los leds están unidos en su terminal Se le conoce como 7 segmentos por que cuenta con siete diodos led principales y uno extra para representar un punto. También cuenta con una carcasa para cubrirlos y 10 terminales: 2 son de alimentación (2 de Vcd o 2 de Gnd), 1 es para visualizar un punto y 7 son para representar cada uno de los números según la combinación que se le ponga, estos están representados por una letra del abecedario desde la "A"

Requerimientos

Los requerimientos para este proyecto son; crear un controlador de display de 7 segmentos el cual tendrá que poder exponer 4 dígitos haciendo uso del hexadecimal (lo cual se traduce a un sistema de numeración que va del 0 al 15), que internamente se podría escribir como 0x0 a 0xF, asimismo, para mostrar estos dígitos en el display propiamente dicho, se hará uso de un preescalador que funcionara a 120 Hz, que es lo ideal para que el ojo humano no aprecie el parpadeo del display. Los dígitos que deberá mostrar el display propiamente dicho serán otorgados por medio de 4 entradas de 4 bits cada uno, que serán seleccionados por un selector de anillo, pasando por un demultiplexor, y, finalmente transitara por un codificador, dando señales a los segmentos y del contador de anillo hacia los ánodos del display.




Imagen 5 Imagen del diagrama de caja negra en el cual se especifican los requerimientos necesarios para que el controlador sea posible.

Arquitectura

La siguiente imagen muestra nuestra arquitectura que comienza con nuestro diagrama de caja negra el cual incluye todos los diversos componentes que vamos a necesitar para crear nuestro display.




Imagen 6 Caja negra

De manera individual en cada uno de ellos hicimos un código por separado basándonos en su arquitectura comenzando por el preescalador.

Preescalador

- Modifica la frecuencia de entrada de la señal i_Clk de los 100MHz a 120Hz en la salida mediante un conteo de pulsos cada flanco positivo lo que permite operar a distintas frecuencias.
- Cada 833334 ciclos de reloj provenientes de la señal i_Clk se producirá un ciclo de reloj en la salida o_Presc.
- Mantiene la salida o_Presc en 1 la mitad del tiempo y la otra mitad en 0. Cuando el contador de pulsos alcanza un valor igual a 416667 el valor de la señal de salida pasa de 1 a 0. Cuando el contador de pulsos alcanza un valor igual a 833334 el valor de la señal de salida pasa de 0 a 1 y el conteo se reinicia desde 0.
- Utiliza la señal o_Presc como habilitación del contador de anillo, cuando esta señal de salida tiene un valor de 1.




Imagen 7 Diagrama del preescalador

Contador de anillo

- Seleccionar el display de 4 segmentos en el que se representará cada dato a través de la señal de o_Anodo, a partir de una señal de reloj de 120 Hz.
- En el contador de anillo existe un bit que se desplaza entre flip flops usando la señal del preescalador que lo hará cambiar de posición, esto se traduce como altos y bajos en los

- ánodos los cuales son ceros y unos lógicos para el selector como se observa en la siguiente imagen, esto para la salida o_Anodos.
- La salida selector está conformada por Q3, Q2, Q1 y Q0, los cuales envían la posición del bit en el anillo contador, con el cual el demultiplexor toma como referencia para seleccionar la entrada de datos.




Imagen 8 Diagrama de contador de anillo

Multiplexor

- La entrada i_Sel indica qué entrada será correspondiente a la salida. Este comportamiento se describe a continuación:
 - i_Sel = "00" [La salida corresponde a i_Datos0]
 - i_Sel = "01" [La salida corresponde a i_Datos1]
 - i_Sel = "10" [La salida corresponde a i_Datos2]
 - i_Sel = "11" [La salida corresponde a i_Datos3]




Imagen 9 Diagrama de multiplexor

Name to Control of Control

Al implementar en nuestro código lo antes ya mencionado para obtener la arquitectura a través de nuestra herramienta vivado nos quedó de la siguiente forma:




Imagen 10 Diagrama del decodificador

Implementación y simulación

En nuestra simulación comenzamos cerciorándonos de que cada uno de nuestros códigos funcionaran de manera correcta así mismo la simulación individual de cada código como se muestra a continuación.




Imagen 11 Diagrama completo de vivado

Preescalador




Imagen 12 Simulación del preescalador

Contador de anillo




Imagen 13 Simulación del contador de anillo

Decodificador




Imagen 14 Simulación del decodificador

Multiplexor




Imagen 15 Simulación de multiplexor

Comprobando que los códigos funcionaban de manera correcta gracias a las simulaciones procedimos a realizar el código completo para corroborar que todo en conjunto funciona de manera correcta realizando su respectiva simulación.




Imagen 16 Simulación de todo el programa




Imagen 17 Simulación completa

Ya que funciono de manera correcta el código y la simulación de todo en conjunto obtuvimos de igual manera nuestro proyect summary y nuestro device.




Imagen 18 Proyect summary




Imagen 19 Device

Análisis de resultados

Gracias al trabajo en conjunto de todos y la tutela de nuestro profesor pudimos llevar acabo dicho proyecto con el cual nos mostró no solo el funcionamiento de una display de 7 segmentos si no también la utilización de Verilog, nuevas plataformas de trabajo y muchas nuevas dinámicas de este que nos ayudaran en nuestro día cotidiano como futuros ingenieros.

Los resultados en nuestras simulaciones nos señalan que no debería de haber mayor complicación en caso de que pudiéramos subirlo a nuestra basys 3 lo cual esperamos algún día poder hacerlo nosotros mismos.

Los resultados fueron más de los esperados a pesar de las dificultades que llegamos a tener con transformación de diagrama a código, fue muy desafiante en un principio el crear el código de Contador de anillo, pero uno de nuestros compañeros nos ayudó a realizarlo después de ese problema no hubo ninguna complicación.

Conclusiones

El display de 7 segmentos está constituido de varias partes que son indispensables para su funcionamiento con este proyecto en conjunto nos dimos cuenta de la importancia de cada una de sus componentes y que no solo el display necesita el buen funcionamiento de todo para operar correctamente, sino que también un equipo de trabajo el cual se verá reflejado gravemente cualquiera de sus fallas.

En el caso de nuestro equipo hubo varias complicaciones con la utilización de Verilog y de nuestro código lo cual se resolvió favorablemente y gracias a estos problemas ocurridos logramos un mayor conocimiento sobre este tema y el funcionamiento de un contador de anillo para luego implementar este conocimiento en los códigos faltantes para así lograr finalizar nuestro trabajo.

En general esta práctica fue bastante productiva para nosotros logrando comprender conceptos de los cuales antes no teníamos conocimiento.

Referencias

Authorized translation from the English language edition, entitled DIGITAL FUNDAMENTALS, 9TH Edition by FLOYD, THOMAS L., published by Pearson Education Inc, publishing as Prentice Hall, Copyright © 2006

Ingeniería Mecafenix. (2020, 22 junio). Display de 7 segmentos (como se usa).

https://www.ingmecafenix.com/electronica/display-de-7-segmentos/

A. (2018, 24 enero). Display 7 Segmentos ánodo y cátodo común. HETPRO/TUTORIALES.

https://hetpro-store.com/TUTORIALES/display-7-segmentos-anodo-catodo-comun/

```
Apéndice A (código)
module Controlador_Display_7_seg
                                     //Nombre del modulo
//Entrada del reloj
       input i Clk,
                                         //Entrada del reloj
//Entrada del reset
//Entrada de 4 bits llamado
i_Datos1
//Entrada de 4 bits llamado
i_Datos2
//Entrada de 4 bits llamado
i_Datos3
//Entrada de 4 bits llamado
i_Datos4
//Salida de 4 bits llamado
o_Anodos
        input i Rst,
        input [3:0] i Datos1,
        input [3:0] i Datos2,
        input [3:0] i Datos3,
        input [3:0] i Datos4,
        output [3:0] o Anodos,
                                           o Anodos
        output [6:0] o_Segmentos);
                                        /\overline{/}Salida de 7 bits llamado
                                           o Segmentos
                                         //Cable interno de 4 bits
   wire [3:0] Demx deco Sel;
                                           llamado De
   llamado Contador demx sel
    Prescalador contador tiempo
   Contador_de_anillo Bloque_1( //Nombre del primer bloque
                                            Contador de anillo
        .i Clk(Prescalador contador tiempo),//Renombrando las entradas y
                                           salidas internas del bloque
                                           //Renombrando las entradas
        .i Rst(i Rst),
                                         y salidas internas del bloque
//Renombrando las entradas y
        .o Anodos(o Anodos),
                                           salidas internas del bloque
        .o Sel(Contador demx sel)
                                            //Renombrando las entradas y
                                           salidas internas del bloque
    );
    Preescalador Bloque 2(
                                         //Nombre del segundo bloque
                                            Preescalador
    .i Clk(i_Clk),
                                            //Renombrando las entradas y
                                           salidas internas del bloque
                                           //Renombrando las entradas y
    .i Rst(i Rst),
                                           salidas internas del bloque
    .o Presc(Prescalador contador tiempo) //Renombrando las entradas y
                                           salidas internas del bloque
    );
    Deco binario 7seg Bloque 3(
                                          //Nombre del tercer bloque
                                           Deco binario 7seg
                                         //Renombrando las entradas y
       .i Bits(Demx deco Sel),
                                           salidas internas del bloque
        .o_Segmentos(o_Segmentos)
                                         //Renombrando las entradas y
                                           salidas internas del bloque
    );
    Demx Bloque 4(
                                           //Nombre del cuarto bloque
                                           Demx
        .i_Sel(Contador_demx_sel), //Renombrando las entradas y
                                           salidas internas del bloque
                                         //Renombrando las entradas y
        .i_Datos_0(i_Datos1),
                                           salidas internas del bloque
        .i_Datos_1(i_Datos2),
                                           //Renombrando las entradas y
                                           salidas internas del bloque
        .i Datos 2(i Datos3),
                                           //Renombrando las entradas y
                                           salidas internas del bloque
```

```
.i_Datos_3(i_Datos4),
                                          //Renombrando las entradas v
                                          salidas internas del bloque
        .o Salida (Demx deco Sel)
                                          //Renombrando las entradas y
                                           salidas internas del bloque
   );
                                          //Acaba el modulo
endmodule
______
                                     //Nombre del modulo
//Entrada del reloj
module Contador de anillo (
   input i Clk,
   input i Rst,
                                      //Entrada del reset
   output reg [3:0] o Anodos,
                                       //Salida de 4 bits llamado
                                        o Anodos
                                       //Salida de 2 bits llamada o Sel
   output reg [1:0] o Sel);
always @ (posedge i Rst, posedge i Clk) //Funcion que se ejecuta
                                        en forma de bucle, hace que el código espere
                                        el rise del clock y también el reset para
                                        ejecutar el código
                                        //Se engloba el proceso en un
   begin
                                        bloque
       if(i Rst) begin
                                        //Condicional que revisa si se
                                      presiono el reset
//Inicializa los ánodos en 0001
           o Anodos<= 4'b0001;
           o Sel<=2'b00;
                                        //Inicializa la selección en 00
                                        //Finaliza el condicional
       end
                                        //Condicional que engloba un
       else begin
                                        bloque
           case(o_Sel)
                                        //Case que toma el valor que
                                        está en o Sel
               2'b00: begin
                                        //Cuando s Sel se encuentra en
                                        00 inicia el siguiente bloque de códigos
                   o_Anodos<= 4'b0001; //Se asigna el valor a o_Anodos
                                        0001
                                        //Se suma un 1 al valor de o Sel
                   o Sel<=o Sel+1;
                                        //Termina el bloque de código
               end
                                        //Inicia el bloque de código
               2'b01: begin
                                        cuando o Sel tiene el valor 01
                   o Anodos <= 4'b0010; //Se asigna el valor a o Anodos
                                        0010
                                        //Se suma un 1 al valor de o Sel
                   o Sel<=o Sel+1;
                                        //Termina el bloque de código
               end
               2'b10: begin
                                        //Se ejecuta el siguiente bloque
                                        de código cuando o Sel tiene los valores 10
                   o Anodos<= 4'b0100; //Se asigna el valor a o Anodos
                                        0100
                   o_Sel<=o_Sel+1; //Se suma un 1 al valor de o Sel
                                        //Termina el bloque de código
               end
                                       //El siguiente bloque de código
               default: begin
                                        se ejecuta cuando no hay otro case disponible
                   o Anodos<= 4'b1000; //Se asigna el valor a o_Anodos
                                        1000
                   o Sel<=2'b00;
                                       //Se le asigna a o Sel un valor
                                        de 00
               end
                                        //Termina el bloque de código
           endcase
                                        //Termina el código dentro del
                                        condicional
       end
                                        //Termina el bloque de código
   end
                                        //Termina el bloque de código
endmodule
                                        //Acaba el modulo
module Preescalador (
                                 //Nombre del módulo
 input i Clk,
                                 //Declaración de la entrada llamada
                                  i Clk
```

```
input i Rst,
                                   //Declaración de la entrada llamada
                                   i Rst
  output o Presc
                                   //Declaración de la salida llamada
                                   o Presc
  );
  reg [19:0] contador;
                                  //Registro de 20 bits llamado contador
                                  //Registro llamado salida
  reg salida;
  always@(posedge i Clk)
                                   //Función que se ejecuta en forma de
                                  bucle, hace que el código espere el rise del clock
                                   y también el reset para ejecutar el código
                                   //Se engloba el proceso en un buble
 begin
      if (i_Rst)
                                   //Condicional que se activa cuando se
                                   presiona i reset
      contador <= 0;</pre>
                                   //Se asigna el valor a contador
                                   //Condicional que engloba otro bloque
      contador <= contador+1;</pre>
                                   //Se asigna nuevo valor a contador
                                   //Condicional que se activa cuando se
      if (contador <= 416666)
                                   cumple la condición
                                   //Se asigna el valor de salida
     salida <= 0;
     else
                                  //Condicional que engloba otro bloque
                                  //Se asigna nuevo valor a salida
      salida <= 1;
                                 //Condicional que se activa cuando se
      if (contador == 833333)
                                   cumple la condición
                                  //Se asigna el valor a contador
     contador <= 0;</pre>
                                  //Termina el bloque de código
                                //Se iguala el valor de assign o Presc
  assign o Presc = salida;
                                   a salida
endmodule
                                   //Acaba el modulo
module Deco binario 7seg(
                                         //nombre del módulo
  input [3:0] i Bits,
                                         //entrada de 4 bits llamada
                             i bits
                                         //salida de 7 bits llamada
  output reg [6:0] o Segmentos
                             o segmentos
  );
                                          //función que se ejecuta en
always@(i Bits)
                              forma de bucle
                                          //Se engloba el proceso en un
 begin
                              bloque
    case(i Bits)
                                          //case para que según el valor
                              de i bits se asignará cierto
                  valor a o segmentos
     4'b0000: o Segmentos = 7'b0000001; //0
     4'b0001: o Segmentos = 7'b1001111; //1
     4'b0010: o_Segmentos = 7'b0010010; //2
     4'b0011: o_Segmentos = 7'b0000110;
     4'b0100: o_Segmentos = 7'b1001100;
     4'b0101: o_Segmentos = 7'b0100100;
                                         //5
     4'b0110: o_Segmentos = 7'b0100000;
     4'b0111: o Segmentos = 7'b0001111;
                                         //7
     4'b1000: o Segmentos = 7'b0000000;
     4'b1001: o Segmentos = 7'b0001100;
                                         //9
     4'b1010: o Segmentos = 7'b0001000;
                                         //A
     4'b1011: o Segmentos = 7'b1100000;
                                         //B
     4'b1100: o_Segmentos = 7'b0110001;
                                         //C
     4'b1101: o Segmentos = 7'b1000010;
                                         //D
      4'b1110: o_Segmentos = 7'b0110000;
                                         //E
      4'b1111: o Segmentos = 7'b0111000;
      default: o Segmentos = 7'b1111111; //Por defecto estén apagados
    endcase
                                          //se cierra el case
  end
                                          //termina el bloque
endmodule
                                          //termina el módulo
                                         //Nombre del modulo
module Demx
```

```
//Entrada de 4 bits llamada
       input [3:0] i Datos 0,
                                        i Datos 0
        input [3:0] i Datos 1,
                                       //Entrada de 4 bits llamada
                                        i Datos 1
        input [3:0] i Datos 2,
                                       //Entrada de 4 bits llamada
                                        i Datos 2
         input [3:0] i Datos 3,
                                       //Entrada de de 4 bits llamada
                                        i Datos 3
         input [1:0] i Sel,
                                       //Entrada de 2 bits llamada
                                        i Sel
        output reg [3:0] o_Salida);
                                        //Salida de 4 bits llamada
                                        o_Salida
always@(i_Sel) begin
                                         //Función que ejecuta en forma
                                         de bucle
           case (i Sel)
                                        //Condicional que revisa i Sel
                 2'b00: o Salida <= i Datos 0; //Cuando i sel esta en
                                               estos 1'b00 se le asigna a o Salida los
                                              datos de i Datos 0
                 2'b01: o Salida <= i Datos 1; //Cuando i sel está en
                                               estos 1'b01 se le asigna a o Salida los
                                               datos de i Datos 1
                 2'b10: o_Salida <= i_Datos_2; //Cuando i_sel está en
                                               estos 1'b10 se le asigna a o Salida los
                                               datos de i Datos 2
                 default : o Salida <= i Datos 3; //En caso contrario</pre>
                                               que no se cumpla una de las anteriores
           endcase
                                               //Fin de la condicional
     end
                                            //Termina el bloque de código
endmodule
                                            //Termina el modulo
Apéndice B (Testbench)
/module Controlador Display 7 seg TB( //Nombre del módulo del testbench
    reg clk,reset;
                                        //Registros llamados clk y reset
    reg [3:0] D0,D1,D2,D3;
                                       //Registros de 4 bits llamados
                                        D0, D1, D2 y D3
                                       //Cable de 4 bits llamado AN
    wire [3:0] AN;
                                       //Cable de 7 bits llamado Seg
    wire [6:0] Seq;
    Controlador Display 7 seg DUT(
                                       //Nombre de la unidad bajo testeo
                                         (DUT)
        .i Clk(clk),
                                       //Asignación de los nombres de
                                         las variables de otros bloques
                                       //Asignación de los nombres de
        .i Rst(reset),
                                         las variables de otros bloques
        .i Datos1(D0),
                                       //Asignación de los nombres de
                                         las variables de otros bloques
        .i Datos2(D1),
                                       //Asignación de los nombres de
                                        las variables de otros bloques
        .i Datos3(D2),
                                       //Asignación de los nombres de
                                        las variables de otros bloques
        .i Datos4(D3),
                                       //Asignación de los nombres de
                                        las variables de otros bloques
        .o Anodos (AN),
                                       //Asignación de los nombres de
                                        las variables de otros bloques
        .o Segmentos (Seg)
                                       //Asignación de los nombres de
                                        las variables de otros bloques
    );
    initial
                                        //Inicializa el testbench
    begin
                                        //Inicia el bloque de código
```

```
//Se le asigna a clk el valor 0
       clk \le 0;
                                      //Se le asigna a reset el valor
       reset<=1;
                                      //Se le asigna a d0 el valor de 9
       D0 \le 9;
                                      //Se le asigna a d1 el valor de 7
       D1 \le 7;
       D2 \le 5;
                                     //Se le asigna a d2 el valor de 5
       D3<=1;
                                     //Se le asigna a d3 el valor de 1
       #20 reset<=0;
                                     //Pasa tiempo y el reset se le
                                      asigna el valor de 0
                                      //Termina el bloque de código
   end
   always@(clk) begin
                                      //Inicializa el reloj
                                     //El reloj se actualiza cada
       #5 clk<=~clk;
                                       cierto tiempo
   end
                                      //Termina el reloj
                                     //Termina el testbench
endmodule
______
                                  //Nombre del módulo testbench
module Contador de anillo TB(
   reg clk;
                                     //Registro del relog
                                     //Registro del reset
   reg rst;
   wire [3:0] anodo;
                                     //Cables de 4 bits de nombre ánodo
                                     //Cables de 2 bits de nombre sel
   wire [1:0] sel;
   Contador_de_anillo DUT ( //Nombre de la unidad bajo
                                      testeo(DUT)
                                     //Asignación de los nombres de las
        .i Clk(clk),
                                      variables de otros bloques
                                     //Asignación de los nombres de las
       .i Rst(rst),
                                       variables de otros bloques
       .o Anodos (anodo),
                                     //Asignación de los nombres de las
                                       variables de otros bloques
       .o Sel(sel)
                                     //Asignación de los nombres de las
                                      variables de otros bloques
   );
   initial begin
                                     //Inicia el testbench
                                     //Se le asigna valor al reloj
      clk \le 0;
                                  //Se le asigna el valor de 1 al reset
       rst<=1;
       #20 rst<=0;
                                    //Pasa tiempo y se le asigna el
                                       valor 0 al reset
                                     //Termina la inicialización del
   end
                                      testbench
                                     //Inicia la lista de sensitividad
   always@(clk) begin
                                      para el clock
       #5 clk <= ~clk;
                                     //Líneas de código para el reloj
                                     //Termina el módulo de código
   end
endmodule
                                     //Termina el módulo testbench
______
module Preescalador TB(
                                   //Nombre del modulo
);
   reg clk;
                                    //registro llamado reloj
                                   //registro llamado reset
   reg reset;
                                  //Cable de salida del reloj
//Diseño bajo testeo de multiplexor
//Especifica que i_Clk es clk para
   wire clk out;
   Preescalador DUT (
           .i Clk(clk),
                                     su futuro uso
                                   //Especifica que i_Rst es reset
           .i Rst(reset),
                                     para su futuro uso
           .o Presc(clk out)
                                   //Especifica que o Presc es clk out
```

```
para su futuro uso
    );
    initial
                                      //Iniciación del testbench
    begin
                                      //Función que ejecuta en forma de
                                        bucle
           clk \le 0;
                                      //Asigna el valor 0 a clk
                                      //Asigna el valor 1 a reset
           reset<=1;
           #20 reset<=0;
                                      //Asigna el valor 0 a reset
                                       //Termina el bloque de código
    end
                                       //Función que ejecuta en forma de
    always@(clk)
                                         bucle
    #5 clk <= ~clk;
                                       //El reloj se actualiza cada
                                         cierto tiempo
                                       //Termina el modulo
endmodule
                                       //Nombre del modulo
module Preescalador TB(
);
    reg clk;
                                       //registro llamado reloj
                                       //registro llamado reset
    reg reset;
    wire clk out;
                                       //Cable de salida del reloj
    Preescalador DUT (
                                       //Diseño bajo testeo de
                                       multiplexor
                                       //Especifica que i_Clk es clk para
            .i Clk(clk),
                                         su futuro uso
                                       //Especifica que i Rst es reset
            .i Rst(reset),
                                         para su futuro uso
            .o_Presc(clk_out)
                                       //Especifica que o_Presc es
                                        clk out para su futuro uso
    );
    initial
                                       //Iniciación del testbench
    begin
                                       //Función que ejecuta en forma de
                                         bucle
           clk \le 0;
                                       //Asigna el valor 0 a clk
            reset<=1;
                                      //Asigna el valor 1 a reset
           #20 reset<=0;
                                       //Asigna el valor 0 a reset
                                        //Termina el bloque de código
    end
    always@(clk)
                                        //Función que ejecuta en forma de
                                        bucle
    #5 clk <= ~clk;
                                        //El reloj se actualiza cada
                                        cierto tiempo
                                        //Termina el modulo
endmodule
/`timescale 1ns / 1ps
module Multiplexor TB(
                                       //Nombre del modulo
   );
reg [3:0] Datos 0;
                                       //Entrada de 4 bits llamada
                                         i Datos 0
reg [3:0] Datos 1;
                                         //Entrada de 4 bits llamada
                                         i Datos 1
reg [3:0] Datos 2;
                                         //Entrada de 4 bits llamada
                                         i Datos 2
                                         //Entrada de 4 bits llamada
 reg [3:0] Datos 3;
                                         i Datos 3
 reg [1:0] Sel;
                                        //Entrada de 2 bits llamada i Sel
 wire [3:0] Salida;
                                        //Salida de 4 bits llamada
                                         o Salida
Multiplexor DUT(
                                         //Diseño bajo testeo de
```

```
multiplexor
     .i Datos 0 (Datos 0),
                                          // Especifica que i Datos 0 es
                                         Datos O para su futuro uso
     .i Datos 1 (Datos 1),
                                         // Especifica que i Datos 1 es
                                         Datos 1 para su futuro uso
     .i Datos 2(Datos 2),
                                         // Especifica que i Datos 2 es
                                         Datos 2 para su futuro uso
     .i Datos 3(Datos 3),
                                         // Especifica que i Datos 3 es
                                         Datos 3 para su futuro uso
     .i Sel(Sel),
                                         // Especifica que i Sel es Sel
                                          para su futuro uso
                                          // Especifica que o Salida es
     .o Salida(Salida)
                                          Salida para su futuro uso
);
 initial
                                          //Iniciación del testbench
begin
                                          //Función que ejecuta en forma
                                          de bucle
  Datos 0 <=0;
                                          //Asigna el valor de 0 a Datos 0
  Datos 1 <=0;
                                          //Asigna el valor de 0 a Datos 1
  Datos_2 <=0;
Datos_3 <=0;
                                          //Asigna el valor de 0 a Datos 2
                                          //Asigna el valor de 0 a Datos 3
  Sel <=0;
                                          //Asigna el valor de 0 a Sel
  #50;
  Datos_0 [0]<=1;
                                          //En el vector 0 de Datos 0 se
                                          asigna el valor de 1
  Datos 1 [1]<=1;
                                          //En el vector 0 de Datos 1 se
                                          asigna el valor de 1
  Datos 2 [2]<=1;
                                          //En el vector 0 de Datos 2 se
                                          asigna el valor de 1
  Datos 3 [3]<=1;
                                          //En el vector 0 de Datos 3 se
                                          asigna el valor de 1
  #50;
                                          //Pasa Tiempo
  Sel <=0;
                                          //Asigna el valor 0 a Sel
  #50;
                                          //Pasa Tiempo
                                          //En el vector 0 de Sel se
  Sel [0]<=1;
                                          asigna el valor de 1
  Sel [1]<=0;
                                          //En el vector 1 de Sel se
                                          asigna el valor de 0
  #50;
                                          //Pasa Tiempo
  Sel [0]<=0;
                                          //En el vector 0 de Sel se
                                          asigna el valor de 0
  Sel [1]<=1;
                                          //En el vector 1 de Sel se
                                          asigna el valor de 1
  #50;
                                          //Pasa Tiempo
                                          //En el vector 0 de Sel se
  Sel [0]<=1;
                                          asigna el valor de 1
  Sel [1]<=1;
                                          //En el vector 1 de Sel se
                                          asigna el valor de 1
  #50;
                                          //Pasa Tiempo
end
                                          //Termina el bloque de código
endmodule
                                          //Termina el modulo
```