

Notas de Aula – Guilherme Sipahi – Arquitetura de Computadores

Arquitetura de von Neumann

Burks, Goldstine e von Neumann (1946):

Concluído em 1952 - IAS (Institute for Advanced Studies) Computer

Na proposta original von Neumann *et al.* comparam o dispositivo que propõem com as partes do corpo humano.

Citações de von Neumann e colaboradores (proposta original):

2.2. Primeiro: Como o dispositivo é primariamente uma máquina de computar ele terá que executar operações aritméticas básicas frequentemente. Estas são a adição, a subtração, a multiplicação e a divisão. É portanto razoável que ele contenha **órgãos** especializados para estas operações.

Deve ser observado, no entanto, que enquanto este princípio pareça razoável, a maneira como ele será executado necessita um cuidado especial. De alguma maneira o dispositivo deverá ter uma **Central Aritmética**. Esta constitui a primeira parte específica: **CA**

2.3. Segundo: O controle lógico do dispositivo, isto é, a sequência própria de suas operações, pode ser executado mais eficientemente por um **órgão** de Controle Central.

Para o dispositivo ser maleável, isto é, o mais próximo possível de "para todos os propósitos", então uma distinção deve ser feita entre as instruções específicas para a resolução de um problema, e que o definem e os órgãos que cuidam para que essas instruções, não importa o que sejam, sejam executadas. As instruções devem ser guardados de alguma maneira; os órgãos são representados por partes definidas do dispositivo. **Controle Central** define as partes do dispositivo que controlam a execução. Esta é a segunda parte específica: **CC**

2.4. Terceiro: Qualquer dispositivo que execute longas e complicadas sequências de operações (cálculos) deve possuir uma memória considerável.

As instruções que governam um problema complicado podem constituir um material considerável, particularmente se o código é circunstancial (a maioria dos casos). Este material deve ser lembrado...

A **Memória Total** constitui a terceira parte específica do dispositivo: **M**

2.6. As três partes específicas **CA**, **CC** (juntas chamadas de **C**) e **M** correspondem aos *neurônios associativos* no sistema nervoso humano. Resta discutir os equivalentes aos *neurônios sensoriais* e aos *neurônios motores*. Este são os **órgãos** de entrada e saída de informação do dispositivo.

O dispositivo deve ter a habilidade de manter a entrada e a saída de informações (sensoriais motoras) para algum meio deste tipo. O meio será chamado de meio de gravação externo do dispositivo: **R**

2.7. Quarto: O dispositivo deve ter *órgãos* para transferir informação de **R** para **C** e **M**. Estes órgãos formam a **Entrada**, a quarta parte específica do dispositivo: **I**

Será visto que é melhor transferir os dados de **R** (através de **I**) para **M** e nunca diretamente para **C**.

2.8. Quinto: O dispositivo deve ter *órgãos* para transferir de **C** e **M** para **R**. Estes órgãos formam a saída, a quinta parte específica: **O**

Será visto também que é melhor transferir os dados de **M** (através de **O**) para **R** e nunca diretamente de **C**.




Fig. 1 - Estrutura do IAS Computer

Este computador consistia de 4 partes:

M - Memória principal, que guardava dados e instruções

CA - Unidade Aritmética e Lógica (ALU), que opera em dados binários

CC - Unidade de Controle que interpreta as instruções na memória e as executa

I/O - Equipamento de Entrada e Saída operado pela unidade de controle.


IAS Computer

Memória - 4096 posições


Palavra - 40 bits

Endereçamento - 12 bits

Instruções - 2 por palavra



Armazenamento no IAS Computer: a) Número; b) Instrução



IAS Computer – Diagrama detalhado (Stallings 5a. Edição)

- Detalhamento da unidade de controle e da unidade lógica e aritmética.

Registros são utilizados para armazenar dados,

-(MBR) Memory Buffer Register: contém palavras a serem guardadas na memória ou é usado para receber uma palavra da memória.


-(MAR) Memory Address Register: especifica o endereço na memória da palavra a ser lida para MBR ou a ser transferida do MBR para a memória.

-(IR) Instruction Register: contém o código da instrução (opcode) em 8 bits da operação a ser realizada.

-(IBR) Instruction Buffer Register: empregado para armazenar temporariamente a instrução da direita de uma palavra na memória.

-(PC) Program Counter: contém o endereço do próximo par de instruções a ser buscado na memória.

-(AC) Accumulator e (MQ) Multiplier Quocient: empregado para armazenar temporariamente operandos e resultados das operações da unidade lógica e aritmética. Por exemplo, o resultado de multiplicar dois números de 40bits é um número de 80 bits. Os 40 bits mais significantes são armazenados em AC e os menos significantes em MQ.



Fluxograma parcial do IAS computer (extraído do Stallings – Fig. 2.4)

- IAS opera repetindo ciclos de instruções.
- Cada ciclo se divide em 2 subciclos.
 - ciclo de fetch (ou busca)
 - ciclo de execução
- A circuitaria de controle interpreta o opcode e executa a instrução para mover os dados ou executar uma operação na ALU.

Table 2.1 The IAS Instruction Set

Instruction Type	Opcode	Symbolic Representation	Description
Data transfer	00001010	LOAD MQ	Transfer contents of register MQ to the accumulator AC
	00001001	LOAD MQ,M(X)	Transfer contents of memory location X to MQ
	00100001	STOR M(X)	Transfer contents of accumulator to memory location X
	00000001	LOAD M(X)	Transfer M(X) to the accumulator
	00000010	LOAD -M(X)	Transfer -M(X) to the accumulator
	00000011	LOAD M(X)	Transfer absolute value of M(X) to the accumulator
	00000100	LOAD - M(X)	Transfer - M(X) to the accumulator
Unconditional branch	00001101	JUMP M(X,0:19)	Take next instruction from left half of M(X)
	00001110	JUMP M(X,20:39)	Take next instruction from right half of M(X)
Conditional branch	00001111	JUMP+ M(X,0:19)	If number in the accumulator is nonnegative, take next instruction from left half of M(X)
	00010000	JUMP+ M(X,20:39)	If number in the accumulator is nonnegative, take next instruction from right half of M(X)
Arithmetic	00000101	ADD M(X)	Add M(X) to AC; put the result in AC
	00000111	ADD M(X)	Add M(X) to AC; put the result in AC
	00000110	SUB M(X)	Subtract M(X) from AC; put the result in AC
	00001000	SUB M(X)	Subtract M(X) from AC; put the remainder in AC
	00001011	MUL M(X)	Multiply M(X) by MQ; put most significant bits of result in AC, put least significant bits in MQ
	00001100	DIV M(X)	Divide AC by M(X); put the quotient in MQ and the remainder in AC
	00010100	LSH	Multiply accumulator by 2; i.e., shift left one bit position
	00010101	RSH	Divide accumulator by 2; i.e., shift right one position
Address modify	00010010	STOR M(X,8:19)	Replace left address field at M(X) by 12 rightmost bits of AC
	00010011	STOR M(X,28:39)	Replace right address field at M(X) by 12 rightmost bits of AC

Stallings (tabela 2.1)

- Contém os 5 tipos de operações do conjunto de instruções

- Transferência de dados: move os dados entre a memória e os registros da ALU ou entre dois registros da ALU.
- Desvio incondicional: normalmente, a unidade de controle executa instruções em sequência da memória. Esta sequência pode ser mudada por uma instrução de desvio. Facilita a execução de tarefas repetitivas.
- Desvio condicional: o desvio pode ser dependente de uma condição, permitindo pontos de decisão.
- Aritmética: operações executadas pela ALU.
- Modificação de endereço: permite que endereços sejam computados pela ALU e inseridos em instruções armazenadas na memória. Permite flexibilidade no endereçamento.

Elementos de uma arquitetura:

1. Modos de representação de dados
2. Tamanho da estrutura de dados básica
3. Convenções de endereçamento
4. Modelo de registros (operandos ou controles)
5. Conjunto de instruções
6. Mecanismo de interrupção
7. Estados de controle
8. I/O

[1] William Stallings - Computer Architecture and Organization, Pearson, 5th Edition