

2020

运算器设计



咱们工人有力量!

下岗工人再就业队 东 4-509 2020-8-22

运算器设计报告

```
运算器设计报告
  小组基本信息
  使用手册
    操控
    显示
    输入
  运算器基本信息
    运算器支持基本的运算操作
    分工信息
  浮点类型运算研究
  整数类型运算研究
      加法、减法
      乘法模块
      除法
  仿真结果
  遇到的困难
  实验心得
```

小组基本信息

致谢老师

组名:下岗工人再就业队

项目完成人员: 黄仁泓、令狐鹏

完成时间: 2020.8.22

指导老师: 楼学庆

使用手册

操控

SW[15:13]三位控制从有八个A数值的内存中取出某一个作为A的数值,SW[12:10]控制取B的值,他们的值的更改在txt文档里实现

SW[8:6]控制整数的乘除法方面

```
1
                 if(flag==3'b000)
 2
                     ALU_out <= Shang1;
 3
                 else if(flag==3'b001)
4
                     ALU_out <= Yushu1;
 5
                 else if(flag==3'b100)
 6
                    ALU_out <= Shang2;
 7
                 else if(flag==3'b101)
8
                     ALU_out <= Yushu2;
9
                 else if(flag[1:0]==2'b10)
10
                     ALU_out <= Div;
```

这三位数是000的时候ALU显示的是无符号除法的商的64位,001是无符号除法的余数,同理对100是有符号数等等。当中间及SW[7]为1的时候,显示的就是新的被除数,是64位的被除数。

SW[5:4]控制显示Seg的内容

00的时候显示低32位的ALU输出结果,01显示高32位。

10显示A数, 11显示B数

SW[3:0]控制显示什么运算的结果:

```
1
        case (mode)
 2
          4'b0000: ALU_out <= {32'b0,A};
 3
          4'b0001: ALU_out <= {32'b0,B};
 4
          //Logic Operation
 5
          4'b0010: ALU_out <= {32'b0,And};
 6
          4'b0011: ALU_out <= {32'b0,0r};
 7
          4'b0100: ALU_out <= {NotB, NotA};
          4'b0101: ALU_out <= {32'b0,Xor};
 8
 9
            //Shift Operation
10
          4'b0110: ALU_out <= {ShiftL,ShiftR};</pre>
          4'b0111: ALU_out <= {ShiftC,ShiftAR};
11
12
          //Int Operation
13
          4'b1000: begin
14
               ALU_out <= {32'b0,Add};
15
                //符号SF、进位CF、溢出OF、零标志ZF、奇偶PF
                //进位 溢出 符号(为1说明a比b小,减法) 奇偶 零标志
16
17
                flagOut<={CFs[0],OFs[0],SFs[0],PFs[0],ZFs[0]};
                end
18
          4'b1001: begin
19
20
               ALU_out <= {32'b0,Sub};
21
                flagOut<={CFs[1],OFs[1],SFs[1],PFs[1],ZFs[1]};
22
                end
23
          4'b1010: ALU_out <= {Multiply};
24
          4'b1011: begin
                if(flag==3'b000)
25
26
                    ALU_out <= Shang1;
27
                else if(flag==3'b001)
28
                    ALU_out <= Yushu1;
```

```
29
                 else if(flag==3'b100)
30
                     ALU_out <= Shang2;
                 else if(flag==3'b101)
31
32
                     ALU_out <= Yushu2;
33
                 else if(flag[1:0]==2'b10)
34
                     ALU_out <= Div;
35
                     end
36
          //Float Operation
37
          4'b1100: ALU_out <= {32'b0,Float_Add};
38
          4'b1101: ALU_out <= {32'b0,Float_Sub};
          4'b1110: ALU_out <= {32'b0,Float_Multiply};
39
          4'b1111: ALU_out <= {30'b0,OF,Float_Shang};</pre>
40
       endcase
41
```

开关控制的具体内容都在代码里面了, 名称都比较好看懂

显示

调用了小的十六位数码管显示了我们按键的值,第一位显示A的选择数,然后是B的选择数,后面两个显示的是5-0的SW选择数或者在加减法的时候是作为了标志信号的输出,依次的内容是:进位溢出符号(为1说明a比b小,减法)奇偶零标志

大的八位数码管是作为结果的显示的,比如加减法的结果,乘除法的结果等。也可以显示我们的操作 数。

输入

我们的输入也是在txt文档的方法上面进行的,A和B的txt文档都是8个32位二进制数组成的,一行为一个数,根据选择读取对应的数来进行计算。比较特殊的是整数除法,除法必须要64位的操作数,所以我单独开了一个txt文档读入64位的被除数。可以修改文件获得其他的输入数据。

运算器基本信息

运算器支持基本的运算操作

移位、与、或、加减乘除、浮点计算等操作。符合课程设计要求。

分工信息

移位等+浮点运算: 黄仁泓

整数+报告书写:令狐鹏

浮点类型运算研究


一、简要介绍

本次大实验,我负责的是浮点数运算部分,浮点运算总共分为三大块,分别是浮点数加法和减法、浮点数乘法、浮点数除法。

二、具体算法推导、实现与模拟

研究浮点类型运算,首先先从浮点数格式定义入手。

单精度浮点数共32bits,分为符号位S,阶码E,尾码M,因此处理单精度浮点数需首先将浮点数划分为三块分别进行加减乘除的运算。



图表 1 浮点格式

1.浮点加法:

实现X±Y运算,要用如下五步完成:

- (1) 对阶操作,即比较两个浮点数的阶码值的大小.求△E=Ex-Ey。当其不等于零时,首先应使两个数取相同的阶码值。将原来阶码小的数的尾数右移 | △E | 位,其阶码值加上 | △E | ,即每右移一次尾数要使阶码加1,则该浮点数的值不变。尾数右移时,对原码形式的尾数,符号位不参加移位,尾数高位补0。
- (2) 实现尾数的加(减)运算,对两个完成对阶后的浮点数执行求和(差)操作。
- (3) 规格化处理,若得到的结果不满足规格化规则,就必须把它变成规格化的数,采取右规或左规策略
- (4) 舍入操作。在执行对阶或右规操作时,会使尾数低位上的一位或多位的数值被移掉,使数值的精度受到影响,可以把移掉的几个高位的值保存起来供舍入使用。常用的办法有"0"舍"1"入法,即移掉的最高位为1时则在尾数末位加1,为0时则舍去移掉的数值。尾数加上1后又可能出现溢出,故还需继续规范化。
- (5) 判结果的正确性,即检查阶码是否溢出,若阶码正常,加(减)运算正常结束;若阶码下溢,要置运算结果为浮点形式的机器零,若上溢,则置溢出标志。

特殊情况处理

\1. 移位时发生上溢则置浮点0x7F8xxxxx(这个范围的浮点数在IEEE标准中均为NAN标志)。


若发生下溢,则置浮点0x00000000,这个很好理解,因为当他指数足够小就可以看成0。

\2. 舍入方式:

在IEEE754标准中,舍入处理提供了四种可选方法:就近舍入、朝0舍入,朝+∞舍入

朝-∞舍入,但经过比较,就近舍入的方式比较适合,因为朝0舍入只是简单的截尾,无论是正数还是负数,这种方法容易导致误差的积累。而朝单方向舍入也会造成误差积累。

\3. 如果移位移动超过了24bit,也即将尾数基本移出,显然有个数相对于另一个数大很多(几乎是2^24倍),我们可以忽略另一个加数,直接返回较大的数。



图表 2 浮点数加法器

设计原理:

采用状态机的思想,通过时序实现浮点数的定义和运算。对应着上述算法,总共给状态机分配五种状态:

状态机: start->zerock->exequal->addm->infifl->over

Start**: **分离阶码、尾数、符号位

Zerock**: **特殊情况处理 (如0)

Exequal**: **指数处理, 使得指数相等——对阶

Addm**: **带符号位和保留进位的尾数相加——尾数加减运算

Infifl**: **尾数规格化处理和舍入处理

Over: 输出阶段

程序代码:

```
module float_add(
 2
     input [31:0]ix,
 3
     input [31:0]iy,
     input clk,
4
 5
     output reg [31:0]oz
 6
     );
8
   wire[31:0] ix,iy;
9
   wire ost;
10 reg[25:0] xm, ym, zm; //尾数(空余多位用以近似)
   reg[7:0] xe, ye, ze; //阶码
11
12
    reg[2:0] state;
                         //浮点加法状态
```

```
13
    parameter
     start=3'b000,zerock=3'b001,exequal=3'b010,addm=3'b011,infifl=3'b100,over
     =3'b110;
14
    assign ost = (state == over) ? 1 : 0;
15
16
    reg temp=0;
17
18
    always@(posedge ost) //若已经完成,进行赋值
19
20
          oz <= {zm[25],ze[7:0],zm[22:0]};
21
        end
22
    always@(posedge clk)
23
24
       begin
25
         case(state)
26
           start:
                           //划分阶段
27
              begin
28
                xe \ll ix[30:23];
29
                xm \leftarrow \{ix[31],1'b0,1'b1,ix[22:0]\};
30
                ye <= iy[30:23];
31
                ym \leftarrow \{iy[31], 1'b0, 1'b1, iy[22:0]\};
32
                state <= zerock;</pre>
33
              end
34
           zerock:
35
              begin
                  //若指数为0,默认为0
36
37
                if(ix==0)
38
                  begin
39
                     \{ze, zm\} \leftarrow \{ye, ym\};
40
                    state <= over;</pre>
41
                  end
42
                else if(iy==0)
43
                  begin
44
                     \{ze, zm\} \ll \{xe, xm\};
45
                     state <= over;</pre>
46
                  end
47
                else if(xe==8'hFF&&ix[22:0]!=0)
                        begin
48
49
                            ze<=8'hFF;</pre>
50
                             zm<=26'h3FFFFFF;</pre>
51
                            state <= over;</pre>
52
                         end
                   else if(xe==8'hFF\&\&ix[22:0]==0)
53
                        begin
54
                            ze<=8'hFF;
55
56
                             zm <= 26'h0;
57
                            state <= over;</pre>
58
                         end
59
                  else
60
                  state <= exequal;</pre>
61
              end
62
           exequal: //对阶
              begin
63
64
                if(xe == ye)//若指数相同直接相加
65
                  state <= addm;</pre>
66
                else if(xe > ye) //指数不同
67
                  begin
68
                    ye <= ye + 1;
```

```
69
                     ym[24:0] \leftarrow \{1'b0, ym[24:1]\};
 70
                     if(ym == 0)
 71
                        begin
 72
                          zm \ll xm;
 73
                          ze <= xe;
 74
                          state <= over;</pre>
 75
                        end
 76
                     else
 77
                        state <= exequal;</pre>
 78
                   end
 79
                 else
 80
                   begin
 81
                     xe \ll xe + 1;
 82
                     xm[24:0] \leftarrow \{1'b0, xm[24:1]\};
 83
                     if(xm == 0)
                       begin
 84
 85
                          zm \ll ym;
 86
                          ze <= ye;
 87
                          state <= over;</pre>
 88
                        end
 89
                     else
 90
                   state <= exequal;</pre>
 91
                   end
 92
               end
 93
            addm:
 94
               begin
 95
                 if ((xm[25]^ym[25])==0) //符号位相同
 96
                   begin
 97
                     zm[25] <= xm[25];
 98
                     zm[24:0] \le xm[24:0]+ym[24:0];
99
                   end
100
                 else
101
                   if(xm[24:0]>ym[24:0]) //根据尾数大小比较
102
                   begin
103
                     zm[25] <= xm[25];
104
                     zm[24:0] <= xm[24:0] - ym[24:0];
105
                   end
106
                 else
107
                   begin
108
                     zm[25] \le ym[25];
109
                     zm[24:0] <= ym[24:0] - xm[24:0];
110
                   end
111
                 ze <= xe;
112
                 state <= infif1;</pre>
113
               end
114
            infif1://规范化
115
               begin
116
                 if(zm[24]==1&&zm[0]==0) //右规(只需要规范一次)
117
                   begin
118
                     zm[24:0] \leftarrow \{1'b0, zm[24:1]\};
119
                                       //指数增加
                     ze \ll ze + 1;
120
                     state <= over;</pre>
121
                   end
122
                 if(zm[24]==1&&zm[0]==1) //右规(只需要规范一次)
123
                   begin
124
                     zm[24:0] \leftarrow \{1'b0, zm[24:1]\}+1;
125
                     ze \ll ze + 1;
                                       //指数增加
126
                     state <= over;</pre>
```

```
127
                  end
128
                else if(zm[23]==0) //左规
129
                 begin
130
                  zm[24:0] \leftarrow \{zm[23:0],1'b0\};
131
                    ze <= ze - 1;
132
                   state <= infif1;</pre>
133
                 end
134
               else
135
                 state <= over;</pre>
136
             end
137
           over:
138
            begin
139
             state<= start;</pre>
140
141
          default:
142
             begin
143
              state<= start;</pre>
144
             end
145
        endcase
146
       end
147
148
149 endmodule
```


由于代码较长,可见上传附件

程序模拟:

测试代码如下: (test1)

```
module test1;
 2
 3
 4
 5
      // Inputs
 6
 7
       reg [31:0] ix;
 8
9
       reg [31:0] iy;
10
11
   reg clk;
12
13
       // Outputs
14
15
      wire [31:0] oz;
16
17
        // Instantiate the Unit Under Test (UUT)
18
       float_add uut (
19
20
21
           .ix(ix),
22
23
          .iy(iy),
24
          .clk(clk),
25
26
27
           .oz(oz)
28
```

```
29
    • );
30
31
        initial begin
32
33
             // Initialize Inputs
34
35
            ix = 0;
36
37
            iy = 0;
38
            c1k = 0;
39
40
41
            // Wait 100 ns for global reset to finish
42
43
             \#100;
44
45
      ix=32'b00111111_10011001_10011001_10011010;
46
47
       iy=32'b11000000_01110000_10100011_11010111;
48
             forever
49
50
51
              \footnote{1}{$^{$}}50 \ clk=\sim clk;
52
53
      end
54
55
    endmodule
```



ix = 1.2000000476837158iy = -3.759999990463257oz = -2.559999942779541

与预期完全相符

2.浮点减法:

浮点减法就是建立在浮点数加法的基础上进行,类比补码的加减法,如果我们要计算A-B我们只需要计算A+(-B)即可。而参考浮点的格式,只需要将符号位取反即可获得负的浮点数。

特殊情况处理:

- \1. 溢出和舍入: 因为调用的是浮点加法器, 所以情况同浮点加法相同。
- \2. 关于0: 因为在IEEE标准中,我们定义了0x00000000为0的浮点表示,而我们通过符号位取反,将导致出现0x8000000情况,而0x8000000的值为下图所示,因此我们只需判断是否为0时跳过符号位即可。

-0.0E0

程序代码:

```
module float_sub(
 2
     input [31:0]ix,
 3
     input [31:0]iy,
 4
    input clk,
 5
    output reg [31:0]oz
 6
     );
 7
   wire [31:0] result;
    float_add(.ix(ix),.iy({~iy[31],iy[30:0]}),.clk(clk),.oz(result));
9
10 always @*
11
    begin
12
      oz <= result;
13
      end
14
15
   endmodule
```

由于与只在加法基础上做了小小改动,因此测试代码与加法器相同。

3.浮点乘法

正如我们一开始提出的,处理浮点数需要分开三部分处理。

```
设两个规格化浮点数分别为A=Ma*2^{Ea},B=Mb*2^{Eb},A+B=(Ma+Mb*2^{-(Ea-Eb)})*2^{Ea} (假设Ea>=Eb) A-B=(Ma-Mb*2^{-(Ea-Eb)})*2^{Ea} (假设Ea>=Eb) A*B=(Ma*Mb)*2^{Ea+Eb} A/B=(Ma/Mb)*2^{Ea-Eb} 上述运算结果可能出现以下几种情况:
```

阶码上溢	一个正指数超过了最大允许值	+∞/_∞/ <u></u> 出
阶码下溢	一个负指数超过了最小允许值	+0/-0
尾数溢出 (尾数溢出,结果不一定溢出)	最高有效位有进位	右规
非规格化尾数	数值部分高位为0 右规或对阶时,右段有效位丢失	左规 尾数舍入

指数相加,尾数相乘,符号位异或。

对于指数相加,鉴于时移码运算,可推导为:

$$X_{13} + Y_{13} = X + Y - 127$$

而对于尾数乘法, 我们可推导一直便于计算的方法:

$$m * 1.n = (1 + 0.m)(1 + 0.n) = 1 + 0.m + 0.n + 0.mn = 1.mn + 0.m + 0.n$$

其中m,n即为ix,iy的尾数部分,所以两尾数乘完后必定出现1,(而且准确的说经过推导一定在2x+1位,x为尾数的位数)但我们只取24bit(其中最高位为1要省去),需要进行右规,同时右规过程中考虑舍入,如果舍去为1,则尾数加一否则则直接舍去。

特殊情况:

- \1. 遇到溢出,则类似加法器判断是上溢还是下溢,上溢则置NAN,下溢则置0,同时溢出信号置1。
- \2. 遇到其中一个乘数为0,则直接返回结果0;

硬件实现:

类似加法器, 我们也采用状态机操作

状态机: start->calculate->over->exp->out

1. Start**: **分离阶码、尾数、符号位

2. calculate**: **尾数相乘

3. over**: **规范化尾数乘法结果

4. exp**: **指数相加操作

5. out**: **输出步骤

程序代码

```
module float_mul(
 2
      input [31:0] ix,
 3
     input [31:0] iy,
 4
     input clk,
 5
     input rst,
     output reg [31:0] oz,
 6
 7
     output reg Yichu
 8
     );
 9
10
    reg s1,s2,s3;
11
    reg [7:0] exp1,exp2,exp3; //指数
12
    reg [8:0] temp3;
                               //指数运算
13
    reg [22:0] man1, man2, man3; //尾数
14
    reg n;
    reg [23:0] temp;
15
16
    reg [45:0] comeout;
17
    reg [23:0] all;
                              //状态机
18
    reg [1:0] zheng;
19
    reg [2:0] state = 0;
20
21
    always@(posedge clk) //浮点乘法状态机
22
      begin
23
        if (state == 0)//提取符号,指数,尾数
24
         begin
25
            s2 \ll iy[31];
            exp2 <= iy[30:23];
26
27
            man2 <= iy[22:0];
28
            s1 \ll ix[31];
29
            exp1 <= ix[30:23];
            man1 \le ix[22:0];
30
31
            state <= 1;</pre>
32
              if(ix==0||iy==0)
33
                begin
34
                Yichu <= 0;
35
                oz <= 32'h0;
36
                state <= 0;</pre>
37
                end
38
              else if(exp1==8'hFF&&ix[22:0]==0)
39
                begin
40
                   Yichu <= 0;
41
                    oz <= 32'h7F800000;
42
                    state <= 0;</pre>
43
                 end
```

```
44
                  else if(exp1==8'hFF&&ix[22:0]!=0)
45
                   begin
46
                     Yichu <= 0;
                      oz <= 32'hFFFFFFF;</pre>
47
48
                       state <=0;
49
                   end
50
         end
51
52
         if (state == 1)
53
          begin
54
             comeout <= man1 * man2;</pre>
55
             temp <= man1 + man2;</pre>
                                       //1.m*1.n=1+(0.m+0.n)+(0.m*0.n)
           all <= temp[22:0] + comeout[45:23];</pre>
56
57
           zheng <= 1'b1 + temp[23] + all[23];
58
           state <= 4;
59
         end
60
         if (state == 4)
61
62
          begin
63
           if(zheng[1]==1)
                begin
64
65
                  n <= 1'b1; //用于移位
66
                  man3[22:0] <= {zheng[0],all[22:1]};
67
                end
           else
                begin
69
70
                  n \ll 1'b0;
71
                  man3 <= all[22:0];
72
                end
73
           state <= 2;</pre>
74
         end
75
76
         if (state == 2) //处理指数
77
         begin
78
            temp3 <= exp1 + exp2 - 127 + n;
79
             state <= 3;</pre>
80
        end
81
82
         if (state == 3)
83
         begin
84
             s3 \ll s1 \wedge s2;
85
             Yichu <= temp3[8];</pre>
86
             oz \leftarrow \{s3, temp3[7:0], man3[22:0]\};
87
            state <= 0;</pre>
88
        end
89
       end
90
91 endmodule
```

代码较长见上传附件。

程序模拟:

这次我们采用C程序来验证乘法算法: (上面是应用了我们的算法获得的,下面是利用计算机本身的乘法获得)

Input two floats: 2.354 12.4823

mul: 29.38333320617675800000

29. 38333488302305300000

Input two floats:

由此可见,在前7位都是与标准实现相同,而后面的误差可能是由于舍入规则不同导致。

Input two floats: 4546545646546543 546465465489498

Input two floats: _

大数处理,也是7位相同

underflow

Input two floats:

溢出处理

均与实验预期相符

4.**浮点除法**

类比浮点乘法,处理浮点数需要分开三部分处理。

符号位异或, 尾数相除, 指数相减

尾数相除算法:

其实总结加减乘除,我们处理浮点数最重要是求得尾数部分的值,而除法也和乘法类似,通过移位,从而控制处理后我们能取得24bits的尾码(最高位的1最后转化要舍弃)。

具体算法如下:

假设我们有ix, iy的尾码分别为xm,ym,

如果**xm>ym**,则1.xm/1.ym必定保证了结果为1.xxxx,若想保证x的位数为尾码的位数(23bits),只需将xm左移23bits,再进行除法操作即可。

如果**xm<ym**,则1.xm/1.ym必定保证了结果为0.1xxx,若想保证x的位数为尾码的位数(23bits),则将xm左移24bits,再进行除法操作,注意若执行这个操作,则相当于左移了一位,在之后的指数运算则需纳入考虑。

指数相减:

对于指数相加,鉴于时移码运算,可推导为:

$$X_{8} - Y_{8} = X-Y+127$$

特殊情况

- \1. 遇到溢出,则类似加法器判断是上溢还是下溢,上溢则置NAN,下溢则置0,同时溢出信号置1。
- \2. 遇到被除数为0,则直接返回结果0;
- \3. 遇到除数为0,则返回错误的信号,置为INF;

硬件实现:

类似加法器, 我们也采用状态机操作

状态机: start->div->ex->out

1. Start**: **分离阶码、尾数、符号位

2. div**: **尾数相除

3. ex**: **指数相减操作

4. out**: **输出步骤

程序代码

```
1
    module float_div(
 2
      input [31:0] ix,
 3
      input [31:0] iy,
      input clk,
 4
 5
      input rst,
      output reg [31:0] oz,
 6
 7
      output reg [1:0] Yichu
 8
     );
 9
10 reg [1:0] overflow;
11
    reg s1,s2,s3; //符号位
12
    reg [7:0] exp1,exp2,exp3; //指数
13
    reg [22:0] man1, man2, man3; //尾数
14
    reg n;
15
    reg [8:0] temp1;
16
    reg [8:0] temp2;
17
    reg [8:0] temp3;
18 reg [23:0] temp4;
19
    reg [23:0] temp5;
20 reg [24:0] tepman1;
21
    reg [24:0] tepman2;
    reg [47:0] tepman3;
22
23
    reg [1:0] state = 0;
24
25
26
    always@(posedge clk) //浮点数除法状态机
27
      begin
28
        if (state == 0)
29
         begin
                if(iy==32'b0)
30
31
                  begin
32
                         Yichu <=0;
33
                         oz <=32'hFFFFFF;
34
                         state<=0;
35
                  end
36
                else if(ix==32'b0)
37
                  begin
38
                         Yichu <=0;
39
                         oz <=32'h0;
40
                         state<=0;
41
                  end
42
                else if(ix==32'h7F800000)
43
                  begin
```

```
44
                          Yichu <=0;
45
                          oz <=32'h7F800000;
46
                          state<=0;
47
                   end
48
                    else if(ix[30:23]==8'hFF&&ix[22:0]!=0)
49
                   begin
50
                          Yichu <=0;
                          oz <=32'hFFFFFFF;</pre>
51
52
                          state<=0;
53
                   end
                 54
55
                   begin
56
                     s1 <= ix[31];
57
                    exp1<=ix[30:23];
58
                     man1 <= ix[22:0];
59
                     s2 <= 1'b0;
60
                     exp2<=8'b00000000;
61
                     man2 \le 23'b0;
62
                         state <= 2'b01;
63
                 64
65
                   begin
66
                     s2 <= iy[31];
67
                     exp2<=iy[30:23];
68
                     man2<=iy[22:0];
69
                     s1 <= 1'b0;
70
                     exp1<=8'b00000000;
                     man1<=23'b0;
71
                         state <= 2'b01;
72
73
                   end
74
                 else
75
                      begin
                     s2<=iy[31];
76
77
                     exp2<=iy[30:23];
78
                     man2<=iy[22:0];
79
                     s1 <= ix[31];
80
                     exp1<=ix[30:23];
81
                     man1<=ix[22:0];
82
                          state <= 2'b01;
83
                   end
84
         end
85
         if (state == 1)
86
87
          begin
88
           temp4 <= man1 + ~man2;</pre>
89
           temp5 <= temp4 +1;
           if(temp5[23] == 1) //判断是否移位
90
91
             n<= 1'b1;
92
           else
             n <= 1'b0;
93
94
           if(n == 0)
95
           begin
           tepman1 <={n,1'b1,man1};
96
97
           tepman2 <={2'b01,man2};
98
           tepman3 <={tepman1,23'b0};</pre>
99
           man3 <= tepman3 / tepman2;</pre>
100
           end
101
           else
```

```
102
            begin
103
            tepman1 <={1'b1,man1,1'b0};
104
            tepman2 <={2'b01,man2};
105
            tepman3 <={tepman1,23'b0};
106
            man3 <= tepman3 / tepman2;</pre>
107
            end
108
109
            state <= 2;
110
          end
111
112
         if (state == 2)
113
          begin
114
            temp3 <= exp1-exp2+127- n;
115
            exp3 <= temp3[7:0];</pre>
116
            state <= 3;</pre>
117
         end
118
119
          if (state == 3)
120
          begin
121
              s3 \ll s1 \lesssim 1
122
            Yichu <= temp3[8];</pre>
123
              oz <= {s3,exp3,man3[22:0]};
124
             state <= 0;
125
         end
126
        end
127
128
     endmodule
```

代码较长见上传附件。

程序模拟:

这次我们采用C程序来验证乘法算法: (上面是应用了我们的算法获得的,下面是利用计算机本身的乘法获得)

```
EInput two floats: 4556.15213 12312.11111
div: 0.37005448341369629000
0.37005451155580577000
```

与乘法类似,因为舍入规则不同导致最后一位可能与计算机算的出现误差,因此基本上保证7位相同 (可以从23bit的尾码能确定7位精确的数)

被除数为0,自动为0


溢出处理

整数类型运算研究

因为移位啊和或啥的比较简单,就不进行说明了。下面说明一下加减乘除的方法。

加法、减法

加减法采用的是行波进位加法器的方法,虽然比较慢但是其标志位比较明显有用,便于操作,具体实验图如下:



多个FA模块进行加减操作,可以很方便地求出各个标志位、进位和最后的结果

mode模块就是用于控制加法或者是减法,只需要改变就可以实现代码重用,非常方便。

各个符号位是全部组合成一个五位数然后集体输出的,当是加减法的时候会显示在小数码管上面后两个。

具体加减法器代码如下:

```
module FA_32bits(
 1
 2
         input Ctrl,
 3
        input [31:0]A,B,
 4
        output [31:0]s,
 5
        output OF, CF, ZF, SF, PF
 6
        );
 7
        wire [31:0]ca;
             FA f0(.a(A[0]),.b(B[0]\land Ctrl),.c0(Ctrl),.s(s[0]),.Ca(ca[0]));
 8
 9
             FA f1(.a(A[1]),.b(B[1]\land Ctr]),.c0(ca[0]),.s(s[1]),.Ca(ca[1]));
             FA f2(.a(A[2]),.b(B[2]\land Ctr]),.c0(ca[1]),.s(s[2]),.Ca(ca[2]));
10
11
             FA f3(.a(A[3]),.b(B[3]^Ctrl),.c0(ca[2]),.s(s[3]),.Ca(ca[3]));
             FA f4(.a(A[4]),.b(B[4]\land Ctr]),.c0(ca[3]),.s(s[4]),.Ca(ca[4]));
12
```

```
13
              FA f5(.a(A[5]),.b(B[5]\land Ctr]),.c0(ca[4]),.s(s[5]),.Ca(ca[5]));
14
              FA f6(.a(A[6]),.b(B[6]\land Ctr]),.c0(ca[5]),.s(s[6]),.Ca(ca[6]));
              FA f7(.a(A[7]),.b(B[7]\land Ctr]),.c0(ca[6]),.s(s[7]),.Ca(ca[7]));
15
              FA f8(.a(A[8]),.b(B[8] \land Ctr]),.c0(ca[7]),.s(s[8]),.Ca(ca[8]));
16
17
              fA f9(.a(A[9]),.b(B[9] \land Ctrl),.c0(ca[8]),.s(s[9]),.ca(ca[9]));
              FA f10(.a(A[10]),.b(B[10] \land Ctr]),.c0(ca[9]),.s(s[10]),.Ca(ca[10]));
18
              FA f11(.a(A[11]),.b(B[11]^Ctrl),.c0(ca[10]),.s(s[11]),.Ca(ca[11]));
19
20
              FA f12(.a(A[12]),.b(B[12] \land Ctr]),.c0(ca[11]),.s(s[12]),.Ca(ca[12]));
              \label{eq:factor}  \mbox{FA } f13(.a(A[13]),.b(B[13] \land Ctrl),.c0(ca[12]),.s(s[13]),.Ca(ca[13])); \\
21
22
              FA f14(.a(A[14]),.b(B[14]^Ctrl),.c0(ca[13]),.s(s[14]),.Ca(ca[14]));
              FA f15(.a(A[15]),.b(B[15]^Ctrl),.c0(ca[14]),.s(s[15]),.Ca(ca[15]));
23
              FA f16(.a(A[16]),.b(B[16]^Ctrl),.c0(ca[15]),.s(s[16]),.Ca(ca[16]));
24
              FA f17(.a(A[17]),.b(B[17] \land Ctr]),.c0(ca[16]),.s(s[17]),.ca(ca[17]));
25
26
              FA f18(.a(A[18]),.b(B[18]^Ctrl),.c0(ca[17]),.s(s[18]),.Ca(ca[18]));
27
              FA f19(.a(A[19]),.b(B[19]^Ctrl),.c0(ca[18]),.s(s[19]),.Ca(ca[19]));
              FA f20(.a(A[20]),.b(B[20]^Ctrl),.c0(ca[19]),.s(s[20]),.Ca(ca[20]));
28
              FA f21(.a(A[21]),.b(B[21]^Ctrl),.c0(ca[20]),.s(s[21]),.Ca(ca[21]));
29
              FA f22(.a(A[22]),.b(B[22]\land Ctr]),.c0(ca[21]),.s(s[22]),.Ca(ca[22]));
30
31
              FA f23(.a(A[23]),.b(B[23]^Ctr1),.c0(ca[22]),.s(s[23]),.Ca(ca[23]));
32
              FA f24(.a(A[24]),.b(B[24]^Ctrl),.c0(ca[23]),.s(s[24]),.Ca(ca[24]));
33
              FA f25(.a(A[25]),.b(B[25]^Ctrl),.c0(ca[24]),.s(s[25]),.Ca(ca[25]));
34
              FA f26(.a(A[26]),.b(B[26]^Ctrl),.c0(ca[25]),.s(s[26]),.Ca(ca[26]));
              FA f27(.a(A[27]),.b(B[27] \land Ctr1),.c0(ca[26]),.s(s[27]),.ca(ca[27]));
35
36
              FA f28(.a(A[28]),.b(B[28]^Ctrl),.c0(ca[27]),.s(s[28]),.Ca(ca[28]));
37
              FA f29(.a(A[29]),.b(B[29]^Ctrl),.c0(ca[28]),.s(s[29]),.Ca(ca[29]));
38
              FA f30(.a(A[30]),.b(B[30] \land Ctr1),.c0(ca[29]),.s(s[30]),.Ca(ca[30]));
39
              FA f31(.a(A[31]),.b(B[31]^Ctrl),.c0(ca[30]),.s(s[31]),.Ca(ca[31]));
40
41
          assign CF=ca[31]^Ctrl;
          assign OF=ca[31]^ca[30];
42
43
          assign SF=s[31];
44
          assign ZF=(s[0]|s[1]|s[2]|s[3]|s[4]|s[5]|s[6]|s[7]|s[8]|s[9]|s[10]
45
     |s[11]|s[12]|s[13]|s[14]|s[15]|s[16]|s[17]|s[18]|s[19]|s[20]
46
     |s[21]|s[22]|s[23]|s[24]|s[25]|s[26]|s[27]|s[28]|s[29]|s[30]|s[31]);
47
          assign PF=s[0] \land s[1] \land s[2] \land s[3] \land s[4] \land s[5] \land s[6] \land s[7] \land s[8] \land s[9] \land s[10]
48
     \( \s[11] \\ \s[12] \\ \s[13] \\ \s[14] \\ \s[15] \\ \s[16] \\ \s[17] \\ \s[18] \\ \s[19] \\ \s[20]
49
     \( \s \ [21] \\ \s \ [22] \\ \s \ [23] \\ \s \ [24] \\ \s \ [25] \\ \s \ [26] \\ \s \ [27] \\ \s \ [28] \\ \s \ [29] \\ \s \ [30] \\ \s \ [31];
50
51
     endmodule
52
```

整体结构简单干净,易理解。时间关系所以没有上先行进位加法器。

乘法模块

乘法需要考虑是有符号或者是无符号的乘法

无符号乘法直接完全并行,全部计算就可以了,具体代码如下:

```
1 module Mul32(
2 input clk,
3 input [31:0]A,B,
4 input Ctrl,//控制有符号或者无符号乘除
```

```
5
    output reg [63:0]Mul_Out
6
    );
7
     reg [61:0]mul_out;
8
9
     reg [30:0]C,D;
     always@(*)begin
10
     if(A[31]==1'b1)
11
      C <= (\sim A[30:0]) + 1;
12
13
     else
14
      C \le A[30:0];
     if(B[31]==1'b1)
15
      D \le (\sim B[30:0]) + 1;
16
17
     else
18
      D \le B[30:0];
19
     case(Ctrl)
     1'b0:begin
    21
                                       }
       22
                                       }
23
       }
24
       }
       25
       26
       27
       28
29
       +{24'b00000000000000000000000, {32{B[8]}}&A, 8'b00000000
       +{23'b0000000000000000000000, {32{B[9]}}&A, 9'b000000000
30
       +{22'b0000000000000000000000, {32{B[10]}}&A, 10'b0000000000}
31
       +{21'b000000000000000000000, {32{B[11]}}&A, 11'b00000000000}
32
33
       +{20'b0000000000000000000, {32{B[12]}}&A, 12'b000000000000}
34
       +{19'b0000000000000000000, {32{B[13]}}&A, 13'b0000000000000}
35
       +{18'b000000000000000000, {32{B[14]}}&A, 14'b00000000000000}
       +{17'b00000000000000000, {32{B[15]}}&A, 15'b0000000000000000}
36
       +{16'b0000000000000000, {32{B[16]}}&A, 16'b00000000000000000}
37
38
       +{15'b000000000000000, {32{B[17]}}&A, 17'b00000000000000000}
39
       +{14'b00000000000000, {32{B[18]}}&A, 18'b000000000000000000}
40
       +{13'b000000000000, {32{B[19]}}&A, 19'b0000000000000000000}
       +{12'b00000000000, {32{B[20]}}&A, 20'b00000000000000000000}
41
       +{11'b00000000000, {32{B[21]}}&A, 21'b000000000000000000000}
42
       +{10'b000000000, {32{B[22]}}&A, 22'b0000000000000000000000}
43
44
       +\{8'b00000000, \{32\{B[24]\}\}\&A, 24'b000000000000000000000000\}
45
       47
       48
49
       50
       52
       53
         end
    1'b1:begin
54
55
    56
      57
58
      59
      +{26'b000000000000000000000000,{31{D[5]}}&C[30:0],5'b00000}
60
61
      62
      +{24'b00000000000000000000000,{31{D[7]}}&C[30:0],7'b0000000}
```

```
63
     64
     +{21'b0000000000000000000000,{31{D[10]}}&c[30:0],10'b000000000}
65
     +{20'b0000000000000000000, {31{D[11]}}&C[30:0], 11'b0000000000}
66
67
     68
69
     +{17'b000000000000000000,{31{D[14]}}&C[30:0],14'b00000000000000}
     +{16'b00000000000000000,{31{D[15]}}&c[30:0],15'b0000000000000000}
70
     +{15'b0000000000000000, {31{D[16]}}&C[30:0],16'b00000000000000000}
71
72
     +{14'b00000000000000, {31{D[17]}}&C[30:0], 17'b000000000000000000}
     +{13'b000000000000,{31{D[18]}}&C[30:0],18'b00000000000000000000}
73
74
     +{11'b0000000000,{31{D[20]}}&c[30:0],20'b0000000000000000000}
75
     76
77
     78
79
     80
     81
82
     83
     84
85
     86
   Mul_Out <= \{A[31] \land B[31], 1'b0, mul_out\};
87
       end
88
   endcase
89
   end
90
 endmodule
```

无符号的时候是完全并行再加起来,32位一起计算,

有符号的时候必须记住,输入的是补码,对补码进行加减乘除是要先将补码转为原码再进行计算。所以当Ctrl信号是1的时候,我先判断A和B是不是负数,是负数的话就把后面31位先按位取反再加1,获得原码,然后31位进行乘法操作,一定要注意乘法的位数是多少,这样写的时候是很容易出错的,所以要注意位数。在获得了后31位的结果之后,还要处理乘法最后的符号位,就是两个数的高位进行异或就是符号位,再添加一个0就获得了有符号数的结果了。

最重要的就是要记得乘法的输入是补码!!!

除法

除法也需要像乘法一样考虑是否是有符号的数,如果是无符号的就直接除。

用的方法的每次都把被除数的当前位数和除数进行比较,大于的话就可以商1,小于就只左移被除数一位。一共移64位,即是把被除数全部移完,这样剩下的高位就是余数,低位就是商,然后分别放出去展示。还需要注意的是我们需要64位的被除数来进行除法运算。

代码如下:

```
1
   module Div_32bits(
2
           input[63:0] a,
3
           input[31:0] b,
4
           output reg [63:0] shang,
5
           output reg [63:0] yu
6
           );
7
8
           reg[127:0] cuna;//进行移位操作时的操作数以及存储最终结果
9
           reg[127:0] cunb;
```

```
10
         reg[63:0] ta;//把ab的值拿出来
11
         reg[63:0] tb;
12
13
   always @(a or b)//要有循环才可以进行赋值 否则会语法错误
14
   begin
15
      ta <= a;
16
      tb <= {32'b00000000_00000000_00000000_00000000,b};</pre>
17
18
19
   integer j;//循环变量
20
   always @(ta or tb)//模拟除法进行移位 够除就减 不够就不管继续移位
21
   begin
22
      cuna =
   0,ta};//初始操作,先把初始的东西放进去
23
      cunb =
   0000};
24
      for(j=0;j < 64;j = j + 1) / /循环进行 移位32次则循环完成
25
         begin
26
            cuna = {cuna[126:0],1'b0};//要有移位 把前面的移掉 每次移一位
27
            if(cuna[127:64] >= tb)//够除
28
               cuna = cuna - cunb + 1'b1;//直接减 而且商是1
29
30
               cuna = cuna;//否则就不动
31
         end
32
33
      shang <= cuna[63:0];//最后前32位是余数 后32位就是商
34
      yu <= cuna[127:64];
35
   end
   endmodule
36
37
38
```

有符号的除法和有符号的乘法一样,需要进行特殊的处理。有符号的除法是用的补码,所以一样,要先 把补码转换成为原码,然后再进行计算。正数的原码是本身,负数的补码是其取反再加,这一点要注 意。

其他的过程和无符号的除法一样,就是位数到底是多少比较容易弄错,中间到底是怎么样的过程也需要 想清楚。

代码如下:

```
module Div_32bits_flag(
2
           input[63:0] a,
 3
           input[31:0] b,
           output reg [63:0] shang,
4
 5
           output reg [63:0] yu
6
           );
 7
8
           reg[125:0] cuna;//进行移位操作时的操作数以及存储最终结果 少2
9
           reg[125:0] cunb;
10
           reg[62:0] ta;//把ab的值拿出来
11
           reg[62:0] tb;
12
           reg[1:0] flag;
13
14
   always @(a or b)//要有循环才可以进行赋值 否则会语法错误
```

```
15
   begin
16
      if(a[63]==1'b1)
17
         ta \ll (\sim a[62:0])+1;
18
      else
19
         ta \ll a[62:0];
20
      if(b[31]==1'b1)
21
         22
      else
23
         tb <= {31'b00000000_00000000_00000000_0000000,b[30:0]};</pre>
24
       flag={a[63],b[31]};
25
   end
26
27
   integer j;//循环变量
   always @(ta or tb)//模拟除法进行移位 够除就减 不够就不管继续移位
28
29
   begin
30
      cuna =
   ,ta};//初始操作,先把初始的东西放进去
31
      cunb =
   32
      for(j=0;j < 63;j = j + 1) / /循环进行 移位32次则循环完成
33
         begin
34
            cuna = {cuna[124:0],1'b0};//要有移位 把前面的移掉 每次移一位
35
            if(cuna[125:63] >= tb)//够除
36
                cuna = cuna - cunb + 1'b1; //直接减 而且商是1
37
            else
38
                cuna = cuna;//否则就不动
39
         end
       case(flag)
41
         2'b00:begin shang<={1'b0,cuna[62:0]};yu<={1'b0,cuna[125:63]};end
42
         2'b01:begin shang<={1'b1,cuna[62:0]};yu<={1'b0,cuna[125:63]};end
43
         2'b10:begin shang<={1'b1,cuna[62:0]};yu<={1'b1,cuna[125:63]};end
44
         2'b11:begin shang<={1'b0,cuna[62:0]};yu<={1'b1,cuna[125:63]};end
45
       endcase
46
   end
47
48
   endmodule
```

而最后商和余数的正负号是需要特殊处理的。如上面看到的, 具体的处理如下表

被除数	除数	商	余数
+	+	+	+
+	-	-	+
-	+	-	-
-	-	+	-

处理表格来自网上搜索得出。

仿真结果


对Top模块仿真,仿真代码如下:

```
module Top_sim;
 2
 3
         // Inputs
 4
         reg clk;
 5
         reg [15:0] SW;
 6
         reg RSTN;
 7
 8
         // Outputs
 9
         wire [7:0] SEGMENT;
10
         wire [3:0] AN;
11
         wire SEGLED_CLK;
12
         wire SEGLED_CLR;
13
         wire SEGLED_DO;
14
         wire SEGLED_PEN;
15
         // Instantiate the Unit Under Test (UUT)
16
17
         Top uut (
18
             .clk(clk),
19
             .SW(SW),
20
             .RSTN(RSTN),
21
             .SEGMENT(SEGMENT),
22
             .AN(AN),
23
             .SEGLED_CLK(SEGLED_CLK),
24
             .SEGLED_CLR(SEGLED_CLR),
25
             .SEGLED_DO(SEGLED_DO),
26
             .SEGLED_PEN(SEGLED_PEN)
27
         );
28
29
         initial begin
             // Initialize Inputs
30
31
             SW = 0;
32
             RSTN = 0;
33
         #100; SW[15:13]=3'b011;
34
               SW[12:10]=3'b010;
35
36
         #50; SW[3:0]=0;
37
         #50; SW[3:0]=1;
38
         #50;SW[3:0]=8;
39
         #50;SW[3:0]=9;
40
         #50; SW[3:0]=10;
41
         #50; SW[3:0]=11;
42
         #50;SW[7]=1;
43
         #50;SW[7]=0;
         #50; SW[3:0]=12;
45
         #50; SW[3:0]=13;
46
         #50; SW[3:0]=14;
47
         #50; SW[3:0]=15;
48
49
         #100; SW[6]=1'b1;
50
         #50; SW[3:0]=0;
51
         #50; SW[3:0]=1;
52
         #50;SW[3:0]=8;
53
         #50; SW[3:0]=9;
54
         #50; Sw[3:0]=10; #50; Sw[8]=1;
55
         #50; SW[3:0]=11;
56
57
         #50; SW[7]=0;
58
         #50; SW[3:0]=12;
```

```
59
         #50;SW[3:0]=13;
60
         #50; SW[3:0]=14;
         #50; SW[3:0]=15;
61
62
63
64
         initial forever begin
65
        c1k=0;#25;
66
         c1k=1;#25;
67
        end
68
69
    endmodule
70
71
```

基本上涵盖了所有的算术方法,其中也有有符号无符号的运算。

具体的运算验证较为麻烦,需要结合计算器一个一个地算。所以不进行赘述,验证在上机的时候就验证过了。



仿真结果如图,如有兴趣可以自行下载程序直接进行验证。

遇到的困难

- 1. 对于运算法则有一些忘记了,较为久远,所以花了较多的时间去找寻正确的方法,最后在老师的第一次验收后有了心得思路,成功做出来了实验。
- 2. 运算的时候整数的乘除法是补码,是补码,是补码。第一次验收的时候我以为是原码,就拿着原码去验收,结果被打回来重新做了。。。
- 3. 加法的那个图的c0是Ctrl接入的,并不是自己控制接入的。
- 4. 时间比较紧迫,我们组又只有两个人,所以做得任务较多完成的也有些仓促。
- 5. IEEE标准下的浮点运算,无论是加减还是乘除均有多个步骤,(状态机)设计较为复杂。
- 6. 浮点运算存在着多种特殊情况,比如输入数存在NAN、0、无穷等情况,加减乘除运算会发生指数可能超过可以表示范围。需要较为复杂的判断各种情况。
- 7. 浮点运算设计验证实验的时候,选择的数字也是需要仔细考虑,比如如何体现浮点数的四舍五入等。
- 8. 浮点运算乘除法的简便运算需要一定的数学推导。

实验心得

- 1. 通过学习写这个运算器,让我对整数浮点数都有了较深入的了解,记起来了几个月前学的知识,对这些东西有了一定的理解,会怎么运算了,像之前就一直比较懵。
- 2. ise仿真里面的relaunch是一个好东西,很方便看到中间变量的值,很容易找到自己的问题所在。
- 3. 对verilog的语法有了更加深入的了解,对上板子这样的事情也不再有很大的惧怕心理。
- 4. 看到自己的程序完美运行是很开心的。
- 5. 本次实验事实上存在一定的难度,浮点乘除法和加减法对于一般人来说本来就较为复杂,而且在处理过程需要考虑一系列的异常状况,舍入条件等。
- 6. 在实际上板子的时候,也存在较多困难,比如仿真与板子运行不符合等等情况。

致谢老师

最后,谢谢老师一个学期的努力,是您的辛勤付出让我们对计组知识有了深入的了解,对自己的未来的课程学习有很大的帮助,让自己更加理解计算机,乃至于最后做一个cpu出来,虽然是一个很粗糙的产品,但是也是我们付出努力之后认真获得的,这样让我们很有成就感。再次谢谢老师!